【課題】酸素を含む化合物半導体を活性層とする薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、基板１０上に形成されたゲート電極１２と、ゲート絶縁膜１３によりゲート電極１２と絶縁され、ゲート電極１２を覆うようにゲート絶縁膜１３上に形成された、酸素を含む化合物半導体からなる活性層１４と、活性層１４の上部に形成された保護層１５と、活性層１４と接触するソース電極１６ａ及びドレイン電極１６ｂと、を備え、保護層１５が、チタン酸化物（ＴｉＯｘ）またはチタン酸窒化物（ＴｉＯｘＮｙ）で形成される。 （もっと読む）

【課題】基体に形成されたトレンチ内に酸化シリコンを埋め込むために使用するのに好適な溶液のポットライフが長く、トレンチへの埋め込み性が高く、HF耐性、クラック耐性を有するトレンチ埋め込み用反応物を提供する。
【解決手段】トレンチ埋め込み用縮合反応物を、該縮合反応物が少なくともポリシロキサン化合物とシリカ粒子との縮合反応物を含み、該ポリシロキサン化合物がＨＳｉＯ_３／２基、ＭｅＨＳｉＯ基、及びＨ_２ＳｉＯ基から選ばれる基の少なくとも一種を４０ｍｏｌ％以上有し、該ポリシロキサンの重量平均分子量が１０００以上２０００００以下であり、該シリカ粒子の平均一次粒径が1ｎｍ以上１００ｎｍ以下とする。 （もっと読む）

【課題】アスペクト比が高くて幅が狭い凹状フィーチャーに誘電層を形成するための新規方法を提供する。
【解決手段】間隙に流動性重合膜をプラズマ強化化学気相成長（ＰＥＣＶＤ）法によって形成した後で、当該膜を誘電材料に変換するためのインサイチュ（ｉｎ−ｓｉｔｕ）処理を実行することを含む。インサイチュ処理は、純粋な熱処理プロセスまたはプラズマ処理プロセス。堆積−インサイチュ処理−堆積−インサイチュ処理というプロセスを実行して、間隙に誘電層を形成する。この一連の手順は、間隙をボトムアップ式に充填するべく必要なだけ繰り返される。エクサイチュ処理後プロセスは、間隙の充填が完了した後で実行される。特定の実施形態によると、誘電率が３．０未満の膜が形成される。上記プロセスは、フロントエンドおよびバックエンドの間隙充填に利用可能である。 （もっと読む）

【課題】熱ＣＶＤ法で素子分離溝に絶縁膜を埋め込む際に、アクティブエリアの変形を防止する。
【解決手段】本発明の半導体装置の製造方法は、シリコン基板１上に被加工膜を形成し、シリコン基板１及び被加工膜を加工して素子分離溝５を形成し、素子分離溝５に熱ＣＶＤ法により絶縁膜６を埋め込む製造方法であって、絶縁膜６を埋め込む工程の熱ＣＶＤ法の成膜条件を、素子分離溝５のうちのシリコン基板１の上面１ａの高さ以下の部分を埋め込む絶縁膜６ａの空孔率が５％以上となると共に、素子分離溝５のうちのシリコン基板１の上面１ａの高さを越える部分を埋め込む絶縁膜６ｂの堆積速度が素子分離溝５のうちのシリコン基板１の上面１ａの高さ以下の部分を埋め込む絶縁膜６ａの堆積速度よりも小さくなる条件に設定した。 （もっと読む）

【課題】低温の酸化処理により酸化膜を形成する。
【解決手段】酸化膜の作成方法は、主鎖にＳｉ−Ｎ結合を有する高分子化合物を含む第１の膜１６と主鎖にＳｉ−Ｏ結合を有する高分子化合物を含む第２の膜１５とを積層する工程と、前記第１の膜１６及び前記第２の膜１５を水蒸気又は水性の雰囲気中で加熱処理し、前記第１の膜１６及び前記第２の膜１５を酸化膜１８に変化させる工程と、を具備する。 （もっと読む）

【課題】高温の酸化性雰囲気中でのＳＯＤ膜の改質を促進する。ライナー膜下部の素子や半導体基板が酸化されてダメージを受けることを防止する。
【解決手段】凹部と、凹部の内壁側面上に順に形成した、第１のライナー膜と、酸素原子を含有する第２のライナー膜と、凹部内に充填された絶縁領域と、を有し、第１のライナー膜は第２のライナー膜よりも耐酸化性が優れるものとした半導体装置。 （もっと読む）

【課題】 膜中に実質的に水素を含まず、絶縁性が高く良質な酸化珪素膜をプラズマＣＶＤ法により形成する。
【解決手段】 複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成するプラズマＣＶＤ装置を用い、処理容器内の圧力を０．１Ｐａ以上６．７Ｐａ以下の範囲内に設定し、ＳｉＣｌ_４ガスまたはＳｉ_２Ｈ_６ガスと酸素含有ガスとを含む処理ガスを用いてプラズマＣＶＤを行うことにより、０．５％希フッ酸溶液によるエッチングレートが、０．１１ｎｍ／秒以下である緻密で絶縁性に優れ、高品質な酸化珪素膜（ＳｉＯ_２膜、ＳｉＯＮ膜）を形成する。 （もっと読む）

【課題】電気的特性の優れた絶縁膜のプラズマ処理方法を提供する。
【解決手段】本発明に係るプラズマ処理方法の一形態は、絶縁膜が形成された基板を真空容器内に搬入する工程と、上記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、上記プラズマにより、上記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、上記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、上記プラズマは、上記処理ガスが希ガスと酸素を含む混合ガスの場合、上記酸素ガスの流量を１〜１０００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして、上記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして生成される。 （もっと読む）

【課題】フッ素添加カーボン膜（ＣＦ膜）上にハードマスク用の薄膜であるＳｉＣＯ膜あるいはＳｉＣＮ膜を成膜するにあたり、その薄膜とフッ素添加カーボン膜との間で大きな密着性を得ること。
【解決手段】 ＳｉＣＯ膜をハードマスクとして使用する場合に、ＣＦ膜をシリコンの有機化合物例えばトリメチルシランガスを活性化したプラズマ雰囲気に例えば５〜１０秒程度曝し、次いでこのプラズマに窒素プラズマを加えてフッ素添加カーボン膜の上にＳｉＣＮ膜を成膜し、その後例えばトリメチルシランガスと酸素ガスとを活性化したプラズマによりＳｉＣＯ膜を成膜する。ＳｉＣＯ膜の成膜時に、酸素の活性種がＣＦ膜中の炭素と反応することが抑えられ、従ってＣＦ膜の脱ガス量が低減する。またＳｉＣＮ膜をハードマスクとして使用する場合も、同様に最初にトリメチルシランガスのプラズマ処理を行う。 （もっと読む）

【課題】Ｂｕｌｋ Ｆｉｎ構造の製造に於いて、ハードマスクの側面の後退・破損を発生させること無く、パッド酸化膜のサイドエッチ量を最小限度にとどめて、ゲート加工等の後工程を行うに際して良好な形状を有するＦｉｎ構造を実現する。
【解決手段】シリコン基板１上に、所定の間隔ＳＤを隔てて配列し且つ各々が所定の方向へ延在すると共に、所定の高さＤを有する複数のシリコン柱体１Ｆを形成する。その際に、各シリコン柱体１Ｆの上面には、パッド酸化膜２及びハードマスク３が順次に形成される。その後、酸素ガス、アルゴンガス、水素ガス及びシリコンガスをベースとなる反応ガスとして用いるＰＶＤ法によって、隣り合うシリコン柱体１Ｆによって形成されるリセス１Ｒを完全に充填すると共に、リセス１Ｒの上方及びハードマスク３の上方にまで至る埋め込み酸化膜５を堆積する。この堆積時に、幅Ｗのハードマスク３の側面は削除されない。 （もっと読む）

【課題】記憶及び論理回路を含む半導体基材、例えば、１つ又は複数の集積回路構造をその上に有するシリコンウェハにおいて用いられるシャロートレンチアイソレーションのための高アスペクト比の特徴のギャップを充填するための酸化条件下で二酸化ケイ素含有膜をスピンオン堆積させる方法を提供する。
【解決手段】高アスペクト比の特徴を有する半導体基材を用意する工程、該半導体基材を低分子量のアミノシランを含む液体配合物と接触させる工程、該半導体基材上に該液体配合物を塗布することにより膜を形成する工程、及び該膜を酸化条件下において高温で加熱する工程を含む方法が提供される。この方法のための組成物もまた記載される。 （もっと読む）

【課題】配線抵抗を低く維持したままエレクトロマイグレーションの信頼性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】銅配線層ＣＬ１は層間絶縁膜ＩＩ２の表面の配線溝ＩＴ１内に形成されている。拡散防止絶縁膜ＤＰは、銅配線層ＣＬ１上を覆うように形成されており、かつＳｉＣおよびＳｉＣＮの少なくともいずれかよりなっている。絶縁膜ＳＩは、拡散防止絶縁膜ＤＰを介して銅配線層ＣＬ１上に形成されており、かつＳｉＮよりなっている。 （もっと読む）

本発明は、ケイ素半導体デバイスおよび光起電力電池用導電性ペーストに有用なガラス組成物に関する。厚膜導体組成物は、１つ以上の電気機能性粉末と、有機媒体に分散された１つ以上のガラスフリットとを含む。厚膜組成物はまた１つ以上の添加剤を有していてもよい。例示の添加剤としては、金属、金属酸化物または焼成中、これらの金属酸化物を生成することのできる任意の化合物を挙げることができる。 （もっと読む）

プラズマ処理装置１のチャンバ２内に、シリコン化合物ガス、酸化性ガス、および希ガスを供給する。マイクロ波をチャンバ２内に供給し、マイクロ波により生成されたプラズマで、被処理基板上にシリコン酸化膜を形成する。希ガスの分圧比は、シリコン化合物ガスと酸化性ガスと希ガスを併せたトータルガス圧の１０％以上の割合であって、シリコン化合物ガスと酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）は、３以上１１以下とする。
（もっと読む）

本発明は、半導体基板（１）上に酸化層（９）を形成する方法を提供する。この方法は、例えば３次元構造を含む、少なくとも１つの孔（５）を含むような半導体基板（１）を得る工程と、酸性の電解質溶液中で基板を陽極酸化することにより、例えば３次元構造を含む半導体基板（１）上に酸化層（９）を形成する工程と、を含む。
（もっと読む）

【課題】 熱処理を行う際に、半導体基板の裏面側からの半導体構成原子の昇華を防止し得る半導体装置の製造方法及び半導体製造工程の管理方法を提供する。
【解決手段】 半導体基板１０にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、ゲート絶縁膜を形成する工程の前に、半導体基板の表面側及び裏面側を覆うように絶縁膜１２を形成する工程と、半導体基板の表面側の絶縁膜をエッチング除去する工程と、半導体基板の裏面側に絶縁膜が存在している状態で、半導体基板を熱処理する工程とを有している。 （もっと読む）

【課題】 本発明は、トレンチの底面に流動性の第１の絶縁膜を満たし、第２の絶縁膜を形成した後に乾式エッチング工程及び湿式エッチング工程を行ってトレンチの上部の幅を広げながら第２の絶縁膜に含まれるフッ素(Ｆ；fluorine；フローリン)の量を減少させることができる半導体メモリ素子の素子分離膜形成方法を提供することを可能にすることを目的としている。
【解決手段】 トレンチが形成された半導体基板が提供される段階と、トレンチを含む半導体基板上に第１の絶縁膜を形成する段階と、第１の絶縁膜の一部を除去する第１のエッチング工程を行ってトレンチの開口部の幅を広げる段階と、第２のエッチング工程を行って第１の絶縁膜内に含まれた不純物を除去する段階と、第１の絶縁膜を含む半導体基板上に第２の絶縁膜を形成する段階とを含む構成としたことを特徴とする。 （もっと読む）

【課題】高誘電体膜を用いたキャパシタ構造を有し、平坦化及び微細分離が可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】基板４０と、基板４０上に配置された複数の下部電極１０と、複数の下部電極１０上に連続的に配置された高誘電体膜２０と、高誘電体膜２０上に配置された上部電極３０とを備える。 （もっと読む）

【課題】ＬＤＤサイドウォール形成時に、ＮＭＯＳ／ＰＭＯＳ境界領域の２重エッチングによる不具合を克服する。
【解決手段】ＮＭＯＳ／ＰＭＯＳ境界領域にゲートレベル配線を形成し、ＬＤＤサイドウォール形成時に２重エッチングされるゲートレベル配線の最上層に、サイドウォール絶縁膜層とエッチング選択比のとれる膜１０７をハードマスクとして形成しておくことで、ゲートレベル配線に接続するプラグコンタクト１１２形成時にゲート電極のオーバーエッチによる堆積物の付着を防止する。 （もっと読む）

【課題】半導体構造の形成方法、より具体的にはトレンチ内における誘電層の形成方法を提供する。
【解決手段】半導体構造を形成する方法は、基板上にシリコン酸化被膜を形成するために、シリコン前駆体と原子酸素前駆体を約１５０℃以下の処理温度において反応させることを含む。シリコン酸化被膜は酸素含有環境内で紫外線（ＵＶ）硬化される。 （もっと読む）