半導体装置の製造方法
【課題】 熱処理を行う際に、半導体基板の裏面側からの半導体構成原子の昇華を防止し得る半導体装置の製造方法及び半導体製造工程の管理方法を提供する。
【解決手段】 半導体基板１０にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、ゲート絶縁膜を形成する工程の前に、半導体基板の表面側及び裏面側を覆うように絶縁膜１２を形成する工程と、半導体基板の表面側の絶縁膜をエッチング除去する工程と、半導体基板の裏面側に絶縁膜が存在している状態で、半導体基板を熱処理する工程とを有している。
【解決手段】 半導体基板１０にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、ゲート絶縁膜を形成する工程の前に、半導体基板の表面側及び裏面側を覆うように絶縁膜１２を形成する工程と、半導体基板の表面側の絶縁膜をエッチング除去する工程と、半導体基板の裏面側に絶縁膜が存在している状態で、半導体基板を熱処理する工程とを有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法並びに半導体製造工程の管理方法に関する。
【背景技術】
【０００２】
近時、ゲート絶縁膜を形成する際の前処理として、水素アニール、即ち水素を含む雰囲気中での熱処理を行うことが注目されている。
【０００３】
水素アニールは、シリコン基板の表面のシリコンをマイグレイトさせることによりシリコン基板の表面を平坦化すること、及び、シリコン基板の表面に形成された自然酸化膜を除去することを目的として行われる。
【０００４】
ゲート絶縁膜を形成する工程の前処理として、水素アニールを行えば、良質なゲート絶縁膜を形成することができ、電気的特性の良好なトランジスタを有する半導体装置を製造することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１０２３２１号公報
【特許文献２】特開２００１−２７４１５４号公報
【特許文献３】特開平１０−３１３０１２号公報
【特許文献４】特開２０００−３４０６４４号公報
【特許文献５】特開２００１−１０２３８６号公報
【特許文献６】特開平９−３２６３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、水素アニールを行うと、シリコン基板の裏面側、即ち下面側からシリコンが昇華してしまう。チャンバ内におけるシリコン基板が載置される箇所の下方には、温度センサ等が設けられている。シリコン基板の裏面側からシリコンが昇華すると、昇華したシリコンが温度センサ等に付着してしまう。温度センサにシリコンが付着すると、センサの計測精度が低下するため、プロセスの制御性の低下を招いてしまう。プロセスの制御性を確保するためには、ＲＴＰ（Rapid Thermal Process、高温熱処理）装置等の半導体製造装置を頻繁にメンテナンスしなければならず、製造効率の低下を招いてしまう。
【０００７】
また、半導体装置の製造工程の管理を行う際にも、同様の問題が起こり得る。即ち、半導体装置の製造工程の管理を行う際には、例えば、検査用の半導体基板にゲート絶縁膜を形成し、ゲート絶縁膜の検査を行い、検査結果が良好でない場合には、半導体製造装置等のメンテナンス等が行われる。ゲート絶縁膜を形成する際には、前処理として上記と同様の水素アニールが行われるため、この水素アニールの際にもシリコン基板の裏面側からのシリコンが昇華してしまうこととなる。
【０００８】
ところで、上記の特許文献１には、半導体ウェハを熱処理する際に、半導体ウェハの裏面側にＯ２ガスを供給し、半導体ウェハの裏面側に酸化膜を形成することにより、半導体ウェハの裏面側からシリコンが昇華するのを防止する技術が開示されている。しかし、特許文献１に開示された技術では、半導体ウェハの表面側、即ち上面側にＯ２ガスが回り込み、所望しないシリコン酸化膜が半導体ウェハの表面側に生成されてしまうという弊害が生ずる。この際に半導体ウェハの表面に生成されるシリコン酸化膜は膜厚が安定しないものであるため、ゲート絶縁膜を所望の膜厚に制御することが極めて困難となる。
【０００９】
本発明の目的は、熱処理を行う際に、上記のような弊害を生ずることなく、半導体基板の裏面側からの半導体構成原子の昇華を防止し得る半導体装置の製造方法及び半導体製造工程の管理方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的は、半導体基板にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、前記ゲート絶縁膜を形成する工程の前に、前記半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００１１】
また、上記目的は、検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記検査用の半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体製造工程の管理方法により達成される。
【００１２】
また、上記目的は、検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の裏面側に絶縁膜を形成する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体製造工程の管理方法により達成される。
【００１３】
また、上記目的は、裏面側に第１の絶縁膜が形成された半導体基板の表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、前記裏面側の前記半導体膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００１４】
また、上記目的は、半導体基板の前記表面側及び前記裏面側を覆うように第１の絶縁膜を形成する工程と、前記半導体基板の前記表面側の前記第１の絶縁膜をエッチング除去する工程と、前記半導体基板の前記表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、前記裏面側の前記半導体膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【発明の効果】
【００１５】
以上の通り、本発明によれば、半導体基板の裏面側の半導体膜を除去し、しかも、半導体基板の裏面側に絶縁膜が存在している状態で熱処理を行うため、高温の熱処理を行った場合であっても、半導体基板の裏面側から半導体構成原子が昇華するのを防止することができる。このため、本発明によれば、温度センサ等に半導体構成原子が付着するのを防止することができ、頻繁なメンテナンスを行うことなく半導体装置を製造することが可能となる。従って、本発明によれば、高い製造効率で半導体装置を製造することができる。
【００１６】
また、本発明によれば、半導体基板の裏面側の半導体膜を除去した後、洗浄液に浸漬する前に、スクラブ洗浄を行うため、スクラブ洗浄においてある程度の数のパーティクルを除去することができる。このため、本発明によれば、半導体基板を洗浄液に浸漬した際に、洗浄液中に混入するパーティクルを少なく抑えることができる。従って、本発明によれば、半導体膜等の表面に再付着するパーティクルの数を極めて少なくすることができ、ひいては半導体装置の製造歩留りを向上することができる。
【００１７】
また、本発明によれば、半導体基板の裏面側に絶縁膜が存在している状態で熱処理を行うため、高温の熱処理を行った場合であっても、半導体基板の裏面側から半導体構成原子が昇華するのを防止することができる。このため、本発明によれば、温度センサ等に半導体構成原子が付着するのを防止することができ、頻繁なメンテナンスを行うことなく半導体装置を製造することが可能となる。従って、本発明によれば、高い製造効率で半導体装置を製造することができる。
【００１８】
また、本発明によれば、検査用の半導体基板の裏面側に絶縁膜が存在している状態で高温の熱処理を行うため、検査用の半導体基板の裏面側から半導体構成原子が昇華して温度センサ等にシリコンが付着するのを防止することができる。従って、本発明によれば、頻繁なメンテナンスが不要となり、検査効率や製造効率を向上することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図７】シリコン基板の裏面側のポリシリコン膜を除去することなく半導体装置を製造する場合の工程断面図である。
【図８】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図９】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１０】本発明の第３実施形態による半導体製造工程の管理方法を示す工程断面図（その１）である。
【図１１】本発明の第３実施形態による半導体製造工程の管理方法を示す工程断面図（その２）である。
【発明を実施するための形態】
【００２０】
［第１実施形態］
近時、ＳＴＩ（Shallow Trench Isolation）法により素子分離領域を形成する際に、ポリシリコンより成るマスクを用いてシリコン窒化膜をパターニングし、パターニングされたシリコン窒化膜をマスクとして、シリコン基板をエッチングすることによりシリコン基板にトレンチ、即ち溝を形成する技術が提案されている。しかし、ポリシリコン膜はシリコン基板の表面側、即ち上面側のみならず、裏面側、即ち下面側にも形成されるため、このようなシリコン基板に対して水素アニールを単に行うと、シリコン基板の裏面側のポリシリコン膜からシリコンが昇華してしまい、温度センサ等に付着してしまうこととなる。シリコンが温度センサ等に付着すると、上述したように、センサの計測精度が低下するため、プロセスの制御性の低下を招いてしまう。プロセスの制御性を確保するためには、上述したように、半導体製造装置を頻繁にメンテナンスしなければならず、製造効率の低下を招いてしまう。
【００２１】
本願発明者らは鋭意検討した結果、以下のようにすれば、シリコン基板の裏面側からのシリコンの昇華を防止し得ることに想到した。
【００２２】
本発明の第１実施形態による半導体装置の製造方法を図１乃至図７を用いて説明する。図１乃至図６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００２３】
まず、図１（ａ）に示すように、裏面側、即ち下面側にシリコン酸化膜１２が形成されているシリコン基板１０を用意する。
【００２４】
かかる基板としては、例えばエピタキシャル基板を挙げることができる。エピタキシャル基板は、シリコン基板の表面側、即ち上面側に単結晶シリコン層がエピタキシャル成長された基板である。エピタキシャル基板においては、裏面側にシリコン酸化膜が形成されているのが一般的である。エピタキシャル基板において裏面側にシリコン酸化膜が形成されているのは、以下のような理由によるものである。即ち、シリコン基板にはボロン等の不純物がドープされており、シリコン基板上に単結晶シリコン層を単に成長した場合には、シリコン基板の裏面側からシリコン基板の外部に不純物が抜け出てしまう。そうすると、成膜雰囲気中に不純物が混入し、ひいては単結晶シリコン層中に混入してしまう。不純物を含まない単結晶シリコン層を形成するためには、シリコン基板の裏面側からシリコン基板の外部に不純物が抜け出るのを防止することが必要となる。エピタキシャル基板においては、シリコン基板の裏面側からシリコン基板の外部に不純物が抜け出してしまうのを防止するため、シリコン基板の裏面側にシリコン酸化膜が形成されている。
【００２５】
裏面側にシリコン酸化膜が形成されていないエピタキシャル基板の場合、エピタキシャル基板ではない一般的なシリコン基板を用いる場合、又はＳＯＩ（Silicon On Insulator）基板を用いる場合には、以下のようにして、裏面側にシリコン酸化膜１２が形成されたシリコン基板１０を得る。
【００２６】
即ち、図６（ａ）に示すように、まず、シリコン基板１０を用意する。
【００２７】
次に、図６（ｂ）に示すように、例えば熱酸化法により、シリコン酸化膜１２を形成する。シリコン酸化膜１２は、シリコン基板１０の全面を覆うように形成される。シリコン酸化膜１２の膜厚は、例えば１００ｎｍ程度とする。
【００２８】
なお、ここでは、シリコン酸化膜１２を熱酸化法により形成する場合を例に説明したが、シリコン酸化膜１２の形成方法は熱酸化法に限定されるものではない。例えば、ＣＶＤ法等によりシリコン酸化膜１２を形成してもよい。
【００２９】
次に、シリコン基板１０の表面側、即ち上面側のシリコン酸化膜１２のみを、以下のようにして除去する。即ち、シリコン基板１０を回転させながら、シリコン基板１０の表面側にフッ酸を供給する。この際、シリコン基板１０の裏面側に、Ｎ２ガスを吹きかけることにより、シリコン基板１０の裏面側にフッ酸が回り込むのを防止する。こうして、シリコン基板１０の表面側のシリコン酸化膜１２のみが除去される。この後、純水によりシリコン基板１０をリンスし、この後、シリコン基板１０を乾燥させる。こうして、裏面側にのみシリコン酸化膜１２が形成されたシリコン基板１０が得られる（図６（ｃ）参照）。
【００３０】
なお、ここでは、シリコン基板１０の表面側及び裏面側にシリコン酸化膜１２を形成した後に、表面側のシリコン酸化膜１２を除去することにより、裏面側にのみシリコン酸化膜１２が形成されたシリコン基板１０を得たが、シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成するようにしてもよい。シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成する際には、例えばＣＶＤ法を用いることができる。シリコン酸化膜１２の膜厚は、例えば１０ｎｍ程度とする。
【００３１】
次に、図１（ｂ）に示すように、例えば熱酸化法により、シリコン基板１０の全面にシリコン酸化膜１４を形成する。シリコン酸化膜１４の膜厚は、例えば１０ｎｍ程度とする。シリコン酸化膜１４は、シリコン窒化膜１６とシリコン基板１０との間の応力を緩和するためのバッファ膜として機能するものである。
【００３２】
次に、例えばＣＶＤ法により、シリコン窒化膜１６を形成する。シリコン酸化膜１６は、全面を覆うように形成される。シリコン窒化膜１６の膜厚は例えば１００ｎｍ程度とする。シリコン窒化膜１６は、後工程でシリコン酸化膜２６（図３（ｃ）参照）を研磨する際にストッパ膜として機能するものである。
【００３３】
次に、例えばＣＶＤ法により、シリコン窒化膜１６上にポリシリコン膜１８を形成する。ポリシリコン膜１８は、全面を覆うように形成される。ポリシリコン膜１８の膜厚は、例えば１５０ｎｍとする。ポリシリコン膜１８は、シリコン窒化膜１６をパターニングする際にマスクとして機能するものである。
【００３４】
次に、シリコン基板１０の裏面側のポリシリコン膜１８を、以下のようにして除去する。即ち、まず、シリコン基板１０の表面側と裏面側とを反転させる。これにより、シリコン基板１０の裏面側が上面側に位置し、シリコン基板１０の裏面側が下面側に位置することとなる。次に、シリコン基板１０を回転させながら、シリコン基板１０の上面側、即ちシリコン基板１０の裏面側に、フッ硝酸を供給する。フッ硝酸としては、例えば、濃度５０％のフッ酸水溶液と濃度６０％の硝酸水溶液とを、１：５０〜１：３００で混合して成るフッ硝酸を用いる。この際、シリコン基板１０の下面側、即ち表面側に、Ｎ２ガスを吹きかけることにより、シリコン基板１０の下面側、即ち表面側にフッ硝酸が回り込むのを防止する。こうして、シリコン基板１０の裏面側のポリシリコン膜１８が除去される。この後、純水によりシリコン基板１０をリンスし、この後、シリコン基板１０を乾燥させる。シリコン基板１０の裏面側には、シリコン窒化膜１６の表面が露出した状態となる。露出したシリコン窒化膜１６の表面には、ポリシリコン膜１８を除去する際に生じたパーティクル１９が付着している状態となる。
【００３５】
次に、図２（ａ）に示すように、スクラブ洗浄により、パーティクル１９を除去する。ポリシリコン１８を除去する際に生じた多数のパーティクル１９のうち、ある程度の数のパーティクル１９は、このスクラブ洗浄により除去される。但し、このスクラブ洗浄ですべてのパーティクル１９が除去されるわけではなく、ある程度の数のパーティクル１９はシリコン基板１６の表面等に残ることとなる。スクラブ洗浄の際に用いる洗浄液としては、例えばＡＰＭ（Ammonia-Hydrogen Peroxide Mixture）を用いることができる。ＡＰＭは、アンモニアと過酸化水素と水とが混合されて成る洗浄液である。なお、スクラブ洗浄の際に用いる洗浄液は、ＡＰＭに限定されるものではなく、例えば純水でもよい。但し、ＡＰＭを用いた場合の方が、純水を用いた場合より、多くのパーティクル１９を除去することが可能である。
【００３６】
次に、シリコン基板１０を洗浄液に浸漬することにより、シリコン窒化膜１６等の表面に残っているパーティクル１９を除去する（図２（ｂ）参照）。洗浄液としては、例えばＡＰＭを用いる。これにより、シリコン窒化膜１６の表面等に残っていたパーティクル１９が、除去されることとなる。スクラブ洗浄の際に多くのパーティクルが既に除去されているため、シリコン基板１０を洗浄液に浸漬することにより除去されるパーティクル１９の数は、あまり多くはない。このため、洗浄液中に混入するパーティクル１９の数を、少なくすることが可能となる。洗浄液中に混入するパーティクル１９の数を少なくすることが可能となるため、シリコン窒化膜１６やポリシリコン膜１８等の表面にパーティクル１９が再付着するのを抑制することが可能となる。
【００３７】
次に、例えばスピンコート法により、ポリシリコン膜１８上にフォトレジスト膜２０を形成する。
【００３８】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２０に開口部２２を形成する（図２（ｃ）参照）。
【００３９】
次に、フォトレジスト膜２０をマスクとして、ポリシリコン膜１８を異方性エッチングする。エッチングガスとしては、例えばＨＢｒとＯ２との混合ガスを用いる。
【００４０】
次に、図３（ａ）に示すように、ポリシリコン膜１８をマスクとしてシリコン窒化膜１６及びシリコン酸化膜１４を異方性エッチングする。エッチングガスとしては、例えばフルオロカーボンを用いる。
【００４１】
次に、図３（ｂ）に示すように、シリコン窒化膜１６をマスクとして、シリコン基板１０をエッチングする。エッチングガスとしては、例えばＨＢｒとＯ２との混合ガスを用いることができる。これにより、シリコン基板１０にトレンチ２４、即ち溝が形成される。トレンチ２４を形成する際、シリコン窒化膜１６上のポリシリコン膜１８も同時に除去される。
【００４２】
次に、図３（ｃ）に示すように、例えば高密度プラズマ（High Density Plasma、ＨＤＰ）ＣＶＤ法により、シリコン酸化膜２６を形成する。シリコン酸化膜２６の膜厚は、例えば５００ｎｍとする。
【００４３】
次に、図４（ａ）に示すように、例えばＣＭＰ法により、シリコン酸化膜２６をシリコン窒化膜１６の表面が露出するまで研磨する。こうして、トレンチ２４内にシリコン酸化膜２６が埋め込まれる。
【００４４】
次に、図４（ｂ）に示すように、例えばリン酸を用い、シリコン窒化膜１６をエッチング除去する。
【００４５】
次に、例えばフッ酸を用い、シリコン酸化膜１４をエッチング除去する。この際、シリコン基板１０の裏面側に形成されたシリコン酸化膜１２やトレンチ２４内に埋め込まれたシリコン酸化膜２６までもが大きくエッチングされてしまうことのないようにすることが必要である。例えば、シリコン酸化膜１４を、極めて短いエッチング時間でエッチングすればよい。こうして、ＳＴＩ法により、シリコン酸化膜２６より成る素子分離領域２８が形成される。素子分離領域２８により、素子領域３０が画定される。
【００４６】
次に、例えばイオン注入法により、素子領域３０にドーパント不純物を適宜導入することにより、ｎ形ウェル３２やｐ形ウェル３４を形成する（図４（ｃ）参照）。
【００４７】
次に、図５（ａ）に示すように、ゲート絶縁膜３６（図５（ｂ）参照）を成膜する工程の前処理として、水素アニール、即ち、水素を含む雰囲気中での熱処理を行う。アニール温度は、例えば１０００℃程度とする。水素アニールを行う際には、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で熱処理を行う。シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で水素アニールを行えば、シリコンの昇華を防止することができるためである。シリコン基板１２の裏面側にシリコン酸化膜が少なくとも１ｎｍ以上存在していれば、シリコン基板１０の裏面側からのシリコンの昇華を防止することができ、温度センサ等にシリコンが付着するのを防止することができる。
【００４８】
なお、水素アニールの際に、シリコン酸化膜１２の表面が水素によりわずかに還元され、シリコン酸化膜１２の膜厚が若干薄くなる場合もあり得る。シリコン酸化膜１２の成膜方法等によって薄くなる厚さは異なるが、薄くなる厚さは例えば１ｎｍ程度とわずかなものである。水素アニールを開始する段階で例えば２ｎｍ以上のシリコン酸化膜１２がシリコン基板１０の裏面側に存在していれば、水素によるシリコン酸化膜１２の還元によりシリコン酸化膜１２の厚さが例えば１ｎｍ薄くなったとしても、水素アニールが終了する段階では１ｎｍ以上のシリコン酸化膜１２が残っている状態となる。１ｎｍ以上のシリコン酸化膜１２がシリコン基板１０の裏面側に存在していれば、シリコン基板１０の裏面側からのシリコンの昇華を十分に防止することが可能である。本実施形態では、シリコン酸化膜１２を例えば１００ｎｍと十分に厚く形成しており、シリコン酸化膜１４をエッチングする際には、シリコン酸化膜１２を大きくエッチングすることがないように、エッチングを短時間で行う。このため、シリコン酸化膜１２はシリコン基板１０の裏面側に十分な厚さで存在している。従って、シリコン基板１０の裏面側からのシリコンの昇華を確実に防止することができる。
【００４９】
次に、図５（ｂ）に示すように、例えば熱酸化法により、膜厚１．２ｎｍのゲート絶縁膜３６を形成する。
【００５０】
この後、ゲート電極（図示せず）やソース／ドレイン拡散層（図示せず）等を適宜形成する。
【００５１】
こうして、本実施形態による半導体装置が製造される。
【００５２】
本実施形態による半導体装置の製造方法は、シリコン基板１０の裏面側、即ち下面側のポリシリコン膜１８を除去するとともに、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で熱処理を行うことに主な特徴の一つがある。
【００５３】
シリコン基板１０の裏面側にポリシリコン膜１８が存在している状態で水素アニールを行った場合には、上述したように、シリコン基板１０の裏面側からシリコンが昇華し、シリコン基板１０が載置される箇所の下方に設けられた温度センサ等にシリコンが付着してしまう。温度センサにシリコンが付着すると、上述したように、センサの計測精度が低下するため、プロセスの制御性の低下を招いてしまう。プロセスの制御性を確保するためには、半導体製造装置を頻繁にメンテナンスしなければならず、製造効率の低下を招いてしまう。
【００５４】
これに対し、本実施形態では、シリコン基板１０の裏面側のポリシリコン膜１８を除去し、しかも、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で熱処理を行うため、水素アニールを行った場合であっても、シリコン基板１０の裏面側からシリコンが昇華するのを防止することができる。このため、本実施形態によれば、温度センサ等にシリコンが付着するのを防止することができ、頻繁なメンテナンスを行うことなく半導体装置を製造することが可能となる。従って、本実施形態によれば、高い製造効率で半導体装置を製造することができる。
【００５５】
なお、上述したように、特許文献１には、半導体ウェハを熱処理する際に、半導体ウェハの裏面側にＯ２ガスを供給し、半導体ウェハの裏面側に酸化膜を形成することにより、半導体ウェハの裏面側からシリコンが昇華するのを防止する技術が開示されている。しかし、特許文献１に開示された技術では、半導体ウェハの表面側にＯ２ガスが回り込み、所望しない酸化膜が半導体ウェハの表面側に生成されてしまう。この際に半導体ウェハの表面側に生成される酸化膜は膜厚が安定しないものであるため、この後形成するゲート絶縁膜の膜厚を所望の膜厚に制御することが極めて困難となる。これに対し、本実施形態による半導体装置の製造方法は、シリコン基板の表面側に所望しないシリコン酸化膜が生成されてしまうことはなく、所望の膜厚でゲート絶縁膜を形成することができる点で、特許文献１に開示された技術と比較して極めて有利である。
【００５６】
また、本実施形態によれば、シリコン基板１０の裏面側のポリシリコン膜１８を除去するため、以下に述べるように、ポリシリコン膜１８の端部がパーティクルになってしまうのを防止することができる。
【００５７】
図７は、シリコン基板の裏面側のポリシリコン膜を除去することなく半導体装置を製造する場合の工程断面図である。
【００５８】
シリコン基板１０の裏面側のポリシリコン膜１８を除去せずに（図７（ａ）参照）、シリコン窒化膜１６をエッチング除去すると、ポリシリコン膜１８の端部がシリコン窒化膜１６の端部から張り出した状態となる。そうすると、ポリシリコン膜１８の端部が分離してしまう場合があり、分離したポリシリコン膜１８の端部が、パーティクルになってしまう場合がある。
【００５９】
本実施形態では、シリコン基板１０の裏面側のポリシリコン膜１８を除去するため、ポリシリコン膜１８の端部が分離してパーティクルになるのを防止することができる。このため、本実施形態によれば、半導体装置の製造歩留りの向上に寄与することができる。
【００６０】
また、本実施形態による半導体装置の製造方法は、シリコン基板１０の裏面側のポリシリコン膜１８を除去した後、シリコン基板１０を洗浄液に浸漬する前に、スクラブ洗浄を行うことにも主な特徴の一つがある。
【００６１】
ポリシリコン膜１８を除去した後、直ちに洗浄液に浸漬してパーティクル１９を除去した場合には、洗浄液中に多数のパーティクル１９が混入してしまう。洗浄液中に混入したパーティクル１９は、ポリシリコン膜１８やシリコン窒化膜１６等の表面に再付着する場合がある。洗浄液中に混入するパーティクル１９の数が多いほど、ポリシリコン膜１８やシリコン窒化膜１６等の表面に再付着するパーティクル１９の数は多くなる傾向にある。再付着したパーティクル１９は、半導体装置の製造歩留りを低下させる要因となってしまう。
【００６２】
これに対し、本実施形態では、シリコン基板１０の裏面側のポリシリコン膜１８を除去した後、洗浄液に浸漬する前に、スクラブ洗浄を行うため、スクラブ洗浄においてある程度の数のパーティクル１９を除去することができる。このため、本実施形態によれば、シリコン基板１０を洗浄液に浸漬した際に、洗浄液中に混入するパーティクル１９を少なく抑えることができる。従って、本実施形態によれば、ポリシリコン膜１８やシリコン窒化膜１６等の表面に再付着するパーティクル１９の数を極めて少なくすることができ、ひいては半導体装置の製造歩留りを向上することができる。
【００６３】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図８及び図９を用いて説明する。図８及び図９は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図７に示す第１実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００６４】
本実施形態による半導体装置の製造方法は、ＳＴＩ法により素子分離領域２８を形成する際にポリシリコン膜より成るマスクは形成しないが、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で水素アニールを行うことに主な特徴がある。
【００６５】
まず、図８（ａ）に示すように、まず、シリコン基板１０を用意する。シリコン基板１０としては、例えばＣＺ法により形成されたシリコン基板を用いる。
【００６６】
次に、図８（ｂ）に示すように、例えば熱酸化法により、シリコン基板１２の全面にシリコン酸化膜１２を形成する。シリコン酸化膜１２の膜厚は、例えば１００ｎｍ程度とする。
【００６７】
次に、シリコン基板１０の表面側のシリコン酸化膜１２のみを、例えばフッ酸を用いて除去する。こうして、裏面側にのみシリコン酸化膜１２が形成されたシリコン基板１０が得られる（図８（ｃ）参照）。
【００６８】
なお、ここでは、シリコン基板１０の表面側及び裏面側にシリコン酸化膜１２を形成した後に、表面側のシリコン酸化膜１２を除去することにより、裏面側にのみシリコン酸化膜１２が形成されたシリコン基板１０を得たが、シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成するようにしてもよい。シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成する際には、例えばＣＶＤ法を用いることができる。シリコン酸化膜１２の膜厚は、例えば１０ｎｍ程度とする。
【００６９】
また、ここでは、シリコン基板１０として、ＣＺ法により形成された一般的なシリコン基板を用いたが、シリコン基板１０はＣＺ法により形成された一般的なシリコン基板に限定されるものではなく、例えばＳＯＩ基板を用いてもよい。
【００７０】
次に、図９（ａ）に示すように、シリコン酸化膜１４及びシリコン窒化膜１６を順次形成する。シリコン酸化膜１４の形成方法及びシリコン窒化膜１６の形成方法は、例えば、図１（ｂ）を用いて上述した半導体装置の製造方法と同様とすればよい。
【００７１】
次に、図９（ｂ）に示すように、例えばスピンコート法により、シリコン窒化膜１６上にフォトレジスト膜２０を形成する。
【００７２】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２０に開口部２２を形成する。
【００７３】
次に、フォトレジスト膜２０をマスクとしてシリコン窒化膜１６及びシリコン酸化膜１４を異方性エッチングする。エッチングガスとしては、例えばフルオロカーボンを用いる。
【００７４】
次に、図９（ｃ）に示すように、シリコン窒化膜１６をマスクとして、シリコン基板１０をエッチングする。エッチングガスとしては、例えばＨＢｒとＯ２との混合ガスを用いる。こうして、シリコン基板１０にトレンチ２４が形成される。
【００７５】
この後の半導体装置の製造方法は、図３（ｃ）乃至図５（ｂ）を用いて上述した半導体装置の製造方法と同様であるので説明を省略する。
【００７６】
こうして本実施形態による半導体装置が製造される。
【００７７】
本実施形態による半導体装置は、上述したように、ＳＴＩ法により素子分離領域２８を形成する際にポリシリコン膜より成るマスクは形成しないが、シリコン基板１０の裏面側にシリコン酸化膜１２が形成されている状態で水素アニールを行うことに主な特徴がある。
【００７８】
本実施形態によれば、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で熱処理を行うため、上記と同様に、水素アニールの際にシリコン基板１０の裏面側からシリコンが昇華するのを防止することができる。本実施形態によれば、温度センサ等にシリコンが付着するのを防止することができるため、半導体製造装置の頻繁なメンテナンスを要することなく、プロセスの制御性の確保することができる。従って、本実施形態によっても、高い製造効率で半導体装置を製造することができる。
【００７９】
なお、エピタキシャル基板を用いた場合には、エピタキシャル基板の裏面側には一般にシリコン酸化膜が形成されているため、水素アニールを行った際にシリコン基板からシリコンが昇華してしまうことはない。但し、エピタキシャル基板は、高価であるため、低コスト化を図るためには、エピタキシャル基板ではない一般的なシリコン基板を用いることが有利である。本実施形態では、安価な一般的なシリコン基板を用いた場合であっても、水素アニールの際にシリコン基板の裏面側からシリコンが昇華してしまうのを防止することができるため、より一層の低コスト化に寄与することが可能である。
【００８０】
［第３実施形態］
本発明の第３実施形態による半導体製造工程の管理方法を図１０及び図１１を用いて説明する。図１０及び図１１は、本実施形態による半導体製造工程の管理方法を示す工程断面図である。図１乃至図９に示す第１又は第２実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００８１】
本実施形態による半導体製造工程の管理方法は、検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態で水素アニール行い、この後、ゲート絶縁膜３６を形成してゲート絶縁膜３６の検査を行い、検査結果に応じて適切な措置をとることにより、製造工程を管理することに主な特徴がある。
【００８２】
まず、図１０（ａ）に示すように、検査用のシリコン基板１０ａを用意する。検査用のシリコン基板１０ａとしては、例えばＣＺ法により形成されたシリコン基板を用いる。
【００８３】
次に、図１０（ｂ）に示すように、例えば熱酸化法により、検査用のシリコン基板１０ａの全面にシリコン酸化膜１２を形成する。シリコン酸化膜１２の膜厚は、例えば１００ｎｍ程度とする。
【００８４】
次に、検査用のシリコン基板１０ａの表面側のシリコン酸化膜１２のみを、例えばフッ酸を用いて除去する。こうして、裏面側にのみシリコン酸化膜１２が形成された、検査用のシリコン基板１０ａが得られる（図１０（ｃ）参照）。
【００８５】
なお、ここでは、検査用のシリコン基板１０ａの表面側及び裏面側にシリコン酸化膜１２を形成した後に、表面側のシリコン酸化膜１２を除去することにより、裏面側にのみシリコン酸化膜１２が形成された検査用のシリコン基板１０ａを得たが、検査用のシリコン基板１０ａの裏面側にのみシリコン酸化膜１２を形成するようにしてもよい。シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成する際には、例えばＣＶＤ法を用いることができる。シリコン酸化膜１２の膜厚は、例えば１０ｎｍ程度とする。
【００８６】
また、ここでは、検査用のシリコン基板１０ａとして、ＣＺ法により形成された一般的なシリコン基板を用いたが、検査用のシリコン基板１０ａはＣＺ法により形成された一般的なシリコン基板に限定されるものではなく、例えばＳＯＩ基板を用いてもよい。
【００８７】
次に、ゲート絶縁膜３６を成膜する工程（図１１参照）の前処理として、水素アニールを行う。アニール温度は、例えば１０００℃程度とする。水素アニールを行う際には、検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態でアニールを行う。検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態で水素アニールを行えば、上述したように、検査用のシリコン基板１０ａの裏面側からのシリコンの昇華を防止することができ、温度センサ等にシリコンが付着するのを防止することができる。シリコン酸化膜１２は、検査用のシリコン基板１０の裏面側に例えば１ｎｍ以上存在していればよい。
【００８８】
次に、例えば熱酸化法により、膜厚１．２ｎｍのゲート絶縁膜３６を形成する。
【００８９】
次に、ゲート絶縁膜３６に対しての検査を行う。検査項目としては、例えばゲート絶縁膜３６の膜厚が挙げられる。
【００９０】
ゲート絶縁膜３６ａの検査を行った結果、例えば所望の膜厚のゲート絶縁膜３６ａが形成されていた場合には、半導体製造装置等に特段の問題はないと判断し、半導体装置を実際に製造するためのシリコン基板１０に対してゲート絶縁膜３６を形成する（図５（ｂ）参照）。
【００９１】
一方、ゲート絶縁膜３６ａの検査を行った結果、例えば所望の膜厚のゲート絶縁膜３６ａが形成されていなかった場合には、半導体製造装置等に何らかの問題があると考えられる。この場合には、例えば半導体製造装置のメンテナンスを行うなど、適切な措置をとる。そして、所望のゲート絶縁膜３６ａを形成し得るようになった場合には、半導体装置を実際に製造するためのシリコン基板１０に対してゲート絶縁膜３６を形成する（図５（ｂ）参照）。
【００９２】
本実施形態による半導体製造工程の管理方法は、上述したように、検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態で水素アニール行い、この後、ゲート絶縁膜３６ａを形成して、ゲート絶縁膜３６ａの検査を行い、検査結果に応じた措置をとることに主な特徴がある。
【００９３】
本実施形態によれば、検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態で水素アニールを行うため、上記実施形態と同様に、検査用のシリコン基板１０ａの裏面側からシリコンが昇華して温度センサ等にシリコンが付着するのを防止することができる。従って、本実施形態によっても、頻繁なメンテナンスが不要となり、検査効率や製造効率を向上することができる。
【００９４】
なお、エピタキシャル基板を用いた場合には、エピタキシャル基板の裏面側には一般にシリコン酸化膜が形成されているため、水素アニールを行った際にシリコン基板からシリコンが昇華してしまうことはない。しかし、エピタキシャル基板は、試験用の基板として用いるには、あまりに高価である。本実施形態では、安価な一般的なシリコン基板を用いた場合であっても、水素アニールの際にシリコン基板の裏面側からシリコンが昇華してしまうのを防止することができるという点で、エピタキシャル基板を用いる場合と比較して極めて有利である。
【００９５】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００９６】
例えば、第１実施形態では、マスクとしてポリシリコン膜１８を用いたが、マスクの材料はポリシリコンに限定されるものではない。例えば、アモルファスシリコン膜等、あらゆるシリコン膜を用いることができる。また、マスクの材料はシリコンに限定されるものではなく、あらゆる半導体を用いることが可能である。例えば、マスクの材料として、半導体基板の材料とほぼ同様のエッチング特性を有する半導体を用いることができる。半導体基板の材料とほぼ同様のエッチング特性を有する半導体材料を用いれば、絶縁膜をマスクとして半導体基板にトレンチを形成する際に、絶縁膜上に形成されている半導体より成るマスクを同時に除去することが可能である。
【００９７】
また、上記実施形態では、基板としてシリコン基板を用いる場合を例に説明したが、本発明はシリコン基板を用いる場合に限定されるものではなく、あらゆる半導体基板を用いる場合に適用することが可能である。
【００９８】
また、上記実施形態では、シリコン基板１０、１０ａの裏面側にシリコン酸化膜１２を形成したが、シリコン基板１０、１０ａの裏面側に形成する絶縁膜はシリコン酸化膜に限定されるものではない。アニールを行う際に、半導体基板の裏面側から半導体構成原子が昇華するのを防止しうる膜であれば、あらゆる膜を適宜用いることができる。
【００９９】
（付記１） 半導体基板にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体装置の製造方法。
【０１００】
（付記２） 付記１記載の半導体装置の製造方法において、
前記半導体基板を熱処理する工程では、水素を含む雰囲気中で前記半導体基板を熱処理する
ことを特徴とする半導体装置の製造方法。
【０１０１】
（付記３） 検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記検査用の半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体製造工程の管理方法。
【０１０２】
（付記４） 検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の裏面側に絶縁膜を形成する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体製造工程の管理方法。
【０１０３】
（付記５） 付記３又は４記載の半導体製造工程の管理方法において、
前記半導体基板を熱処理する工程では、水素を含む雰囲気中で前記半導体基板を熱処理する
ことを特徴とする半導体製造工程の管理方法。
【０１０４】
（付記６） 裏面側に第１の絶縁膜が形成された半導体基板の表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、
前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、
前記裏面側の前記半導体膜をエッチング除去する工程と、
前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
【０１０５】
（付記７） 半導体基板の前記表面側及び前記裏面側を覆うように第１の絶縁膜を形成する工程と、
前記半導体基板の前記表面側の前記第１の絶縁膜をエッチング除去する工程と、
前記半導体基板の前記表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、
前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、
前記裏面側の前記半導体膜をエッチング除去する工程と、
前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
【０１０６】
（付記８） 付記６又は７記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜をエッチング除去する工程の後、前記半導体基板を熱処理する工程の前に、前記半導体基板を洗浄液に浸漬する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１０７】
（付記９） 付記８記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜をエッチング除去する工程の後、前記半導体基板を洗浄液に浸漬する工程の前に、前記半導体基板の前記裏面側をスクラブ洗浄する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１０８】
（付記１０） 付記９記載の半導体装置の製造方法において、
前記スクラブ洗浄する工程では、アンモニアと過酸化水素と水とが混合されて成る第１の洗浄液とブラシとを用いて、前記半導体基板の前記裏面側をスクラブ洗浄する
ことを特徴とする半導体装置の製造方法。
【０１０９】
（付記１１） 付記８乃至１０のいずれかに記載の半導体装置の製造方法において、
前記半導体基板を洗浄液に浸漬する工程では、アンモニアと過酸化水素と水とが混合されて成る第２の洗浄液に前記半導体基板を浸漬する
ことを特徴とする半導体装置の製造方法。
【０１１０】
（付記１２） 付記６乃至１１のいずれかに記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜を除去する工程の後、前記半導体基板を熱処理する工程の前に、前記表面側の前記半導体膜に前記第２の絶縁膜に達する開口部を形成する工程と、前記半導体膜をマスクとして前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜をマスクとして前記半導体基板をエッチングし、前記半導体基板に溝を形成する工程と、前記溝内に第３の絶縁膜を埋め込むことにより素子分離領域を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
【０１１１】
（付記１３） 付記１２記載の半導体装置の製造方法において、
前記半導体基板を熱処理する工程では、水素を含む雰囲気中で前記半導体基板を熱処理し、
前記半導体基板を熱処理する工程の後、前記半導体基板にゲート絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【符号の説明】
【０１１２】
１０…シリコン基板
１０ａ…検査用のシリコン基板
１２…シリコン酸化膜
１４…シリコン酸化膜
１６…シリコン窒化膜
１８…ポリシリコン膜
１９…パーティクル
２０…フォトレジスト膜
２２…開口部
２４…トレンチ
２６…シリコン酸化膜
２８…素子分離領域
３０…素子領域
３２…ｎ形ウェル
３４…ｐ形ウェル
３６、３６ａ…ゲート絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置の製造方法並びに半導体製造工程の管理方法に関する。
【背景技術】
【０００２】
近時、ゲート絶縁膜を形成する際の前処理として、水素アニール、即ち水素を含む雰囲気中での熱処理を行うことが注目されている。
【０００３】
水素アニールは、シリコン基板の表面のシリコンをマイグレイトさせることによりシリコン基板の表面を平坦化すること、及び、シリコン基板の表面に形成された自然酸化膜を除去することを目的として行われる。
【０００４】
ゲート絶縁膜を形成する工程の前処理として、水素アニールを行えば、良質なゲート絶縁膜を形成することができ、電気的特性の良好なトランジスタを有する半導体装置を製造することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１０２３２１号公報
【特許文献２】特開２００１−２７４１５４号公報
【特許文献３】特開平１０−３１３０１２号公報
【特許文献４】特開２０００−３４０６４４号公報
【特許文献５】特開２００１−１０２３８６号公報
【特許文献６】特開平９−３２６３９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、水素アニールを行うと、シリコン基板の裏面側、即ち下面側からシリコンが昇華してしまう。チャンバ内におけるシリコン基板が載置される箇所の下方には、温度センサ等が設けられている。シリコン基板の裏面側からシリコンが昇華すると、昇華したシリコンが温度センサ等に付着してしまう。温度センサにシリコンが付着すると、センサの計測精度が低下するため、プロセスの制御性の低下を招いてしまう。プロセスの制御性を確保するためには、ＲＴＰ（Rapid Thermal Process、高温熱処理）装置等の半導体製造装置を頻繁にメンテナンスしなければならず、製造効率の低下を招いてしまう。
【０００７】
また、半導体装置の製造工程の管理を行う際にも、同様の問題が起こり得る。即ち、半導体装置の製造工程の管理を行う際には、例えば、検査用の半導体基板にゲート絶縁膜を形成し、ゲート絶縁膜の検査を行い、検査結果が良好でない場合には、半導体製造装置等のメンテナンス等が行われる。ゲート絶縁膜を形成する際には、前処理として上記と同様の水素アニールが行われるため、この水素アニールの際にもシリコン基板の裏面側からのシリコンが昇華してしまうこととなる。
【０００８】
ところで、上記の特許文献１には、半導体ウェハを熱処理する際に、半導体ウェハの裏面側にＯ２ガスを供給し、半導体ウェハの裏面側に酸化膜を形成することにより、半導体ウェハの裏面側からシリコンが昇華するのを防止する技術が開示されている。しかし、特許文献１に開示された技術では、半導体ウェハの表面側、即ち上面側にＯ２ガスが回り込み、所望しないシリコン酸化膜が半導体ウェハの表面側に生成されてしまうという弊害が生ずる。この際に半導体ウェハの表面に生成されるシリコン酸化膜は膜厚が安定しないものであるため、ゲート絶縁膜を所望の膜厚に制御することが極めて困難となる。
【０００９】
本発明の目的は、熱処理を行う際に、上記のような弊害を生ずることなく、半導体基板の裏面側からの半導体構成原子の昇華を防止し得る半導体装置の製造方法及び半導体製造工程の管理方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的は、半導体基板にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、前記ゲート絶縁膜を形成する工程の前に、前記半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００１１】
また、上記目的は、検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記検査用の半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体製造工程の管理方法により達成される。
【００１２】
また、上記目的は、検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の裏面側に絶縁膜を形成する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体製造工程の管理方法により達成される。
【００１３】
また、上記目的は、裏面側に第１の絶縁膜が形成された半導体基板の表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、前記裏面側の前記半導体膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００１４】
また、上記目的は、半導体基板の前記表面側及び前記裏面側を覆うように第１の絶縁膜を形成する工程と、前記半導体基板の前記表面側の前記第１の絶縁膜をエッチング除去する工程と、前記半導体基板の前記表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、前記裏面側の前記半導体膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【発明の効果】
【００１５】
以上の通り、本発明によれば、半導体基板の裏面側の半導体膜を除去し、しかも、半導体基板の裏面側に絶縁膜が存在している状態で熱処理を行うため、高温の熱処理を行った場合であっても、半導体基板の裏面側から半導体構成原子が昇華するのを防止することができる。このため、本発明によれば、温度センサ等に半導体構成原子が付着するのを防止することができ、頻繁なメンテナンスを行うことなく半導体装置を製造することが可能となる。従って、本発明によれば、高い製造効率で半導体装置を製造することができる。
【００１６】
また、本発明によれば、半導体基板の裏面側の半導体膜を除去した後、洗浄液に浸漬する前に、スクラブ洗浄を行うため、スクラブ洗浄においてある程度の数のパーティクルを除去することができる。このため、本発明によれば、半導体基板を洗浄液に浸漬した際に、洗浄液中に混入するパーティクルを少なく抑えることができる。従って、本発明によれば、半導体膜等の表面に再付着するパーティクルの数を極めて少なくすることができ、ひいては半導体装置の製造歩留りを向上することができる。
【００１７】
また、本発明によれば、半導体基板の裏面側に絶縁膜が存在している状態で熱処理を行うため、高温の熱処理を行った場合であっても、半導体基板の裏面側から半導体構成原子が昇華するのを防止することができる。このため、本発明によれば、温度センサ等に半導体構成原子が付着するのを防止することができ、頻繁なメンテナンスを行うことなく半導体装置を製造することが可能となる。従って、本発明によれば、高い製造効率で半導体装置を製造することができる。
【００１８】
また、本発明によれば、検査用の半導体基板の裏面側に絶縁膜が存在している状態で高温の熱処理を行うため、検査用の半導体基板の裏面側から半導体構成原子が昇華して温度センサ等にシリコンが付着するのを防止することができる。従って、本発明によれば、頻繁なメンテナンスが不要となり、検査効率や製造効率を向上することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図２】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図７】シリコン基板の裏面側のポリシリコン膜を除去することなく半導体装置を製造する場合の工程断面図である。
【図８】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図９】本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図１０】本発明の第３実施形態による半導体製造工程の管理方法を示す工程断面図（その１）である。
【図１１】本発明の第３実施形態による半導体製造工程の管理方法を示す工程断面図（その２）である。
【発明を実施するための形態】
【００２０】
［第１実施形態］
近時、ＳＴＩ（Shallow Trench Isolation）法により素子分離領域を形成する際に、ポリシリコンより成るマスクを用いてシリコン窒化膜をパターニングし、パターニングされたシリコン窒化膜をマスクとして、シリコン基板をエッチングすることによりシリコン基板にトレンチ、即ち溝を形成する技術が提案されている。しかし、ポリシリコン膜はシリコン基板の表面側、即ち上面側のみならず、裏面側、即ち下面側にも形成されるため、このようなシリコン基板に対して水素アニールを単に行うと、シリコン基板の裏面側のポリシリコン膜からシリコンが昇華してしまい、温度センサ等に付着してしまうこととなる。シリコンが温度センサ等に付着すると、上述したように、センサの計測精度が低下するため、プロセスの制御性の低下を招いてしまう。プロセスの制御性を確保するためには、上述したように、半導体製造装置を頻繁にメンテナンスしなければならず、製造効率の低下を招いてしまう。
【００２１】
本願発明者らは鋭意検討した結果、以下のようにすれば、シリコン基板の裏面側からのシリコンの昇華を防止し得ることに想到した。
【００２２】
本発明の第１実施形態による半導体装置の製造方法を図１乃至図７を用いて説明する。図１乃至図６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【００２３】
まず、図１（ａ）に示すように、裏面側、即ち下面側にシリコン酸化膜１２が形成されているシリコン基板１０を用意する。
【００２４】
かかる基板としては、例えばエピタキシャル基板を挙げることができる。エピタキシャル基板は、シリコン基板の表面側、即ち上面側に単結晶シリコン層がエピタキシャル成長された基板である。エピタキシャル基板においては、裏面側にシリコン酸化膜が形成されているのが一般的である。エピタキシャル基板において裏面側にシリコン酸化膜が形成されているのは、以下のような理由によるものである。即ち、シリコン基板にはボロン等の不純物がドープされており、シリコン基板上に単結晶シリコン層を単に成長した場合には、シリコン基板の裏面側からシリコン基板の外部に不純物が抜け出てしまう。そうすると、成膜雰囲気中に不純物が混入し、ひいては単結晶シリコン層中に混入してしまう。不純物を含まない単結晶シリコン層を形成するためには、シリコン基板の裏面側からシリコン基板の外部に不純物が抜け出るのを防止することが必要となる。エピタキシャル基板においては、シリコン基板の裏面側からシリコン基板の外部に不純物が抜け出してしまうのを防止するため、シリコン基板の裏面側にシリコン酸化膜が形成されている。
【００２５】
裏面側にシリコン酸化膜が形成されていないエピタキシャル基板の場合、エピタキシャル基板ではない一般的なシリコン基板を用いる場合、又はＳＯＩ（Silicon On Insulator）基板を用いる場合には、以下のようにして、裏面側にシリコン酸化膜１２が形成されたシリコン基板１０を得る。
【００２６】
即ち、図６（ａ）に示すように、まず、シリコン基板１０を用意する。
【００２７】
次に、図６（ｂ）に示すように、例えば熱酸化法により、シリコン酸化膜１２を形成する。シリコン酸化膜１２は、シリコン基板１０の全面を覆うように形成される。シリコン酸化膜１２の膜厚は、例えば１００ｎｍ程度とする。
【００２８】
なお、ここでは、シリコン酸化膜１２を熱酸化法により形成する場合を例に説明したが、シリコン酸化膜１２の形成方法は熱酸化法に限定されるものではない。例えば、ＣＶＤ法等によりシリコン酸化膜１２を形成してもよい。
【００２９】
次に、シリコン基板１０の表面側、即ち上面側のシリコン酸化膜１２のみを、以下のようにして除去する。即ち、シリコン基板１０を回転させながら、シリコン基板１０の表面側にフッ酸を供給する。この際、シリコン基板１０の裏面側に、Ｎ２ガスを吹きかけることにより、シリコン基板１０の裏面側にフッ酸が回り込むのを防止する。こうして、シリコン基板１０の表面側のシリコン酸化膜１２のみが除去される。この後、純水によりシリコン基板１０をリンスし、この後、シリコン基板１０を乾燥させる。こうして、裏面側にのみシリコン酸化膜１２が形成されたシリコン基板１０が得られる（図６（ｃ）参照）。
【００３０】
なお、ここでは、シリコン基板１０の表面側及び裏面側にシリコン酸化膜１２を形成した後に、表面側のシリコン酸化膜１２を除去することにより、裏面側にのみシリコン酸化膜１２が形成されたシリコン基板１０を得たが、シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成するようにしてもよい。シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成する際には、例えばＣＶＤ法を用いることができる。シリコン酸化膜１２の膜厚は、例えば１０ｎｍ程度とする。
【００３１】
次に、図１（ｂ）に示すように、例えば熱酸化法により、シリコン基板１０の全面にシリコン酸化膜１４を形成する。シリコン酸化膜１４の膜厚は、例えば１０ｎｍ程度とする。シリコン酸化膜１４は、シリコン窒化膜１６とシリコン基板１０との間の応力を緩和するためのバッファ膜として機能するものである。
【００３２】
次に、例えばＣＶＤ法により、シリコン窒化膜１６を形成する。シリコン酸化膜１６は、全面を覆うように形成される。シリコン窒化膜１６の膜厚は例えば１００ｎｍ程度とする。シリコン窒化膜１６は、後工程でシリコン酸化膜２６（図３（ｃ）参照）を研磨する際にストッパ膜として機能するものである。
【００３３】
次に、例えばＣＶＤ法により、シリコン窒化膜１６上にポリシリコン膜１８を形成する。ポリシリコン膜１８は、全面を覆うように形成される。ポリシリコン膜１８の膜厚は、例えば１５０ｎｍとする。ポリシリコン膜１８は、シリコン窒化膜１６をパターニングする際にマスクとして機能するものである。
【００３４】
次に、シリコン基板１０の裏面側のポリシリコン膜１８を、以下のようにして除去する。即ち、まず、シリコン基板１０の表面側と裏面側とを反転させる。これにより、シリコン基板１０の裏面側が上面側に位置し、シリコン基板１０の裏面側が下面側に位置することとなる。次に、シリコン基板１０を回転させながら、シリコン基板１０の上面側、即ちシリコン基板１０の裏面側に、フッ硝酸を供給する。フッ硝酸としては、例えば、濃度５０％のフッ酸水溶液と濃度６０％の硝酸水溶液とを、１：５０〜１：３００で混合して成るフッ硝酸を用いる。この際、シリコン基板１０の下面側、即ち表面側に、Ｎ２ガスを吹きかけることにより、シリコン基板１０の下面側、即ち表面側にフッ硝酸が回り込むのを防止する。こうして、シリコン基板１０の裏面側のポリシリコン膜１８が除去される。この後、純水によりシリコン基板１０をリンスし、この後、シリコン基板１０を乾燥させる。シリコン基板１０の裏面側には、シリコン窒化膜１６の表面が露出した状態となる。露出したシリコン窒化膜１６の表面には、ポリシリコン膜１８を除去する際に生じたパーティクル１９が付着している状態となる。
【００３５】
次に、図２（ａ）に示すように、スクラブ洗浄により、パーティクル１９を除去する。ポリシリコン１８を除去する際に生じた多数のパーティクル１９のうち、ある程度の数のパーティクル１９は、このスクラブ洗浄により除去される。但し、このスクラブ洗浄ですべてのパーティクル１９が除去されるわけではなく、ある程度の数のパーティクル１９はシリコン基板１６の表面等に残ることとなる。スクラブ洗浄の際に用いる洗浄液としては、例えばＡＰＭ（Ammonia-Hydrogen Peroxide Mixture）を用いることができる。ＡＰＭは、アンモニアと過酸化水素と水とが混合されて成る洗浄液である。なお、スクラブ洗浄の際に用いる洗浄液は、ＡＰＭに限定されるものではなく、例えば純水でもよい。但し、ＡＰＭを用いた場合の方が、純水を用いた場合より、多くのパーティクル１９を除去することが可能である。
【００３６】
次に、シリコン基板１０を洗浄液に浸漬することにより、シリコン窒化膜１６等の表面に残っているパーティクル１９を除去する（図２（ｂ）参照）。洗浄液としては、例えばＡＰＭを用いる。これにより、シリコン窒化膜１６の表面等に残っていたパーティクル１９が、除去されることとなる。スクラブ洗浄の際に多くのパーティクルが既に除去されているため、シリコン基板１０を洗浄液に浸漬することにより除去されるパーティクル１９の数は、あまり多くはない。このため、洗浄液中に混入するパーティクル１９の数を、少なくすることが可能となる。洗浄液中に混入するパーティクル１９の数を少なくすることが可能となるため、シリコン窒化膜１６やポリシリコン膜１８等の表面にパーティクル１９が再付着するのを抑制することが可能となる。
【００３７】
次に、例えばスピンコート法により、ポリシリコン膜１８上にフォトレジスト膜２０を形成する。
【００３８】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２０に開口部２２を形成する（図２（ｃ）参照）。
【００３９】
次に、フォトレジスト膜２０をマスクとして、ポリシリコン膜１８を異方性エッチングする。エッチングガスとしては、例えばＨＢｒとＯ２との混合ガスを用いる。
【００４０】
次に、図３（ａ）に示すように、ポリシリコン膜１８をマスクとしてシリコン窒化膜１６及びシリコン酸化膜１４を異方性エッチングする。エッチングガスとしては、例えばフルオロカーボンを用いる。
【００４１】
次に、図３（ｂ）に示すように、シリコン窒化膜１６をマスクとして、シリコン基板１０をエッチングする。エッチングガスとしては、例えばＨＢｒとＯ２との混合ガスを用いることができる。これにより、シリコン基板１０にトレンチ２４、即ち溝が形成される。トレンチ２４を形成する際、シリコン窒化膜１６上のポリシリコン膜１８も同時に除去される。
【００４２】
次に、図３（ｃ）に示すように、例えば高密度プラズマ（High Density Plasma、ＨＤＰ）ＣＶＤ法により、シリコン酸化膜２６を形成する。シリコン酸化膜２６の膜厚は、例えば５００ｎｍとする。
【００４３】
次に、図４（ａ）に示すように、例えばＣＭＰ法により、シリコン酸化膜２６をシリコン窒化膜１６の表面が露出するまで研磨する。こうして、トレンチ２４内にシリコン酸化膜２６が埋め込まれる。
【００４４】
次に、図４（ｂ）に示すように、例えばリン酸を用い、シリコン窒化膜１６をエッチング除去する。
【００４５】
次に、例えばフッ酸を用い、シリコン酸化膜１４をエッチング除去する。この際、シリコン基板１０の裏面側に形成されたシリコン酸化膜１２やトレンチ２４内に埋め込まれたシリコン酸化膜２６までもが大きくエッチングされてしまうことのないようにすることが必要である。例えば、シリコン酸化膜１４を、極めて短いエッチング時間でエッチングすればよい。こうして、ＳＴＩ法により、シリコン酸化膜２６より成る素子分離領域２８が形成される。素子分離領域２８により、素子領域３０が画定される。
【００４６】
次に、例えばイオン注入法により、素子領域３０にドーパント不純物を適宜導入することにより、ｎ形ウェル３２やｐ形ウェル３４を形成する（図４（ｃ）参照）。
【００４７】
次に、図５（ａ）に示すように、ゲート絶縁膜３６（図５（ｂ）参照）を成膜する工程の前処理として、水素アニール、即ち、水素を含む雰囲気中での熱処理を行う。アニール温度は、例えば１０００℃程度とする。水素アニールを行う際には、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で熱処理を行う。シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で水素アニールを行えば、シリコンの昇華を防止することができるためである。シリコン基板１２の裏面側にシリコン酸化膜が少なくとも１ｎｍ以上存在していれば、シリコン基板１０の裏面側からのシリコンの昇華を防止することができ、温度センサ等にシリコンが付着するのを防止することができる。
【００４８】
なお、水素アニールの際に、シリコン酸化膜１２の表面が水素によりわずかに還元され、シリコン酸化膜１２の膜厚が若干薄くなる場合もあり得る。シリコン酸化膜１２の成膜方法等によって薄くなる厚さは異なるが、薄くなる厚さは例えば１ｎｍ程度とわずかなものである。水素アニールを開始する段階で例えば２ｎｍ以上のシリコン酸化膜１２がシリコン基板１０の裏面側に存在していれば、水素によるシリコン酸化膜１２の還元によりシリコン酸化膜１２の厚さが例えば１ｎｍ薄くなったとしても、水素アニールが終了する段階では１ｎｍ以上のシリコン酸化膜１２が残っている状態となる。１ｎｍ以上のシリコン酸化膜１２がシリコン基板１０の裏面側に存在していれば、シリコン基板１０の裏面側からのシリコンの昇華を十分に防止することが可能である。本実施形態では、シリコン酸化膜１２を例えば１００ｎｍと十分に厚く形成しており、シリコン酸化膜１４をエッチングする際には、シリコン酸化膜１２を大きくエッチングすることがないように、エッチングを短時間で行う。このため、シリコン酸化膜１２はシリコン基板１０の裏面側に十分な厚さで存在している。従って、シリコン基板１０の裏面側からのシリコンの昇華を確実に防止することができる。
【００４９】
次に、図５（ｂ）に示すように、例えば熱酸化法により、膜厚１．２ｎｍのゲート絶縁膜３６を形成する。
【００５０】
この後、ゲート電極（図示せず）やソース／ドレイン拡散層（図示せず）等を適宜形成する。
【００５１】
こうして、本実施形態による半導体装置が製造される。
【００５２】
本実施形態による半導体装置の製造方法は、シリコン基板１０の裏面側、即ち下面側のポリシリコン膜１８を除去するとともに、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で熱処理を行うことに主な特徴の一つがある。
【００５３】
シリコン基板１０の裏面側にポリシリコン膜１８が存在している状態で水素アニールを行った場合には、上述したように、シリコン基板１０の裏面側からシリコンが昇華し、シリコン基板１０が載置される箇所の下方に設けられた温度センサ等にシリコンが付着してしまう。温度センサにシリコンが付着すると、上述したように、センサの計測精度が低下するため、プロセスの制御性の低下を招いてしまう。プロセスの制御性を確保するためには、半導体製造装置を頻繁にメンテナンスしなければならず、製造効率の低下を招いてしまう。
【００５４】
これに対し、本実施形態では、シリコン基板１０の裏面側のポリシリコン膜１８を除去し、しかも、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で熱処理を行うため、水素アニールを行った場合であっても、シリコン基板１０の裏面側からシリコンが昇華するのを防止することができる。このため、本実施形態によれば、温度センサ等にシリコンが付着するのを防止することができ、頻繁なメンテナンスを行うことなく半導体装置を製造することが可能となる。従って、本実施形態によれば、高い製造効率で半導体装置を製造することができる。
【００５５】
なお、上述したように、特許文献１には、半導体ウェハを熱処理する際に、半導体ウェハの裏面側にＯ２ガスを供給し、半導体ウェハの裏面側に酸化膜を形成することにより、半導体ウェハの裏面側からシリコンが昇華するのを防止する技術が開示されている。しかし、特許文献１に開示された技術では、半導体ウェハの表面側にＯ２ガスが回り込み、所望しない酸化膜が半導体ウェハの表面側に生成されてしまう。この際に半導体ウェハの表面側に生成される酸化膜は膜厚が安定しないものであるため、この後形成するゲート絶縁膜の膜厚を所望の膜厚に制御することが極めて困難となる。これに対し、本実施形態による半導体装置の製造方法は、シリコン基板の表面側に所望しないシリコン酸化膜が生成されてしまうことはなく、所望の膜厚でゲート絶縁膜を形成することができる点で、特許文献１に開示された技術と比較して極めて有利である。
【００５６】
また、本実施形態によれば、シリコン基板１０の裏面側のポリシリコン膜１８を除去するため、以下に述べるように、ポリシリコン膜１８の端部がパーティクルになってしまうのを防止することができる。
【００５７】
図７は、シリコン基板の裏面側のポリシリコン膜を除去することなく半導体装置を製造する場合の工程断面図である。
【００５８】
シリコン基板１０の裏面側のポリシリコン膜１８を除去せずに（図７（ａ）参照）、シリコン窒化膜１６をエッチング除去すると、ポリシリコン膜１８の端部がシリコン窒化膜１６の端部から張り出した状態となる。そうすると、ポリシリコン膜１８の端部が分離してしまう場合があり、分離したポリシリコン膜１８の端部が、パーティクルになってしまう場合がある。
【００５９】
本実施形態では、シリコン基板１０の裏面側のポリシリコン膜１８を除去するため、ポリシリコン膜１８の端部が分離してパーティクルになるのを防止することができる。このため、本実施形態によれば、半導体装置の製造歩留りの向上に寄与することができる。
【００６０】
また、本実施形態による半導体装置の製造方法は、シリコン基板１０の裏面側のポリシリコン膜１８を除去した後、シリコン基板１０を洗浄液に浸漬する前に、スクラブ洗浄を行うことにも主な特徴の一つがある。
【００６１】
ポリシリコン膜１８を除去した後、直ちに洗浄液に浸漬してパーティクル１９を除去した場合には、洗浄液中に多数のパーティクル１９が混入してしまう。洗浄液中に混入したパーティクル１９は、ポリシリコン膜１８やシリコン窒化膜１６等の表面に再付着する場合がある。洗浄液中に混入するパーティクル１９の数が多いほど、ポリシリコン膜１８やシリコン窒化膜１６等の表面に再付着するパーティクル１９の数は多くなる傾向にある。再付着したパーティクル１９は、半導体装置の製造歩留りを低下させる要因となってしまう。
【００６２】
これに対し、本実施形態では、シリコン基板１０の裏面側のポリシリコン膜１８を除去した後、洗浄液に浸漬する前に、スクラブ洗浄を行うため、スクラブ洗浄においてある程度の数のパーティクル１９を除去することができる。このため、本実施形態によれば、シリコン基板１０を洗浄液に浸漬した際に、洗浄液中に混入するパーティクル１９を少なく抑えることができる。従って、本実施形態によれば、ポリシリコン膜１８やシリコン窒化膜１６等の表面に再付着するパーティクル１９の数を極めて少なくすることができ、ひいては半導体装置の製造歩留りを向上することができる。
【００６３】
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法を図８及び図９を用いて説明する。図８及び図９は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図７に示す第１実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００６４】
本実施形態による半導体装置の製造方法は、ＳＴＩ法により素子分離領域２８を形成する際にポリシリコン膜より成るマスクは形成しないが、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で水素アニールを行うことに主な特徴がある。
【００６５】
まず、図８（ａ）に示すように、まず、シリコン基板１０を用意する。シリコン基板１０としては、例えばＣＺ法により形成されたシリコン基板を用いる。
【００６６】
次に、図８（ｂ）に示すように、例えば熱酸化法により、シリコン基板１２の全面にシリコン酸化膜１２を形成する。シリコン酸化膜１２の膜厚は、例えば１００ｎｍ程度とする。
【００６７】
次に、シリコン基板１０の表面側のシリコン酸化膜１２のみを、例えばフッ酸を用いて除去する。こうして、裏面側にのみシリコン酸化膜１２が形成されたシリコン基板１０が得られる（図８（ｃ）参照）。
【００６８】
なお、ここでは、シリコン基板１０の表面側及び裏面側にシリコン酸化膜１２を形成した後に、表面側のシリコン酸化膜１２を除去することにより、裏面側にのみシリコン酸化膜１２が形成されたシリコン基板１０を得たが、シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成するようにしてもよい。シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成する際には、例えばＣＶＤ法を用いることができる。シリコン酸化膜１２の膜厚は、例えば１０ｎｍ程度とする。
【００６９】
また、ここでは、シリコン基板１０として、ＣＺ法により形成された一般的なシリコン基板を用いたが、シリコン基板１０はＣＺ法により形成された一般的なシリコン基板に限定されるものではなく、例えばＳＯＩ基板を用いてもよい。
【００７０】
次に、図９（ａ）に示すように、シリコン酸化膜１４及びシリコン窒化膜１６を順次形成する。シリコン酸化膜１４の形成方法及びシリコン窒化膜１６の形成方法は、例えば、図１（ｂ）を用いて上述した半導体装置の製造方法と同様とすればよい。
【００７１】
次に、図９（ｂ）に示すように、例えばスピンコート法により、シリコン窒化膜１６上にフォトレジスト膜２０を形成する。
【００７２】
次に、フォトリソグラフィ技術を用い、フォトレジスト膜２０に開口部２２を形成する。
【００７３】
次に、フォトレジスト膜２０をマスクとしてシリコン窒化膜１６及びシリコン酸化膜１４を異方性エッチングする。エッチングガスとしては、例えばフルオロカーボンを用いる。
【００７４】
次に、図９（ｃ）に示すように、シリコン窒化膜１６をマスクとして、シリコン基板１０をエッチングする。エッチングガスとしては、例えばＨＢｒとＯ２との混合ガスを用いる。こうして、シリコン基板１０にトレンチ２４が形成される。
【００７５】
この後の半導体装置の製造方法は、図３（ｃ）乃至図５（ｂ）を用いて上述した半導体装置の製造方法と同様であるので説明を省略する。
【００７６】
こうして本実施形態による半導体装置が製造される。
【００７７】
本実施形態による半導体装置は、上述したように、ＳＴＩ法により素子分離領域２８を形成する際にポリシリコン膜より成るマスクは形成しないが、シリコン基板１０の裏面側にシリコン酸化膜１２が形成されている状態で水素アニールを行うことに主な特徴がある。
【００７８】
本実施形態によれば、シリコン基板１０の裏面側にシリコン酸化膜１２が存在している状態で熱処理を行うため、上記と同様に、水素アニールの際にシリコン基板１０の裏面側からシリコンが昇華するのを防止することができる。本実施形態によれば、温度センサ等にシリコンが付着するのを防止することができるため、半導体製造装置の頻繁なメンテナンスを要することなく、プロセスの制御性の確保することができる。従って、本実施形態によっても、高い製造効率で半導体装置を製造することができる。
【００７９】
なお、エピタキシャル基板を用いた場合には、エピタキシャル基板の裏面側には一般にシリコン酸化膜が形成されているため、水素アニールを行った際にシリコン基板からシリコンが昇華してしまうことはない。但し、エピタキシャル基板は、高価であるため、低コスト化を図るためには、エピタキシャル基板ではない一般的なシリコン基板を用いることが有利である。本実施形態では、安価な一般的なシリコン基板を用いた場合であっても、水素アニールの際にシリコン基板の裏面側からシリコンが昇華してしまうのを防止することができるため、より一層の低コスト化に寄与することが可能である。
【００８０】
［第３実施形態］
本発明の第３実施形態による半導体製造工程の管理方法を図１０及び図１１を用いて説明する。図１０及び図１１は、本実施形態による半導体製造工程の管理方法を示す工程断面図である。図１乃至図９に示す第１又は第２実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００８１】
本実施形態による半導体製造工程の管理方法は、検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態で水素アニール行い、この後、ゲート絶縁膜３６を形成してゲート絶縁膜３６の検査を行い、検査結果に応じて適切な措置をとることにより、製造工程を管理することに主な特徴がある。
【００８２】
まず、図１０（ａ）に示すように、検査用のシリコン基板１０ａを用意する。検査用のシリコン基板１０ａとしては、例えばＣＺ法により形成されたシリコン基板を用いる。
【００８３】
次に、図１０（ｂ）に示すように、例えば熱酸化法により、検査用のシリコン基板１０ａの全面にシリコン酸化膜１２を形成する。シリコン酸化膜１２の膜厚は、例えば１００ｎｍ程度とする。
【００８４】
次に、検査用のシリコン基板１０ａの表面側のシリコン酸化膜１２のみを、例えばフッ酸を用いて除去する。こうして、裏面側にのみシリコン酸化膜１２が形成された、検査用のシリコン基板１０ａが得られる（図１０（ｃ）参照）。
【００８５】
なお、ここでは、検査用のシリコン基板１０ａの表面側及び裏面側にシリコン酸化膜１２を形成した後に、表面側のシリコン酸化膜１２を除去することにより、裏面側にのみシリコン酸化膜１２が形成された検査用のシリコン基板１０ａを得たが、検査用のシリコン基板１０ａの裏面側にのみシリコン酸化膜１２を形成するようにしてもよい。シリコン基板１０の裏面側にのみシリコン酸化膜１２を形成する際には、例えばＣＶＤ法を用いることができる。シリコン酸化膜１２の膜厚は、例えば１０ｎｍ程度とする。
【００８６】
また、ここでは、検査用のシリコン基板１０ａとして、ＣＺ法により形成された一般的なシリコン基板を用いたが、検査用のシリコン基板１０ａはＣＺ法により形成された一般的なシリコン基板に限定されるものではなく、例えばＳＯＩ基板を用いてもよい。
【００８７】
次に、ゲート絶縁膜３６を成膜する工程（図１１参照）の前処理として、水素アニールを行う。アニール温度は、例えば１０００℃程度とする。水素アニールを行う際には、検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態でアニールを行う。検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態で水素アニールを行えば、上述したように、検査用のシリコン基板１０ａの裏面側からのシリコンの昇華を防止することができ、温度センサ等にシリコンが付着するのを防止することができる。シリコン酸化膜１２は、検査用のシリコン基板１０の裏面側に例えば１ｎｍ以上存在していればよい。
【００８８】
次に、例えば熱酸化法により、膜厚１．２ｎｍのゲート絶縁膜３６を形成する。
【００８９】
次に、ゲート絶縁膜３６に対しての検査を行う。検査項目としては、例えばゲート絶縁膜３６の膜厚が挙げられる。
【００９０】
ゲート絶縁膜３６ａの検査を行った結果、例えば所望の膜厚のゲート絶縁膜３６ａが形成されていた場合には、半導体製造装置等に特段の問題はないと判断し、半導体装置を実際に製造するためのシリコン基板１０に対してゲート絶縁膜３６を形成する（図５（ｂ）参照）。
【００９１】
一方、ゲート絶縁膜３６ａの検査を行った結果、例えば所望の膜厚のゲート絶縁膜３６ａが形成されていなかった場合には、半導体製造装置等に何らかの問題があると考えられる。この場合には、例えば半導体製造装置のメンテナンスを行うなど、適切な措置をとる。そして、所望のゲート絶縁膜３６ａを形成し得るようになった場合には、半導体装置を実際に製造するためのシリコン基板１０に対してゲート絶縁膜３６を形成する（図５（ｂ）参照）。
【００９２】
本実施形態による半導体製造工程の管理方法は、上述したように、検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態で水素アニール行い、この後、ゲート絶縁膜３６ａを形成して、ゲート絶縁膜３６ａの検査を行い、検査結果に応じた措置をとることに主な特徴がある。
【００９３】
本実施形態によれば、検査用のシリコン基板１０ａの裏面側にシリコン酸化膜１２が存在している状態で水素アニールを行うため、上記実施形態と同様に、検査用のシリコン基板１０ａの裏面側からシリコンが昇華して温度センサ等にシリコンが付着するのを防止することができる。従って、本実施形態によっても、頻繁なメンテナンスが不要となり、検査効率や製造効率を向上することができる。
【００９４】
なお、エピタキシャル基板を用いた場合には、エピタキシャル基板の裏面側には一般にシリコン酸化膜が形成されているため、水素アニールを行った際にシリコン基板からシリコンが昇華してしまうことはない。しかし、エピタキシャル基板は、試験用の基板として用いるには、あまりに高価である。本実施形態では、安価な一般的なシリコン基板を用いた場合であっても、水素アニールの際にシリコン基板の裏面側からシリコンが昇華してしまうのを防止することができるという点で、エピタキシャル基板を用いる場合と比較して極めて有利である。
【００９５】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００９６】
例えば、第１実施形態では、マスクとしてポリシリコン膜１８を用いたが、マスクの材料はポリシリコンに限定されるものではない。例えば、アモルファスシリコン膜等、あらゆるシリコン膜を用いることができる。また、マスクの材料はシリコンに限定されるものではなく、あらゆる半導体を用いることが可能である。例えば、マスクの材料として、半導体基板の材料とほぼ同様のエッチング特性を有する半導体を用いることができる。半導体基板の材料とほぼ同様のエッチング特性を有する半導体材料を用いれば、絶縁膜をマスクとして半導体基板にトレンチを形成する際に、絶縁膜上に形成されている半導体より成るマスクを同時に除去することが可能である。
【００９７】
また、上記実施形態では、基板としてシリコン基板を用いる場合を例に説明したが、本発明はシリコン基板を用いる場合に限定されるものではなく、あらゆる半導体基板を用いる場合に適用することが可能である。
【００９８】
また、上記実施形態では、シリコン基板１０、１０ａの裏面側にシリコン酸化膜１２を形成したが、シリコン基板１０、１０ａの裏面側に形成する絶縁膜はシリコン酸化膜に限定されるものではない。アニールを行う際に、半導体基板の裏面側から半導体構成原子が昇華するのを防止しうる膜であれば、あらゆる膜を適宜用いることができる。
【００９９】
（付記１） 半導体基板にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体装置の製造方法。
【０１００】
（付記２） 付記１記載の半導体装置の製造方法において、
前記半導体基板を熱処理する工程では、水素を含む雰囲気中で前記半導体基板を熱処理する
ことを特徴とする半導体装置の製造方法。
【０１０１】
（付記３） 検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記検査用の半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体製造工程の管理方法。
【０１０２】
（付記４） 検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の裏面側に絶縁膜を形成する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体製造工程の管理方法。
【０１０３】
（付記５） 付記３又は４記載の半導体製造工程の管理方法において、
前記半導体基板を熱処理する工程では、水素を含む雰囲気中で前記半導体基板を熱処理する
ことを特徴とする半導体製造工程の管理方法。
【０１０４】
（付記６） 裏面側に第１の絶縁膜が形成された半導体基板の表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、
前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、
前記裏面側の前記半導体膜をエッチング除去する工程と、
前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
【０１０５】
（付記７） 半導体基板の前記表面側及び前記裏面側を覆うように第１の絶縁膜を形成する工程と、
前記半導体基板の前記表面側の前記第１の絶縁膜をエッチング除去する工程と、
前記半導体基板の前記表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、
前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、
前記裏面側の前記半導体膜をエッチング除去する工程と、
前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
【０１０６】
（付記８） 付記６又は７記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜をエッチング除去する工程の後、前記半導体基板を熱処理する工程の前に、前記半導体基板を洗浄液に浸漬する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１０７】
（付記９） 付記８記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜をエッチング除去する工程の後、前記半導体基板を洗浄液に浸漬する工程の前に、前記半導体基板の前記裏面側をスクラブ洗浄する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０１０８】
（付記１０） 付記９記載の半導体装置の製造方法において、
前記スクラブ洗浄する工程では、アンモニアと過酸化水素と水とが混合されて成る第１の洗浄液とブラシとを用いて、前記半導体基板の前記裏面側をスクラブ洗浄する
ことを特徴とする半導体装置の製造方法。
【０１０９】
（付記１１） 付記８乃至１０のいずれかに記載の半導体装置の製造方法において、
前記半導体基板を洗浄液に浸漬する工程では、アンモニアと過酸化水素と水とが混合されて成る第２の洗浄液に前記半導体基板を浸漬する
ことを特徴とする半導体装置の製造方法。
【０１１０】
（付記１２） 付記６乃至１１のいずれかに記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜を除去する工程の後、前記半導体基板を熱処理する工程の前に、前記表面側の前記半導体膜に前記第２の絶縁膜に達する開口部を形成する工程と、前記半導体膜をマスクとして前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜をマスクとして前記半導体基板をエッチングし、前記半導体基板に溝を形成する工程と、前記溝内に第３の絶縁膜を埋め込むことにより素子分離領域を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
【０１１１】
（付記１３） 付記１２記載の半導体装置の製造方法において、
前記半導体基板を熱処理する工程では、水素を含む雰囲気中で前記半導体基板を熱処理し、
前記半導体基板を熱処理する工程の後、前記半導体基板にゲート絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【符号の説明】
【０１１２】
１０…シリコン基板
１０ａ…検査用のシリコン基板
１２…シリコン酸化膜
１４…シリコン酸化膜
１６…シリコン窒化膜
１８…ポリシリコン膜
１９…パーティクル
２０…フォトレジスト膜
２２…開口部
２４…トレンチ
２６…シリコン酸化膜
２８…素子分離領域
３０…素子領域
３２…ｎ形ウェル
３４…ｐ形ウェル
３６、３６ａ…ゲート絶縁膜
【特許請求の範囲】
【請求項１】
半導体基板にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記検査用の半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体製造工程の管理方法。
【請求項３】
検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の裏面側に絶縁膜を形成する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体製造工程の管理方法。
【請求項４】
裏面側に第１の絶縁膜が形成された半導体基板の表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、
前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、
前記裏面側の前記半導体膜をエッチング除去する工程と、
前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板の前記表面側及び前記裏面側を覆うように第１の絶縁膜を形成する工程と、
前記半導体基板の前記表面側の前記第１の絶縁膜をエッチング除去する工程と、
前記半導体基板の前記表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、
前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、
前記裏面側の前記半導体膜をエッチング除去する工程と、
前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４又は５記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜をエッチング除去する工程の後、前記半導体基板を熱処理する工程の前に、前記半導体基板を洗浄液に浸漬する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜をエッチング除去する工程の後、前記半導体基板を洗浄液に浸漬する工程の前に、前記半導体基板の前記裏面側をスクラブ洗浄する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項４乃至７のいずれか１項に記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜を除去する工程の後、前記半導体基板を熱処理する工程の前に、前記表面側の前記半導体膜に前記第２の絶縁膜に達する開口部を形成する工程と、前記半導体膜をマスクとして前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜をマスクとして前記半導体基板をエッチングし、前記半導体基板に溝を形成する工程と、前記溝内に第３の絶縁膜を埋め込むことにより素子分離領域を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記半導体基板を熱処理する工程では、水素を含む雰囲気中で前記半導体基板を熱処理し、
前記半導体基板を熱処理する工程の後、前記半導体基板にゲート絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板にゲート絶縁膜を形成する工程を有する半導体装置の製造方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の表面側及び裏面側を覆うように絶縁膜を形成する工程と、前記検査用の半導体基板の前記表面側の前記絶縁膜をエッチング除去する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体製造工程の管理方法。
【請求項３】
検査用の半導体基板にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の検査を行う工程とを有する半導体製造工程の管理方法であって、
前記ゲート絶縁膜を形成する工程の前に、前記検査用の半導体基板の裏面側に絶縁膜を形成する工程と、前記検査用の半導体基板の前記裏面側に前記絶縁膜が存在している状態で、前記半導体基板を熱処理する工程とを有する
ことを特徴とする半導体製造工程の管理方法。
【請求項４】
裏面側に第１の絶縁膜が形成された半導体基板の表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、
前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、
前記裏面側の前記半導体膜をエッチング除去する工程と、
前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板の前記表面側及び前記裏面側を覆うように第１の絶縁膜を形成する工程と、
前記半導体基板の前記表面側の前記第１の絶縁膜をエッチング除去する工程と、
前記半導体基板の前記表面側及び前記裏面側を覆うように第２の絶縁膜を形成する工程と、
前記表面側及び前記裏面側の前記第２の絶縁膜を覆うように半導体膜を形成する工程と、
前記裏面側の前記半導体膜をエッチング除去する工程と、
前記半導体基板の前記裏面側に前記第２の絶縁膜が存在している状態で、前記半導体基板を熱処理する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４又は５記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜をエッチング除去する工程の後、前記半導体基板を熱処理する工程の前に、前記半導体基板を洗浄液に浸漬する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜をエッチング除去する工程の後、前記半導体基板を洗浄液に浸漬する工程の前に、前記半導体基板の前記裏面側をスクラブ洗浄する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項４乃至７のいずれか１項に記載の半導体装置の製造方法において、
前記裏面側の前記半導体膜を除去する工程の後、前記半導体基板を熱処理する工程の前に、前記表面側の前記半導体膜に前記第２の絶縁膜に達する開口部を形成する工程と、前記半導体膜をマスクとして前記第２の絶縁膜をエッチングする工程と、前記第２の絶縁膜をマスクとして前記半導体基板をエッチングし、前記半導体基板に溝を形成する工程と、前記溝内に第３の絶縁膜を埋め込むことにより素子分離領域を形成する工程とを更に有する
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法において、
前記半導体基板を熱処理する工程では、水素を含む雰囲気中で前記半導体基板を熱処理し、
前記半導体基板を熱処理する工程の後、前記半導体基板にゲート絶縁膜を形成する工程を更に有する
ことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００９−２００５０１（Ｐ２００９−２００５０１Ａ）
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願番号】特願２００９−６０８１６（Ｐ２００９−６０８１６）
【出願日】平成２１年３月１３日（２００９．３．１３）
【分割の表示】特願２００２−３１５１８８（Ｐ２００２−３１５１８８）の分割
【原出願日】平成１４年１０月３０日（２００２．１０．３０）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願日】平成２１年３月１３日（２００９．３．１３）
【分割の表示】特願２００２−３１５１８８（Ｐ２００２−３１５１８８）の分割
【原出願日】平成１４年１０月３０日（２００２．１０．３０）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]