電子デバイス材料の製造方法
【課題】電気的特性の優れた絶縁膜のプラズマ処理方法を提供する。
【解決手段】本発明に係るプラズマ処理方法の一形態は、絶縁膜が形成された基板を真空容器内に搬入する工程と、上記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、上記プラズマにより、上記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、上記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、上記プラズマは、上記処理ガスが希ガスと酸素を含む混合ガスの場合、上記酸素ガスの流量を１〜１０００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして、上記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして生成される。
【解決手段】本発明に係るプラズマ処理方法の一形態は、絶縁膜が形成された基板を真空容器内に搬入する工程と、上記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、上記プラズマにより、上記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、上記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、上記プラズマは、上記処理ガスが希ガスと酸素を含む混合ガスの場合、上記酸素ガスの流量を１〜１０００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして、上記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして生成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ないし電子デバイス材料の製造に好適な製造方法に関する。本発明の電子デバイス材料の製造方法は、例えば、ＭＯＳ型半導体構造を形成するために好適に使用することが可能である。
【背景技術】
【０００２】
従来より、半導体ないし半導体材料を構成する複数の層を形成するに際しては、種々の層形成技術が使用されて来た。これらの層形成技術の代表的なものとしては、例えば、真空蒸着、スパッタリング、およびＣＶＤ（化学的気相成長）法が挙げられる。これらの層形成技術の中でも、ＣＶＤ法は、層形成の成膜速度が速く、比較的短時間で成膜できるという特徴を有するため、ＭＯＳ型半導体装置を始めとする種々の半導体ないし電子デバイス材料の製造に際して、多工程にわたり用いられている。
【０００３】
本発明の製造方法は、電子デバイス材料の製造に一般的に広く使用可能であるが、ここでは説明の便宜のために、フラッシュメモリと称される不揮発性メモリの一態様であるＥＰＲＯＭを例にとって、本発明の背景となる技術を説明する。
【０００４】
ＥＰＲＯＭは、例えば図１２に示したような多層構造を有する。
【０００５】
図１２を参照して、このＥＰＲＯＭ多層構造においては、ｐ型単結晶シリコンからなる被処理基体１００上に、ＳｉＯ２からなる絶縁層１０１と多結晶シリコンからなる半導体層１０２および１０３が所定のパターンを形成しながら交互に積層された層と、その上に堆積された金属（アルミニウム、銅等）からなる金属層１０４とから構成されている。
【０００６】
このような半導体装置においては、多結晶シリコンからなる半導体層１０２、１０３や層間のＳｉＯ２層を形成するために、上記したＣＶＤ法が広く用いられている。
【０００７】
しかしながら、ＣＶＤ法により成膜された層は表面粗さ、膜中欠陥が比較的に多く、ダングリングボンドと称される原子結合の手が膜中に向けて形成されている傾向がある。このダングリングボンドが膜中に向けて形成されていると、この層の中および隣接する層の電子の流れに影響を及ぼし、層としての電気特性が劣化したり、ひいては電子デバイス自体の品質が低下するという問題が生ずる可能性がある。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】ＩＥＥＥ TRANSACTIONS ON ELECTRON DEVICES，Ｖｏｌ４６，Ｎｏ．９，SEPTEMBER １９９９ ＰＰ１８６６−１８７１
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、上記した従来の問題を解決することが可能な電気的特性の優れた絶縁膜のプラズマ処理方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のプラズマ処理方法は、絶縁膜が形成された基板を真空容器内に搬入する工程と、上記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、上記プラズマにより、上記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、上記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、上記プラズマは、上記処理ガスが希ガスと酸素を含む混合ガスの場合、上記酸素ガスの流量を１〜１０００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして、上記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして生成される。
【発明の効果】
【００１１】
上述したように本発明によれば、電気的特性の優れた絶縁膜を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の電子デバイス製造方法を実施するための製造装置の概略図（模式平面図）である。
【図２】図２は、本発明の電子デバイス製造方法に使用可能なスロットプレインアンテナ（Slot Plain Antenna；以下「ＳＰＡ」と略記する。）プラズマ処理ユニットの一例を示す模式的な垂直断面図である。
【図３】図３は、本発明の電子デバイス製造装置に使用可能なＳＰＡの模式平面図である。
【図４】図４は、本発明の電子デバイス製造方法に使用可能なＣＶＤ処理ユニットの模式的な垂直断面図である。
【図５】図５は、本発明の製造方法における各工程の一例を示すフローチャートである。
【図６】図６は、本発明の製造方法に係るフラッシュメモリの製造途中の状態の一例を示す模式的な垂直断面図である。
【図７】図７は、本発明の製造方法に係るフラッシュメモリの製造途中の状態の一例を示す模式的な垂直断面図である。
【図８】図８は、本発明の製造方法に係るフラッシュメモリの製造途中の状態の一例を示す模式的な垂直断面図である。
【図９】図９は、各種処理条件とその処理条件で得られる絶縁膜の品質特性を比較したグラフである。
【図１０】図１０は、本発明の第２の実施形態に係るロジックデバイスの製造工程の一例を示すフローチャートである。
【図１１Ａ】図１１Ａは、本発明の第２の実施形態に係るロジックデバイスの製造工程の一例を示す模式的な垂直断面図である。
【図１１Ｂ】図１１Ｂは、本発明の第２の実施形態に係るロジックデバイスの製造工程の一例を示す模式的な垂直断面図である。
【図１２】図１２は、典型的なフラッシュメモリの模式的な垂直断面図である。
【発明を実施するための形態】
【００１３】
以下、必要に応じて図面を参照しつつ、本発明を詳細に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
【００１４】
（電子デバイス材料の製造方法）
本発明の電子デバイス材料の製造方法は、電子デバイス用材料の層と、該層上に配置された絶縁膜とを少なくとも含む被処理基体を、複数のスロットを有する平面アンテナ部材を介するマイクロ波照射に基づき処理ガスから生成したプラズマに晒し、前記絶縁膜を改質する工程を少なくとも含む。
【００１５】
（電子デバイス用材料）
本発明において使用可能な電子デバイス用材料は特に制限されず、公知の電子デバイス用材料の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用材料の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、シリコンを主成分とする材料（単結晶シリコン、ポリシリコン、アモルファスシリコン等）シリコン窒化膜を主成分とする材料、シリコンゲルマニウムを主成分とする材料等が挙げられる。
【００１６】
（絶縁膜）
上記電子デバイス用材料の層上に配置される絶縁膜は特に制限されず、公知の電子デバイス用絶縁膜の１種または２種以上の組合せから適宜選択して使用することが可能である。このような絶縁膜の例としては、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）等が挙げられる。シリコン酸化膜としては、熱履歴、生産性の点からは、ＣＶＤにより形成された膜であることが好ましい。
【００１７】
（処理ガス）
本発明において使用可能な処理ガスは特に制限されず、電子デバイス製造に使用可能な公知の処理ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガスの例としては、例えば、希ガスと酸素（Ｏ２）もしくは、希ガスと窒素（Ｎ２）と水素（Ｈ２）を含む混合ガスが挙げられる。
【００１８】
（希ガス）
本発明において使用可能な希ガスは特に制限されず、電子デバイス製造に使用可能な公知の希ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガスの例としては、例えば、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ヘリウム（Ｈｅ）、又はアルゴン（Ａｒ）を挙げることができる。
【００１９】
本発明の絶縁膜改質においては、形成されるべき改質膜の特性の点からは、下記の改質条件が好適に使用できる。
【００２０】
Ｏ２：１〜１０００ｓｃｃｍ、より好ましくは１０〜５００ｓｃｃｍ
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：２００〜３０００ｓｃｃｍ、より好ましくは５００〜２０００ｓｃｃｍ、
Ｈ２：１〜２００ｓｃｃｍ、より好ましくは１〜５０ｓｃｃｍ、
【００２１】
温度：室温（２５℃）〜７００℃、より好ましくは室温〜５００℃
圧力：２０〜５０００ｍＴｏｒｒ、より好ましくは２０〜３０００ｍＴｏｒｒ、特に好ましくは５０〜２０００ｍＴｏｒｒ
マイクロ波：０．５〜５Ｗ／ｃｍ２、より好ましくは１〜４Ｗ／ｃｍ２
【００２２】
（好適な条件の例）
本発明の製造方法において、形成されるべき改質の特性の点からは、下記の条件を好適な例として挙げることができる。
処理ガスの好適な一例：流量１０〜５００ｓｃｃｍのＯ２もしくはＮ２、および、流量５００〜２０００ｓｃｃｍのＫｒ、Ｈｅ、Ｘｅ又はＡｒを含むガス。
ＳｉＯ２膜の処理条件の好適な一例：室温〜５００℃の温度。
【００２３】
ＳｉＯ２膜の処理条件の好適な一例：２．７〜２７０Ｐａ（２０〜２０００ｍＴｏｒｒ）
ＳｉＯ２膜の形成条件の好適な一例：プラズマが１〜４Ｗ／ｃｍ２の出力で形成されること。
【００２４】
（多結晶シリコン層上のＳｉＯ２膜を改質する態様）
本発明の他の態様の製造方法は、電子デバイス用基板と、該基板上に配置された第１のＳｉＯ２膜と、該第１のＳｉＯ２膜上に配置された第１の多結晶シリコン層と、第１の多結晶シリコン層上に配置された第２のＳｉＯ２膜とを少なくとも含む被処理基体を、複数のスロットを有する平面アンテナ部材を介するマイクロ波照射に基づき処理ガスから生成したプラズマに晒し、前記第２のＳｉＯ２膜を改質する工程を少なくとも含む。このような多結晶シリコン層上に配置されたＳｉＯ２膜を改質した場合には、動作信頼性の向上という利点を得ることができる。
【００２５】
例えばフラッシュメモリー用のコントロールゲート電極として、このように改質した前記第２のＳｉＯ２膜上に第２の多結晶シリコン層を形成してもよい。第２のＳｉＯ２膜は他の絶縁膜（ＳｉＮや、ＳｉＮとＳｉＯ２の積層構造）であってもよい。このような改質ＳｉＯ２膜上に第２の多結晶シリコン層を形成した場合、更に、動作信頼性の向上という利点を得ることができる。
【００２６】
上記した第１の多結晶シリコン層、第２のＳｉＯ２膜、および／又は第２の多結晶シリコン層をＣＶＤにより形成した場合には、更に熱履歴の低減等の利点を得ることができる。生産性の点からは、これら第１の多結晶シリコン層、第２のＳｉＯ２膜、および第２の多結晶シリコン層の全てをＣＶＤにより形成することが最も好ましい。
【００２７】
上記した態様の電子デバイス材料の製造方法において、前記第１の多結晶シリコン層を形成する工程と、前記第１の多結晶シリコン層上に第２のＳｉＯ２膜を形成する工程との間、および／又は、前記第２の多結晶シリコン層を形成した後に、前記被処理基体を複数のスロットを有する平面アンテナ部材を介して処理ガスにマイクロ波を照射することにより生成したプラズマに晒し、このプラズマを用いて前記第１又は第２の多結晶シリコン層を改質する工程を更に包含してもよい。このように、更に平面アンテナ部材を介するマイクロ波照射に基づき処理ガスから生成したプラズマに晒す追加的なも包含することにより、第１、および第２の多結晶シリコン層の表面が平滑となり、第２のＳｉＯ２膜の信頼性向上が期待できる。また、本工程により第１、第２の多結晶シリコンの耐酸化性を向上させることで、後工程における多結晶シリコンの面積変動の抑制が期待できる。さらに、本工程において多結晶シリコン表面をＳＰＡを介して生成した処理ガスプラズマを用いて酸化することで、第２のＳｉＯ２を形成することも可能である。この工程は低温で処理を行うことが可能である。通常の熱酸化工程ではデバイス特性を高温により劣化させる恐れがあるが、本工程を用いることで熱工程によるデバイス特性の劣化（ドーパントの拡散など）を抑制しながら酸化膜を形成することが可能となる。
【００２８】
（改質絶縁層上に金属層を形成する態様）
本発明における更に他の電子デバイス材料の製造方法は、電子デバイス用材料の層と、該層上に配置された絶縁膜（例えば、ゲート絶縁膜）とを少なくとも含む被処理基体を、複数のスロットを有する平面アンテナ部材を介するマイクロ波照射に基づき処理ガスから生成したプラズマに晒し、前記絶縁膜を改質する工程と；前記絶縁膜上に金属層を形成する工程とを少なくとも含む。このように改質した絶縁膜上に金属層を形成した場合には、動作信頼性の向上やリークの低減という利点を得ることができる。
【００２９】
（絶縁膜の材料）
上記電子デバイスの製造方法において、前期絶縁膜（例えばゲート絶縁膜）としては、従来より使われている低誘電率のＳｉＯ２、ＳｉＯＮ、ＳｉＮや誘電率が高いＡｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｔａ２Ｏ５、およびＺｒＳｉＯ、ＨｆＳｉＯ等のＳｉｌｉｃａｔｅやＺｒＡｌＯ等のＡｌｕｍｉｎａｔｅからなる群から選択される１又は２以上のものが挙げられる。
【００３０】
（平面アンテナ部材）
本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成し、このプラズマを用いて膜の改質を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。
【００３１】
本発明に係る改質が施された膜は、上記複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより得られた電子温度が低くかつ高密度なプラズマを用いて改質されるため、膜中のダングリングボンドが理想的な形で終端される。その結果、膜自体の絶縁特性が向上し、ひいては特性の優れた電子デバイス材料（例えば半導体材料）を得ることができる。また、ウエハ温度、チャンバー温度を低温で使用できるため、省エネルギーのプロセスが可能である。
【００３２】
（好適なプラズマ）
本発明において好適に使用可能なプラズマの特性は、以下の通りである。
電子温度：０．５〜２．０ｅＶ
密度：１Ｅ１０〜５Ｅ１２ ｃｍ−３
プラズマ密度の均一性：±１０％以内
【００３３】
本発明によれば、良質な改質絶縁膜を形成することができる。したがって、この改質絶縁膜上に他の層（例えば、電極層）を形成することにより、特性に優れた半導体装置の構造を形成することが容易である。
【００３４】
（絶縁膜の好適な特性）
本発明によれば、下記のように好適な特性を有する改質絶縁膜を容易に形成することができる。
リーク電流の低減：デバイスの低消費電力化
フラシュメモリに応用することで長寿命の記憶保持能力
信頼性の向上：動作回数の増大に伴う劣化を抑制
【００３５】
（半導体構造の好適な特性）
本発明の方法の適用すべき範囲は特に制限されないが、本発明により形成可能な良質な改質絶縁膜は、フラッシュメモリ構造の絶縁膜として特に好適に利用することができる。
【００３６】
本発明によれば、下記のように好適な特性を有するフラッシュメモリ構造を容易に製造することができる。なお、本発明により改質した絶縁膜の特性を評価する際には、例えば、文献（ＩＥＥＥ TRANSACTIONS ON ELECTRON DEVICES，Ｖｏｌ４６，Ｎｏ．９，SEPTEMBER １９９９ ＰＰ１８６６−１８７１）に記載されたような標準的なフラッシュメモリを形成して、そのフラッシュメモリの特性を評価することにより、上記絶縁膜自体の特性評価に代えることができる。このような標準的なフラッシュメモリ構造においては、該構造を構成する絶縁膜の特性が、フラッシュメモリ特性に強い影響を与えるからである。
特性：高いくり返し動作安定性
【００３７】
（電子デバイス材料製造の態様）
以下に本発明における一つの態様について説明する。
【００３８】
まず、本発明に係るフラッシュメモリを製造する方法に使用可能な電子デバイス材料の製造装置について説明する。
【００３９】
図１は本発明の電子デバイス材料の製造方法を実施するための電子デバイス（半導体装置）製造装置３０の全体構成の一例を示す概略図（模式平面図）である。
【００４０】
図１に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図２）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、ウエハに種々の処理を行うためのプラズマ処理ユニット３２、ＣＶＤ処理ユニット３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、およびウエハに種々の加熱処理を行うための加熱反応炉４７が配設されている。なお、加熱反応炉４７は、上記半導体製造装置３０とは別個に独立して設けてもよい。
【００４１】
ロードロックユニット３４、３５の横には、種々の予備加熱ないし冷却操作を行うための予備加熱ユニット４５、冷却ユニット４６がそれぞれ配設されている。
【００４２】
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図２）を搬送することができる。
【００４３】
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
【００４４】
更に、これらプラズマ処理ユニット３２およびＣＶＤ処理ユニット３３は互換性があり、プラズマ処理ユニット３２とＣＶＤ処理ユニット３３とを入れ替えることも可能であり、および／又はプラズマ処理ユニット３２やＣＶＤ処理ユニット３３の位置に一基又は二基のシングルチャンバ型ＣＶＤ処理ユニットやプラズマ処理ユニットをセットすることも可能である。
【００４５】
（プラズマ処理の一態様）
図２は本発明の処理に使用可能なプラズマ処理ユニット３２の模式的な垂直断面図である。
【００４６】
図２を参照して、参照番号５０は、例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や酸化アルミニウム等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である真空容器５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６箇所の位置にガス供給管７２が設けられており、このガス供給管７２からＯ２や希ガス、Ｎ２およびＨ２等から選ばれた１種以上を含む処理ガスが、真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
【００４７】
天板５４の外側には、複数のスリットを有する平面アンテナ部材、例えば銅板により形成されたスロットプレインアンテナ（Slot Plane Antenna；ＳＰＡ）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＳＰＡ６０に下縁が接続された偏平な円形導波管６３Ａと、この円形導波管６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
【００４８】
ここで、本発明においては、ＵＨＦとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
【００４９】
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＳＰＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
【００５０】
また真空容器５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
【００５１】
（ＳＰＡの一態様）
図３は本発明の電子デバイス材料の製造装置に使用可能なＳＰＡ６０の一例を示す模式平面図である。
【００５２】
この図３に示したように、このＳＰＡ６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
【００５３】
（ＣＶＤ処理ユニットの一態様）
図４は本発明の電子デバイス材料の製造装置に使用可能なＣＶＤ処理ユニット３３の一例を示す模式的な垂直断面図である。
【００５４】
図４に示すように、ＣＶＤ処理ユニット３３の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図４では省略さえているが、処理室８２内には加熱機構や冷却機構を備えている。
【００５５】
図４に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート電極形成の原料となる、例えばシラン等の各種のガス（電極形成ガス）を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
【００５６】
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
【００５７】
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
【００５８】
この図４に示した態様においては、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
【００５９】
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
【００６０】
図４中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図４中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
【００６１】
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
【００６２】
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
【００６３】
（電子デバイス材料の製造の態様）
次に、本発明に係る電子デバイス材料の製造方法の一態様について以下に説明する。
【００６４】
図４は本態様に係る電子デバイス材料の製造方法のフローチャートであり、図６〜図８は本態様に係るフラッシュメモリセルの各製造工程を示した模式的な垂直断面図である。
【００６５】
この態様においては、まず、図５および図６Ｂに示すように、被処理基体としてのｐ型ＳｉからなるウエハＷに選択的にイオン注入とアニーリング工程によって、ｎ＋層たる埋込形データライン（不純物埋込層）２２を形成する（ステップ１）。
【００６６】
次に、図６Ｃに示すように、第１絶縁膜を形成するためにウエハＷを加熱するかまたはＣＶＤ処理して表面を処理し、ウエハＷ全面にＳｉＯ２膜（第１のＳｉＯ２膜）２３を形成する（ステップ２）。なお、加熱酸化によりＳｉＯ２膜２３を形成する場合には加熱ユニット３６や加熱反応炉４７（図１）を使用し、ＣＶＤ法によりＳｉＯ２膜２３を形成する場合にはＣＶＤ処理ユニット３３（図１）を使用することができる。
【００６７】
次に、図６Ｄに示すように、表面に第１のＳｉＯ２膜２３が形成されたウエハＷをＣＶＤ処理ユニット３３のチャンバ内に搬入し、処理ガス、例えばシランガスの存在下に加熱して前記第１のＳｉＯ２膜２３表面に多結晶シリコン層（第１の多結晶シリコン層）２４を形成する（ステップ３）。
【００６８】
次いで、この第１の多結晶シリコン層を、例えばフォトリソグラフィおよびドライエッチングの手法により選択的にエッチングしてパターニングし（ステップ４）、図７Ａに示すように前記ＳｉＯ２膜２３上に浮遊ゲート（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）２５を形成する。
【００６９】
次いで、再びウエハＷをＣＶＤ処理ユニット３３内（図１）に搬入し、ウエハＷ表面上にＣＶＤ処理を施して、図７Ｂに示すように、露出された前記浮遊ゲート２５の上に第２のＳｉＯ２層２６を第２絶縁層として形成する（ステップ５）。
【００７０】
次に、このウエハＷをプラズマ処理ユニット３２内（図１）に搬入し、ここで第２のＳｉＯ２層２６にプラズマ処理を施して第２のＳｉＯ２層２６を改質する（ステップ６）。
【００７１】
即ち、ＣＶＤ処理ユニット３３内に搬送アーム３７、３８を進入させて表面にＳｉＯ２層が形成されたウエハＷを取り出し、次いで、プラズマ処理ユニット３２内の真空容器５０の側壁に設けたゲートバルブ（図示せず）を開いて搬送アーム３７、３８により、前記ウエハＷを載置台５２上に載置する。
【００７２】
続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部６１より例えば１．８０ＧＨｚ（２２００Ｗのマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０および天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００７３】
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、さらに平板状導波路６３Ａを径方向に伝送していき、ＳＰＡ６０のスロット６０ａより放射され、天板５４を透過して真空容器５０に導入される。この際マイクロ波を用いているため高密度、低電子温度のプラズマが発生し、またマイクロ波をＳＰＡ６０の多数のスロット６０ａから放射しているためプラズマが高均一な分布となる。
【００７４】
そして載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２より酸化膜形成用の処理ガスであるクリプトンやアルゴン等の希ガスと、Ｏ２ガスとを、所定の流量で導入して改質処理を実施する。
【００７５】
例えば、このプラズマ処理は以下の条件で好適に行なうことができる。即ち、処理ガスとして、流量５〜５０ｓｃｃｍのＯ２、および、流量５００〜２０００ｓｃｃｍのクリプトンの混合ガスを用い、３００〜７００℃、２．７〜１３５Ｐａ（２０〜１０００ｍＴｏｒｒ）の圧力下、プラズマ源の出力１〜３Ｗ／ｃｍ２の条件下で行なうことができる。
【００７６】
この工程では、導入された処理ガスはプラズマ処理ユニット３２内にて発生したプラズマ流により活性化（ラジカル化）され、このプラズマにより、ウエハＷ最上面を覆うＳｉＯ２膜２６の改質が行なわれる。このようにして、上記の改質処理を例えば４０秒間行い、ウエハＷ最上面のＳｉＯ２膜２６の表面に前記処理ガスのプラズマを作用させて改質を行なう。このときに発生する処理ガスのプラズマは電子温度が低く、従って処理ガスのプラズマとＳｉＯ２膜２６とのバイアスは低い値になる。そのため、処理ガスのプラズマがＳｉＯ２膜２６に当接するときに与える衝撃は小さく、いわゆる処理ガスプラズマがＳｉＯ２膜２６表面に衝突するときにＳｉＯ２膜２６に与えるプラズマダメージは小さい。そのためＳｉＯ２膜２６表面および膜中のダングリングボンドが適切に終端され、ＳｉＯ２膜２６は高品質の木目細かい状態が得られる。
【００７７】
次にこのようしてプラズマで改質した後、選択エッチング（例えばフォトリソグラフィおよびドライエッチングの手法により）等によりパターニングする（ステップ７）。
【００７８】
次にパターニングが完了したウエハＷをＣＶＤ処理ユニット３３内に搬入し、このＣＶＤ処理ユニット３３内で処理ガス、例えばシランガスの存在下にウエハＷを加熱して、図７Ｄに示すように、前記改質されたＳｉＯ２膜２６の表面全体にわたって第２の多結晶シリコン層２７を形成する（ステップ８）。
【００７９】
次にこの第２の多結晶シリコン層２７を選択的エッチング等の方法によりパターニングし（ステップ９）、図８Ａに示すように制御ゲート２８を形成する。
【００８０】
次いで、図８Ｂに示すように制御ゲート２８の上に第３の絶縁層（ＳｉＯ２膜）２９を、例えばＣＶＤにより形成する（ステップ１０）。
【００８１】
次いで図８Ｃに示すように第３の絶縁層をパターニングしてデータライン（ｎ＋層）２２の一部を露出させる（ステップ１１）。
【００８２】
更に、図８Ｄに示すように絶縁層２３、２６、２９とデータライン２２の上にアルミニウム等の金属を蒸着して金属層３１を形成する（ステップ１２）。更に、この金属層をパターニング（例えば、フォトリソグラフィおよび選択的エッチングにより）して電極を形成する（ステップ１３）。
【００８３】
以後、一般的な方法によって絶縁膜形成工程、パッシベーション層形成工程、コンタクトホール形成工程、および配線形成工程などを施してセル製造工程を完了する（このような絶縁膜形成工程、パッシベーション層形成工程、コンタクトホール形成工程、および配線形成工程等を含むセル製造工程に関しては、例えば文献ＵＬＳＩ TECHNOLOGY McGRAW-HILL INTERNATIONAL EDITIONS Ｃ．Ｙ．CHANG，Ｓ．Ｍ．ＳＺＥを参照することができる）。
【００８４】
上述のＳｉＯ２膜２６の改質工程（ステップ６）では、ＳｉＯ２膜２６を改質するに際し、処理ガス雰囲気下で、単結晶シリコンを主成分とするウエハＷに、複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介してマイクロ波を照射することにより酸素（Ｏ２）および希ガスとを含むプラズマを形成し、このプラズマを用いて前記ＳｉＯ２膜２６を改質しているため、品質が高く、かつ膜質制御を首尾よく行うことができる。
【００８５】
上記の改質後の酸化膜（ＳｉＯ２膜２６）の品質は、図９のグラフに示すように高いものである。
【００８６】
図９は本態様に係る電子デバイス材料の製造方法の改質工程（ステップ６）によりＳｉＯ２膜２６表面にＳＰＡを介してプラズマを作用させて改質処理を施したＳｉＯ２膜２６の信頼性評価結果を表わしたグラフである。
【００８７】
このグラフの縦軸には故障率の値をとり、横軸にはＱｂｄ値（絶縁破壊電荷）をとった。
【００８８】
本測定におけるデバイス構造は、以下１〜７のような方法で作成された。
１：基板
基板にはＰ型もしくはＮ型のシリコン基板を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。シリコン基板表面には５００Ａ犠牲酸化膜が成膜されている。
【００８９】
２：Ｇａｔｅ酸化前洗浄
ＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去した。
【００９０】
３：ＳｉＯ２の成膜
ＣＶＤによりＳｉＯ２膜を成膜した。７８０℃に加熱した上記基板上にＳｉＨ２Ｃｌ２とＮ２Ｏをそれぞれ２００ｓｃｃｍ、４００ｓｃｃｍずつ流し、圧力を６０Ｐａに保持して３０分間処理を行い、６０ＡのＣＶＤ酸化膜（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）を成膜した。
【００９１】
４：プラズマ酸化プロセス
３のＳｉＯ２膜が成膜されたシリコン基板を次に示すような方法で改質した。３のＳｉＯ２膜が成膜されたシリコン基板を４００℃に加熱し、ウェハ上に希ガスと酸素とをそれぞれ１０００ｓｃｃｍ、２０ｓｃｃｍずつ流し、圧力を１３Ｐａ〜１０７Ｐａ（１００ｍＴｏｒｒ〜９００ｍＴｏｒｒ）に保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ２のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて３のＳｉＯ２膜の改質を行った。
【００９２】
５：Ｇａｔｅ電極用ポリシリコン成膜
３、４で形成したＳｉｏ２膜上にＧａｔｅ電極としてポリシリコンをＣＶＤ法にて成膜した。ＳｉＯ２膜の成膜されたシリコン基板を６３０℃で加熱し、基板上にシランガス２５０ｓｃｃｍを３３Ｐａの圧力下で導入し３０分保持することでＳｉＯ２膜上に膜厚３０００Ａの電極用ポリシリコンを成膜する。
【００９３】
６：ポリシリコンへのＰ（リン）ドープ
５で作製されたシリコン基板を８００℃に過熱し、基板上にＰＯＣｌ３ガスと酸素および窒素をそれぞれ３５０ｓｃｃｍ、２００ｓｃｃｍ、２００００ｓｃｃｍずつ常圧下で導入し２４分間保持することでポリシリコン中にリンをドープした。
【００９４】
７：パターニング、Ｇａｔｅエッチ
６で作製したシリコン基板上にリソグラフィによりパターニングを施し、ＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：６０：６０の比の薬液中にシリコン基板を３分間浸すことでパターニングされていない部分のポリシリコンを溶かし、ＭＯＳキャパシタを作製した。
【００９５】
測定は次に示すようは方法で行った。Ｇａｔｅ電極面積が１００００ｕｍ２のキャパシタに−０．１Ａ／ｃｍ２の一定電流のストレスを印加し、絶縁破壊が生じるまでの時間（Break Down Time：Ｔｂｄ）を測定した。絶縁破壊電荷（Ｑｂｄ）は電流ストレス−０．１Ａ／ｃｍ２とＴｂｄの積の絶対値である。
【００９６】
またグラフ（１）は参照の為に従来のＣＶＤ法により形成したＳｉＯ２膜（High Temperature Oxide：ＨＴＯ）のＱｂｄ値を示し、グラフ（２）はＯ２と希ガスとしてのクリプトンの２存在下にＳＰＡを用いて、上記のＳｉＯ２膜を圧力１００ｍＴｏｒｒでプラズマ処理して得たもののＱｂｄ値を表し、グラフ（３）は上記のＳｉＯ２膜をＯ２とクリプトンの存在下にＳＰＡを用いて圧力５００ｍＴｏｒｒでプラズマ処理して得たもののＱｂｄ値を表し、グラフ（４）は同様に上記のＳｉＯ２膜をＯ２とクリプトンの存在下にＳＰＡを用いて圧力９００ｍＴｏｒｒでプラズマ処理して得たもののＱｂｄ値を表す。
【００９７】
図９のグラフから明らかなように、従来のＣＶＤ法により形成されるＳｉＯ２膜のＱｂｄ値に比較して、本発明の製造方法により改質されたＳｉＯ２膜のＱｂｄ値は高く、信頼性の高い高品質なデバイス特性が期待される。
【００９８】
本発明の電子デバイス製造方法により、従来のＣＶＤ酸化膜より高品質の、高いＱｂｄ値を備えた酸化膜に改質形成することができた。
【００９９】
（高品質の改質絶縁膜の推定メカニズム）
このように上述の方法により改質された絶縁膜の品質が高くなる理由は、本発明者の知見によれば、次のように推定される。
【０１００】
即ち、ＳＰＡを用いて処理ガスにマイクロ波を照射することにより形成されるプラズマは、高密度かつ電子温度が比較的低いプラズマが形成される。そのため、高密度なラジカルを生成することができ、かつプラズマと被処理基体表面とのバイアスは比較的低い値に抑制され、プラズマダメージが小さい。そのためＳｉＯ２膜中のダングリングボンドがプラズマによって発生した酸素反応種により適度に終端され、弱いＳｉ−Ｓｉ結合が強固なＳｉ−Ｏ−Ｓｉ結合に変わることで図９に示したような良好な電気特性を持ったＳｉＯ２膜に改質形成されるものと考えられる。
【実施例】
【０１０１】
以下、実施例により本発明を更に具体的に説明する。
単結晶シリコンを主成分とする被処理基体上に第１のＳｉＯ２膜を１０ｎｍ程度形成し、前記被処理基体にＣＶＤ処理を施して前記第１のＳｉＯ２膜上に第１の多結晶シリコン層を１００ｎｍ〜３００ｎｍ程度形成する。その後前記被処理基体にＣＶＤおよび高温酸化加熱処理を施して前記第１の多結晶シリコン層上に５〜１０ｎｍ程度の厚さの第２のＳｉＯ２膜を形成する。
【０１０２】
形成された被処理体を４００℃に加熱された載置台上に置き、その第２のＳｉＯ２膜表面をアルゴン１０００ｓｃｃｍ、酸素ガス５０ｓｃｃｍ、全圧５００ｍＴの雰囲気において、ＳＰＡ（Slot Plain Antenna）を介して２Ｗ／ｃｍ２のマイクロ波を照射することにより生成したプラズマに２ｍｉｎ．程度曝す。これらの工程をもって、ＣＶＤ、高温加熱酸化処理を施された第２のＳｉＯ２膜を改質し、特性を改善させるものである。
【０１０３】
なお、本発明は上記した態様に限定されるものではない。例えば、上記態様では、二つの多結晶シリコン層２５と２８との間の絶縁層（ＳｉＯ２層）２６のみにＳＰＡを介して生成した処理ガスプラズマを用いて表面処理を行なう構成としたが、上記以外の絶縁層、例えばＳｉＯ２層２３、２９の一方又は両方を上記と同様にしてＳＰＡを介して生成した処理ガスプラズマを用いた表面処理を行なってもよい。
【０１０４】
また、二つの多結晶シリコン層２５と２８の表面をＳＰＡを介して生成した処理ガスプラズマを用いて表面改質をすることで、二つの多結晶シリコン層の表面が平滑となり、多結晶シリコン層２５と２８の間の絶縁層２６（ＳｉＯ２やＳｉＮで形成された層）の信頼性向上が期待できる。また、本工程の処理ガスに希ガスと窒素ガスを用いること等により２５もしくは２８の多結晶シリコンの耐酸化性を向上させ、後工程における多結晶シリコンの面積変動の抑制が期待できる。
【０１０５】
さらに、２５の多結晶シリコン表面をＳＰＡを介して生成した処理ガスプラズマを用いて酸化することで、２６のＳｉＯ２を形成することも可能である。この工程は低温で処理を行うことが可能である。通常の熱酸化工程ではデバイス特性を高温により劣化させる恐れがあるが、本工程を用いることで熱工程によるデバイス特性の劣化（ドーパントの拡散など）を抑制しながら酸化膜を形成することが可能となる。
【０１０６】
その場合には２５〜２７の工程まで、大気に暴露することなく、かつ図１に示された半導体製造装置内において自動連続処理することが可能となり、半導体性能の信頼性向上および製造工程の簡素化が期待できる。
【０１０７】
（第２の態様）
以下に、本発明の第２の態様について説明する。この第２の態様においては、ロジックデバイスの製造工程で絶縁膜をＳＰＡプラズマ処理により表面改質させる構成とした。
【０１０８】
図１０は本態様に係るロジックデバイスの製造工程を示したフローチャートであり、図１１は本態様に係るロジックデバイスの製造工程を模式的に示した模式的な垂直断面図である。
【０１０９】
本様態に関わるロジックデバイスの製造方法は大別して以下のような流れとなる。
素子分離→ＭＯＳトランジスタ作製→容量作製→層間絶縁膜成膜および配線
以下にＳＰＡのプロセスが含まれるＭＯＳトランジスタ作製の中の前工程であるＭＯＳ構造の作製について、一般的な例を挙げて解説を行う。
【０１１０】
１：基板
基板にはＰ型もしくはＮ型のシリコン基板を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。
【０１１１】
シリコン基板上には目的に応じ、ＳＴＩやＬＯＣＯＳ等の素子分離工程やチャネルインプラが施されており、Ｇａｔｅ酸化膜やＧａｔｅ絶縁膜が成膜されるシリコン基板表面には犠牲酸化膜が成膜されている（図１１Ａ）。
【０１１２】
２：Ｇａｔｅ酸化膜（Ｇａｔｅ絶縁膜）成膜前の洗浄
一般にＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去する。必要に応じ、ＳＰＭ（硫酸と過酸化水素水の混合液）、オゾン水、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）、塩酸水（塩酸と純水の混合液）、有機アルカリなどを用いる時もある。
【０１１３】
３：Ｇａｔｅ酸化膜（Ｇａｔｅ絶縁膜）の形成
Ｇａｔｅ絶縁膜形成には熱酸化を用いるプロセスと、ＣＶＤを用いるプロセスに大別される。ここでは主にＣＶＤによるＧａｔｅ絶縁膜の形成について述べる。ＣＶＤによるＧａｔｅ絶縁膜の形成は、原料ガス（例えばＳｉＨ４とＮ２Ｏ）を２００℃から１０００℃の範囲内で加熱した前述のシリコン基板上に供給し、熱によって形成された反応種（例えばＳｉラジカルとＯラジカル）を膜表面にて反応させることで成膜（例えばＳｉＯ２）を行う。反応種はプラズマにより生成されることもある。一般にＧａｔｅ酸化膜の膜厚としては１ｎｍから１０ｎｍの膜厚が用いられる（図１１Ｂ）。
【０１１４】
４：ＳＰＡプラズマによるＧａｔｅ絶縁膜改質処理
３に述べたＣＶＤによる絶縁膜に、ＳＰＡプラズマを形成するガスを希ガスと酸素を主とすることで酸化を施し、ＣＶＤ膜の改質を行う。酸化による効果には、膜中の弱いＳｉ−Ｓｉ結合を強固なＳｉ−Ｏ−Ｓｉ結合に変えることで膜特性の改善を目指す効果などがある。また、ＳＰＡプラズマを形成するガスを希ガスと窒素を含むガスとすることで、プラズマ窒化処理を施すことも可能である。窒化による効果には、高誘電率化による薄膜化やＧａｔｅ電極からのドーパントの拡散抑制作用などがある。（図１１Ｂ）
【０１１５】
５：Ｇａｔｅ電極用ポリシリコン成膜
３、４で形成したＧａｔｅ絶縁膜（Ｇａｔｅ酸化膜、Ｇａｔｅ酸窒化膜を含む）上にＭＯＳトランジスタのＧａｔｅ電極としてポリシリコン（アモルファスシリコンを含む）をＣＶＤ法にて成膜する。Ｇａｔｅ絶縁膜の成膜されたシリコン基板を５００℃から６５０℃の範囲内で加熱し、基板上にシリコンを含むガス（シラン、ジシラン等）を１０から１００Ｐａの圧力下で導入することでＧａｔｅ絶縁膜上に膜厚５０ｎｍから５００ｎｍの電極用ポリシリコンを成膜する。Ｇａｔｅ電極としてはポリシリコンの代替として、シリコンゲルマニウムやメタル（Ｗ、Ｒｕ、ＴｉＮ、Ｔａ、Ｍｏなど）が用いられることがある（図１１Ｃ）。
【０１１６】
その後、Ｇａｔｅのパターンニング、選択エッチングを行い、ＭＯＳキャパシタを形成し（図１１Ｄ）、イオンエッチングによるソース、ドレインを形成する（図１１Ｅ）。続いて後工程となる層間絶縁膜の成膜、パターンニング、選択エッチング、メタルの成膜をみ合わせた配線工程を経て本様態に関わるロジックデバイスが得られる（図１１Ｆ）。
【０１１７】
なお、本様態では絶縁膜として酸化膜（ＳｉＯ２膜）を形成したが、それ以外の組成からなる絶縁膜を形成することも可能である。ゲート絶縁膜としては、従来より使われている低誘電率のＳｉＯ２、ＳｉＯＮ、ＳｉＮや誘電率が高いＡｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｔａ２Ｏ５、およびＺｒＳｉＯ、ＨｆＳｉＯ等のＳｉｌｉｃａｔｅやＺｒＡｌＯ等のＡｌｕｍｉｎａｔｅからなる群から選択される１又は２以上のものが挙げられる。
【０１１８】
本様態では、ＳＰＡを介して生成される低温高密度プラズマにより供給される活性原子が、膜表面もしくは膜中を終端させる効果を持つ以外にも、希ガスと窒素を含むガスからなるプラズマにより供給される窒素反応種が表面層に入り込むことで、多結晶シリコンからのドーパントの拡散を抑制するバリアとしての効果が期待できる。
【符号の説明】
【０１１９】
上記図面において、使用した符号の意味は、以下の通りである。
２０ ウエハ（被処理基体）、
６０ ＳＰＡ（平面アンテナ部材）、
２３ 絶縁膜（第１のＳｉＯ２膜）、
３２ プラズマ処理ユニット（プロセスチャンバ）、
３３ ＣＶＤ処理ユニット（プロセスチャンバ）、
４７ 加熱反応炉。
【技術分野】
【０００１】
本発明は、半導体ないし電子デバイス材料の製造に好適な製造方法に関する。本発明の電子デバイス材料の製造方法は、例えば、ＭＯＳ型半導体構造を形成するために好適に使用することが可能である。
【背景技術】
【０００２】
従来より、半導体ないし半導体材料を構成する複数の層を形成するに際しては、種々の層形成技術が使用されて来た。これらの層形成技術の代表的なものとしては、例えば、真空蒸着、スパッタリング、およびＣＶＤ（化学的気相成長）法が挙げられる。これらの層形成技術の中でも、ＣＶＤ法は、層形成の成膜速度が速く、比較的短時間で成膜できるという特徴を有するため、ＭＯＳ型半導体装置を始めとする種々の半導体ないし電子デバイス材料の製造に際して、多工程にわたり用いられている。
【０００３】
本発明の製造方法は、電子デバイス材料の製造に一般的に広く使用可能であるが、ここでは説明の便宜のために、フラッシュメモリと称される不揮発性メモリの一態様であるＥＰＲＯＭを例にとって、本発明の背景となる技術を説明する。
【０００４】
ＥＰＲＯＭは、例えば図１２に示したような多層構造を有する。
【０００５】
図１２を参照して、このＥＰＲＯＭ多層構造においては、ｐ型単結晶シリコンからなる被処理基体１００上に、ＳｉＯ２からなる絶縁層１０１と多結晶シリコンからなる半導体層１０２および１０３が所定のパターンを形成しながら交互に積層された層と、その上に堆積された金属（アルミニウム、銅等）からなる金属層１０４とから構成されている。
【０００６】
このような半導体装置においては、多結晶シリコンからなる半導体層１０２、１０３や層間のＳｉＯ２層を形成するために、上記したＣＶＤ法が広く用いられている。
【０００７】
しかしながら、ＣＶＤ法により成膜された層は表面粗さ、膜中欠陥が比較的に多く、ダングリングボンドと称される原子結合の手が膜中に向けて形成されている傾向がある。このダングリングボンドが膜中に向けて形成されていると、この層の中および隣接する層の電子の流れに影響を及ぼし、層としての電気特性が劣化したり、ひいては電子デバイス自体の品質が低下するという問題が生ずる可能性がある。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】ＩＥＥＥ TRANSACTIONS ON ELECTRON DEVICES，Ｖｏｌ４６，Ｎｏ．９，SEPTEMBER １９９９ ＰＰ１８６６−１８７１
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、上記した従来の問題を解決することが可能な電気的特性の優れた絶縁膜のプラズマ処理方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のプラズマ処理方法は、絶縁膜が形成された基板を真空容器内に搬入する工程と、上記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、上記プラズマにより、上記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、上記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、上記プラズマは、上記処理ガスが希ガスと酸素を含む混合ガスの場合、上記酸素ガスの流量を１〜１０００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして、上記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、上記希ガスの流量を２００〜３０００ｓｃｃｍとして生成される。
【発明の効果】
【００１１】
上述したように本発明によれば、電気的特性の優れた絶縁膜を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の電子デバイス製造方法を実施するための製造装置の概略図（模式平面図）である。
【図２】図２は、本発明の電子デバイス製造方法に使用可能なスロットプレインアンテナ（Slot Plain Antenna；以下「ＳＰＡ」と略記する。）プラズマ処理ユニットの一例を示す模式的な垂直断面図である。
【図３】図３は、本発明の電子デバイス製造装置に使用可能なＳＰＡの模式平面図である。
【図４】図４は、本発明の電子デバイス製造方法に使用可能なＣＶＤ処理ユニットの模式的な垂直断面図である。
【図５】図５は、本発明の製造方法における各工程の一例を示すフローチャートである。
【図６】図６は、本発明の製造方法に係るフラッシュメモリの製造途中の状態の一例を示す模式的な垂直断面図である。
【図７】図７は、本発明の製造方法に係るフラッシュメモリの製造途中の状態の一例を示す模式的な垂直断面図である。
【図８】図８は、本発明の製造方法に係るフラッシュメモリの製造途中の状態の一例を示す模式的な垂直断面図である。
【図９】図９は、各種処理条件とその処理条件で得られる絶縁膜の品質特性を比較したグラフである。
【図１０】図１０は、本発明の第２の実施形態に係るロジックデバイスの製造工程の一例を示すフローチャートである。
【図１１Ａ】図１１Ａは、本発明の第２の実施形態に係るロジックデバイスの製造工程の一例を示す模式的な垂直断面図である。
【図１１Ｂ】図１１Ｂは、本発明の第２の実施形態に係るロジックデバイスの製造工程の一例を示す模式的な垂直断面図である。
【図１２】図１２は、典型的なフラッシュメモリの模式的な垂直断面図である。
【発明を実施するための形態】
【００１３】
以下、必要に応じて図面を参照しつつ、本発明を詳細に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
【００１４】
（電子デバイス材料の製造方法）
本発明の電子デバイス材料の製造方法は、電子デバイス用材料の層と、該層上に配置された絶縁膜とを少なくとも含む被処理基体を、複数のスロットを有する平面アンテナ部材を介するマイクロ波照射に基づき処理ガスから生成したプラズマに晒し、前記絶縁膜を改質する工程を少なくとも含む。
【００１５】
（電子デバイス用材料）
本発明において使用可能な電子デバイス用材料は特に制限されず、公知の電子デバイス用材料の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用材料の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、シリコンを主成分とする材料（単結晶シリコン、ポリシリコン、アモルファスシリコン等）シリコン窒化膜を主成分とする材料、シリコンゲルマニウムを主成分とする材料等が挙げられる。
【００１６】
（絶縁膜）
上記電子デバイス用材料の層上に配置される絶縁膜は特に制限されず、公知の電子デバイス用絶縁膜の１種または２種以上の組合せから適宜選択して使用することが可能である。このような絶縁膜の例としては、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）等が挙げられる。シリコン酸化膜としては、熱履歴、生産性の点からは、ＣＶＤにより形成された膜であることが好ましい。
【００１７】
（処理ガス）
本発明において使用可能な処理ガスは特に制限されず、電子デバイス製造に使用可能な公知の処理ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガスの例としては、例えば、希ガスと酸素（Ｏ２）もしくは、希ガスと窒素（Ｎ２）と水素（Ｈ２）を含む混合ガスが挙げられる。
【００１８】
（希ガス）
本発明において使用可能な希ガスは特に制限されず、電子デバイス製造に使用可能な公知の希ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガスの例としては、例えば、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ヘリウム（Ｈｅ）、又はアルゴン（Ａｒ）を挙げることができる。
【００１９】
本発明の絶縁膜改質においては、形成されるべき改質膜の特性の点からは、下記の改質条件が好適に使用できる。
【００２０】
Ｏ２：１〜１０００ｓｃｃｍ、より好ましくは１０〜５００ｓｃｃｍ
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：２００〜３０００ｓｃｃｍ、より好ましくは５００〜２０００ｓｃｃｍ、
Ｈ２：１〜２００ｓｃｃｍ、より好ましくは１〜５０ｓｃｃｍ、
【００２１】
温度：室温（２５℃）〜７００℃、より好ましくは室温〜５００℃
圧力：２０〜５０００ｍＴｏｒｒ、より好ましくは２０〜３０００ｍＴｏｒｒ、特に好ましくは５０〜２０００ｍＴｏｒｒ
マイクロ波：０．５〜５Ｗ／ｃｍ２、より好ましくは１〜４Ｗ／ｃｍ２
【００２２】
（好適な条件の例）
本発明の製造方法において、形成されるべき改質の特性の点からは、下記の条件を好適な例として挙げることができる。
処理ガスの好適な一例：流量１０〜５００ｓｃｃｍのＯ２もしくはＮ２、および、流量５００〜２０００ｓｃｃｍのＫｒ、Ｈｅ、Ｘｅ又はＡｒを含むガス。
ＳｉＯ２膜の処理条件の好適な一例：室温〜５００℃の温度。
【００２３】
ＳｉＯ２膜の処理条件の好適な一例：２．７〜２７０Ｐａ（２０〜２０００ｍＴｏｒｒ）
ＳｉＯ２膜の形成条件の好適な一例：プラズマが１〜４Ｗ／ｃｍ２の出力で形成されること。
【００２４】
（多結晶シリコン層上のＳｉＯ２膜を改質する態様）
本発明の他の態様の製造方法は、電子デバイス用基板と、該基板上に配置された第１のＳｉＯ２膜と、該第１のＳｉＯ２膜上に配置された第１の多結晶シリコン層と、第１の多結晶シリコン層上に配置された第２のＳｉＯ２膜とを少なくとも含む被処理基体を、複数のスロットを有する平面アンテナ部材を介するマイクロ波照射に基づき処理ガスから生成したプラズマに晒し、前記第２のＳｉＯ２膜を改質する工程を少なくとも含む。このような多結晶シリコン層上に配置されたＳｉＯ２膜を改質した場合には、動作信頼性の向上という利点を得ることができる。
【００２５】
例えばフラッシュメモリー用のコントロールゲート電極として、このように改質した前記第２のＳｉＯ２膜上に第２の多結晶シリコン層を形成してもよい。第２のＳｉＯ２膜は他の絶縁膜（ＳｉＮや、ＳｉＮとＳｉＯ２の積層構造）であってもよい。このような改質ＳｉＯ２膜上に第２の多結晶シリコン層を形成した場合、更に、動作信頼性の向上という利点を得ることができる。
【００２６】
上記した第１の多結晶シリコン層、第２のＳｉＯ２膜、および／又は第２の多結晶シリコン層をＣＶＤにより形成した場合には、更に熱履歴の低減等の利点を得ることができる。生産性の点からは、これら第１の多結晶シリコン層、第２のＳｉＯ２膜、および第２の多結晶シリコン層の全てをＣＶＤにより形成することが最も好ましい。
【００２７】
上記した態様の電子デバイス材料の製造方法において、前記第１の多結晶シリコン層を形成する工程と、前記第１の多結晶シリコン層上に第２のＳｉＯ２膜を形成する工程との間、および／又は、前記第２の多結晶シリコン層を形成した後に、前記被処理基体を複数のスロットを有する平面アンテナ部材を介して処理ガスにマイクロ波を照射することにより生成したプラズマに晒し、このプラズマを用いて前記第１又は第２の多結晶シリコン層を改質する工程を更に包含してもよい。このように、更に平面アンテナ部材を介するマイクロ波照射に基づき処理ガスから生成したプラズマに晒す追加的なも包含することにより、第１、および第２の多結晶シリコン層の表面が平滑となり、第２のＳｉＯ２膜の信頼性向上が期待できる。また、本工程により第１、第２の多結晶シリコンの耐酸化性を向上させることで、後工程における多結晶シリコンの面積変動の抑制が期待できる。さらに、本工程において多結晶シリコン表面をＳＰＡを介して生成した処理ガスプラズマを用いて酸化することで、第２のＳｉＯ２を形成することも可能である。この工程は低温で処理を行うことが可能である。通常の熱酸化工程ではデバイス特性を高温により劣化させる恐れがあるが、本工程を用いることで熱工程によるデバイス特性の劣化（ドーパントの拡散など）を抑制しながら酸化膜を形成することが可能となる。
【００２８】
（改質絶縁層上に金属層を形成する態様）
本発明における更に他の電子デバイス材料の製造方法は、電子デバイス用材料の層と、該層上に配置された絶縁膜（例えば、ゲート絶縁膜）とを少なくとも含む被処理基体を、複数のスロットを有する平面アンテナ部材を介するマイクロ波照射に基づき処理ガスから生成したプラズマに晒し、前記絶縁膜を改質する工程と；前記絶縁膜上に金属層を形成する工程とを少なくとも含む。このように改質した絶縁膜上に金属層を形成した場合には、動作信頼性の向上やリークの低減という利点を得ることができる。
【００２９】
（絶縁膜の材料）
上記電子デバイスの製造方法において、前期絶縁膜（例えばゲート絶縁膜）としては、従来より使われている低誘電率のＳｉＯ２、ＳｉＯＮ、ＳｉＮや誘電率が高いＡｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｔａ２Ｏ５、およびＺｒＳｉＯ、ＨｆＳｉＯ等のＳｉｌｉｃａｔｅやＺｒＡｌＯ等のＡｌｕｍｉｎａｔｅからなる群から選択される１又は２以上のものが挙げられる。
【００３０】
（平面アンテナ部材）
本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成し、このプラズマを用いて膜の改質を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。
【００３１】
本発明に係る改質が施された膜は、上記複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより得られた電子温度が低くかつ高密度なプラズマを用いて改質されるため、膜中のダングリングボンドが理想的な形で終端される。その結果、膜自体の絶縁特性が向上し、ひいては特性の優れた電子デバイス材料（例えば半導体材料）を得ることができる。また、ウエハ温度、チャンバー温度を低温で使用できるため、省エネルギーのプロセスが可能である。
【００３２】
（好適なプラズマ）
本発明において好適に使用可能なプラズマの特性は、以下の通りである。
電子温度：０．５〜２．０ｅＶ
密度：１Ｅ１０〜５Ｅ１２ ｃｍ−３
プラズマ密度の均一性：±１０％以内
【００３３】
本発明によれば、良質な改質絶縁膜を形成することができる。したがって、この改質絶縁膜上に他の層（例えば、電極層）を形成することにより、特性に優れた半導体装置の構造を形成することが容易である。
【００３４】
（絶縁膜の好適な特性）
本発明によれば、下記のように好適な特性を有する改質絶縁膜を容易に形成することができる。
リーク電流の低減：デバイスの低消費電力化
フラシュメモリに応用することで長寿命の記憶保持能力
信頼性の向上：動作回数の増大に伴う劣化を抑制
【００３５】
（半導体構造の好適な特性）
本発明の方法の適用すべき範囲は特に制限されないが、本発明により形成可能な良質な改質絶縁膜は、フラッシュメモリ構造の絶縁膜として特に好適に利用することができる。
【００３６】
本発明によれば、下記のように好適な特性を有するフラッシュメモリ構造を容易に製造することができる。なお、本発明により改質した絶縁膜の特性を評価する際には、例えば、文献（ＩＥＥＥ TRANSACTIONS ON ELECTRON DEVICES，Ｖｏｌ４６，Ｎｏ．９，SEPTEMBER １９９９ ＰＰ１８６６−１８７１）に記載されたような標準的なフラッシュメモリを形成して、そのフラッシュメモリの特性を評価することにより、上記絶縁膜自体の特性評価に代えることができる。このような標準的なフラッシュメモリ構造においては、該構造を構成する絶縁膜の特性が、フラッシュメモリ特性に強い影響を与えるからである。
特性：高いくり返し動作安定性
【００３７】
（電子デバイス材料製造の態様）
以下に本発明における一つの態様について説明する。
【００３８】
まず、本発明に係るフラッシュメモリを製造する方法に使用可能な電子デバイス材料の製造装置について説明する。
【００３９】
図１は本発明の電子デバイス材料の製造方法を実施するための電子デバイス（半導体装置）製造装置３０の全体構成の一例を示す概略図（模式平面図）である。
【００４０】
図１に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図２）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、ウエハに種々の処理を行うためのプラズマ処理ユニット３２、ＣＶＤ処理ユニット３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、およびウエハに種々の加熱処理を行うための加熱反応炉４７が配設されている。なお、加熱反応炉４７は、上記半導体製造装置３０とは別個に独立して設けてもよい。
【００４１】
ロードロックユニット３４、３５の横には、種々の予備加熱ないし冷却操作を行うための予備加熱ユニット４５、冷却ユニット４６がそれぞれ配設されている。
【００４２】
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図２）を搬送することができる。
【００４３】
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
【００４４】
更に、これらプラズマ処理ユニット３２およびＣＶＤ処理ユニット３３は互換性があり、プラズマ処理ユニット３２とＣＶＤ処理ユニット３３とを入れ替えることも可能であり、および／又はプラズマ処理ユニット３２やＣＶＤ処理ユニット３３の位置に一基又は二基のシングルチャンバ型ＣＶＤ処理ユニットやプラズマ処理ユニットをセットすることも可能である。
【００４５】
（プラズマ処理の一態様）
図２は本発明の処理に使用可能なプラズマ処理ユニット３２の模式的な垂直断面図である。
【００４６】
図２を参照して、参照番号５０は、例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や酸化アルミニウム等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である真空容器５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６箇所の位置にガス供給管７２が設けられており、このガス供給管７２からＯ２や希ガス、Ｎ２およびＨ２等から選ばれた１種以上を含む処理ガスが、真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
【００４７】
天板５４の外側には、複数のスリットを有する平面アンテナ部材、例えば銅板により形成されたスロットプレインアンテナ（Slot Plane Antenna；ＳＰＡ）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＳＰＡ６０に下縁が接続された偏平な円形導波管６３Ａと、この円形導波管６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
【００４８】
ここで、本発明においては、ＵＨＦとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
【００４９】
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＳＰＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
【００５０】
また真空容器５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
【００５１】
（ＳＰＡの一態様）
図３は本発明の電子デバイス材料の製造装置に使用可能なＳＰＡ６０の一例を示す模式平面図である。
【００５２】
この図３に示したように、このＳＰＡ６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
【００５３】
（ＣＶＤ処理ユニットの一態様）
図４は本発明の電子デバイス材料の製造装置に使用可能なＣＶＤ処理ユニット３３の一例を示す模式的な垂直断面図である。
【００５４】
図４に示すように、ＣＶＤ処理ユニット３３の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図４では省略さえているが、処理室８２内には加熱機構や冷却機構を備えている。
【００５５】
図４に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート電極形成の原料となる、例えばシラン等の各種のガス（電極形成ガス）を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
【００５６】
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
【００５７】
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
【００５８】
この図４に示した態様においては、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
【００５９】
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
【００６０】
図４中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図４中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
【００６１】
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
【００６２】
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
【００６３】
（電子デバイス材料の製造の態様）
次に、本発明に係る電子デバイス材料の製造方法の一態様について以下に説明する。
【００６４】
図４は本態様に係る電子デバイス材料の製造方法のフローチャートであり、図６〜図８は本態様に係るフラッシュメモリセルの各製造工程を示した模式的な垂直断面図である。
【００６５】
この態様においては、まず、図５および図６Ｂに示すように、被処理基体としてのｐ型ＳｉからなるウエハＷに選択的にイオン注入とアニーリング工程によって、ｎ＋層たる埋込形データライン（不純物埋込層）２２を形成する（ステップ１）。
【００６６】
次に、図６Ｃに示すように、第１絶縁膜を形成するためにウエハＷを加熱するかまたはＣＶＤ処理して表面を処理し、ウエハＷ全面にＳｉＯ２膜（第１のＳｉＯ２膜）２３を形成する（ステップ２）。なお、加熱酸化によりＳｉＯ２膜２３を形成する場合には加熱ユニット３６や加熱反応炉４７（図１）を使用し、ＣＶＤ法によりＳｉＯ２膜２３を形成する場合にはＣＶＤ処理ユニット３３（図１）を使用することができる。
【００６７】
次に、図６Ｄに示すように、表面に第１のＳｉＯ２膜２３が形成されたウエハＷをＣＶＤ処理ユニット３３のチャンバ内に搬入し、処理ガス、例えばシランガスの存在下に加熱して前記第１のＳｉＯ２膜２３表面に多結晶シリコン層（第１の多結晶シリコン層）２４を形成する（ステップ３）。
【００６８】
次いで、この第１の多結晶シリコン層を、例えばフォトリソグラフィおよびドライエッチングの手法により選択的にエッチングしてパターニングし（ステップ４）、図７Ａに示すように前記ＳｉＯ２膜２３上に浮遊ゲート（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）２５を形成する。
【００６９】
次いで、再びウエハＷをＣＶＤ処理ユニット３３内（図１）に搬入し、ウエハＷ表面上にＣＶＤ処理を施して、図７Ｂに示すように、露出された前記浮遊ゲート２５の上に第２のＳｉＯ２層２６を第２絶縁層として形成する（ステップ５）。
【００７０】
次に、このウエハＷをプラズマ処理ユニット３２内（図１）に搬入し、ここで第２のＳｉＯ２層２６にプラズマ処理を施して第２のＳｉＯ２層２６を改質する（ステップ６）。
【００７１】
即ち、ＣＶＤ処理ユニット３３内に搬送アーム３７、３８を進入させて表面にＳｉＯ２層が形成されたウエハＷを取り出し、次いで、プラズマ処理ユニット３２内の真空容器５０の側壁に設けたゲートバルブ（図示せず）を開いて搬送アーム３７、３８により、前記ウエハＷを載置台５２上に載置する。
【００７２】
続いてゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部６１より例えば１．８０ＧＨｚ（２２００Ｗのマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０および天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００７３】
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、さらに平板状導波路６３Ａを径方向に伝送していき、ＳＰＡ６０のスロット６０ａより放射され、天板５４を透過して真空容器５０に導入される。この際マイクロ波を用いているため高密度、低電子温度のプラズマが発生し、またマイクロ波をＳＰＡ６０の多数のスロット６０ａから放射しているためプラズマが高均一な分布となる。
【００７４】
そして載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２より酸化膜形成用の処理ガスであるクリプトンやアルゴン等の希ガスと、Ｏ２ガスとを、所定の流量で導入して改質処理を実施する。
【００７５】
例えば、このプラズマ処理は以下の条件で好適に行なうことができる。即ち、処理ガスとして、流量５〜５０ｓｃｃｍのＯ２、および、流量５００〜２０００ｓｃｃｍのクリプトンの混合ガスを用い、３００〜７００℃、２．７〜１３５Ｐａ（２０〜１０００ｍＴｏｒｒ）の圧力下、プラズマ源の出力１〜３Ｗ／ｃｍ２の条件下で行なうことができる。
【００７６】
この工程では、導入された処理ガスはプラズマ処理ユニット３２内にて発生したプラズマ流により活性化（ラジカル化）され、このプラズマにより、ウエハＷ最上面を覆うＳｉＯ２膜２６の改質が行なわれる。このようにして、上記の改質処理を例えば４０秒間行い、ウエハＷ最上面のＳｉＯ２膜２６の表面に前記処理ガスのプラズマを作用させて改質を行なう。このときに発生する処理ガスのプラズマは電子温度が低く、従って処理ガスのプラズマとＳｉＯ２膜２６とのバイアスは低い値になる。そのため、処理ガスのプラズマがＳｉＯ２膜２６に当接するときに与える衝撃は小さく、いわゆる処理ガスプラズマがＳｉＯ２膜２６表面に衝突するときにＳｉＯ２膜２６に与えるプラズマダメージは小さい。そのためＳｉＯ２膜２６表面および膜中のダングリングボンドが適切に終端され、ＳｉＯ２膜２６は高品質の木目細かい状態が得られる。
【００７７】
次にこのようしてプラズマで改質した後、選択エッチング（例えばフォトリソグラフィおよびドライエッチングの手法により）等によりパターニングする（ステップ７）。
【００７８】
次にパターニングが完了したウエハＷをＣＶＤ処理ユニット３３内に搬入し、このＣＶＤ処理ユニット３３内で処理ガス、例えばシランガスの存在下にウエハＷを加熱して、図７Ｄに示すように、前記改質されたＳｉＯ２膜２６の表面全体にわたって第２の多結晶シリコン層２７を形成する（ステップ８）。
【００７９】
次にこの第２の多結晶シリコン層２７を選択的エッチング等の方法によりパターニングし（ステップ９）、図８Ａに示すように制御ゲート２８を形成する。
【００８０】
次いで、図８Ｂに示すように制御ゲート２８の上に第３の絶縁層（ＳｉＯ２膜）２９を、例えばＣＶＤにより形成する（ステップ１０）。
【００８１】
次いで図８Ｃに示すように第３の絶縁層をパターニングしてデータライン（ｎ＋層）２２の一部を露出させる（ステップ１１）。
【００８２】
更に、図８Ｄに示すように絶縁層２３、２６、２９とデータライン２２の上にアルミニウム等の金属を蒸着して金属層３１を形成する（ステップ１２）。更に、この金属層をパターニング（例えば、フォトリソグラフィおよび選択的エッチングにより）して電極を形成する（ステップ１３）。
【００８３】
以後、一般的な方法によって絶縁膜形成工程、パッシベーション層形成工程、コンタクトホール形成工程、および配線形成工程などを施してセル製造工程を完了する（このような絶縁膜形成工程、パッシベーション層形成工程、コンタクトホール形成工程、および配線形成工程等を含むセル製造工程に関しては、例えば文献ＵＬＳＩ TECHNOLOGY McGRAW-HILL INTERNATIONAL EDITIONS Ｃ．Ｙ．CHANG，Ｓ．Ｍ．ＳＺＥを参照することができる）。
【００８４】
上述のＳｉＯ２膜２６の改質工程（ステップ６）では、ＳｉＯ２膜２６を改質するに際し、処理ガス雰囲気下で、単結晶シリコンを主成分とするウエハＷに、複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介してマイクロ波を照射することにより酸素（Ｏ２）および希ガスとを含むプラズマを形成し、このプラズマを用いて前記ＳｉＯ２膜２６を改質しているため、品質が高く、かつ膜質制御を首尾よく行うことができる。
【００８５】
上記の改質後の酸化膜（ＳｉＯ２膜２６）の品質は、図９のグラフに示すように高いものである。
【００８６】
図９は本態様に係る電子デバイス材料の製造方法の改質工程（ステップ６）によりＳｉＯ２膜２６表面にＳＰＡを介してプラズマを作用させて改質処理を施したＳｉＯ２膜２６の信頼性評価結果を表わしたグラフである。
【００８７】
このグラフの縦軸には故障率の値をとり、横軸にはＱｂｄ値（絶縁破壊電荷）をとった。
【００８８】
本測定におけるデバイス構造は、以下１〜７のような方法で作成された。
１：基板
基板にはＰ型もしくはＮ型のシリコン基板を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。シリコン基板表面には５００Ａ犠牲酸化膜が成膜されている。
【００８９】
２：Ｇａｔｅ酸化前洗浄
ＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去した。
【００９０】
３：ＳｉＯ２の成膜
ＣＶＤによりＳｉＯ２膜を成膜した。７８０℃に加熱した上記基板上にＳｉＨ２Ｃｌ２とＮ２Ｏをそれぞれ２００ｓｃｃｍ、４００ｓｃｃｍずつ流し、圧力を６０Ｐａに保持して３０分間処理を行い、６０ＡのＣＶＤ酸化膜（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）を成膜した。
【００９１】
４：プラズマ酸化プロセス
３のＳｉＯ２膜が成膜されたシリコン基板を次に示すような方法で改質した。３のＳｉＯ２膜が成膜されたシリコン基板を４００℃に加熱し、ウェハ上に希ガスと酸素とをそれぞれ１０００ｓｃｃｍ、２０ｓｃｃｍずつ流し、圧力を１３Ｐａ〜１０７Ｐａ（１００ｍＴｏｒｒ〜９００ｍＴｏｒｒ）に保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ２のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて３のＳｉＯ２膜の改質を行った。
【００９２】
５：Ｇａｔｅ電極用ポリシリコン成膜
３、４で形成したＳｉｏ２膜上にＧａｔｅ電極としてポリシリコンをＣＶＤ法にて成膜した。ＳｉＯ２膜の成膜されたシリコン基板を６３０℃で加熱し、基板上にシランガス２５０ｓｃｃｍを３３Ｐａの圧力下で導入し３０分保持することでＳｉＯ２膜上に膜厚３０００Ａの電極用ポリシリコンを成膜する。
【００９３】
６：ポリシリコンへのＰ（リン）ドープ
５で作製されたシリコン基板を８００℃に過熱し、基板上にＰＯＣｌ３ガスと酸素および窒素をそれぞれ３５０ｓｃｃｍ、２００ｓｃｃｍ、２００００ｓｃｃｍずつ常圧下で導入し２４分間保持することでポリシリコン中にリンをドープした。
【００９４】
７：パターニング、Ｇａｔｅエッチ
６で作製したシリコン基板上にリソグラフィによりパターニングを施し、ＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：６０：６０の比の薬液中にシリコン基板を３分間浸すことでパターニングされていない部分のポリシリコンを溶かし、ＭＯＳキャパシタを作製した。
【００９５】
測定は次に示すようは方法で行った。Ｇａｔｅ電極面積が１００００ｕｍ２のキャパシタに−０．１Ａ／ｃｍ２の一定電流のストレスを印加し、絶縁破壊が生じるまでの時間（Break Down Time：Ｔｂｄ）を測定した。絶縁破壊電荷（Ｑｂｄ）は電流ストレス−０．１Ａ／ｃｍ２とＴｂｄの積の絶対値である。
【００９６】
またグラフ（１）は参照の為に従来のＣＶＤ法により形成したＳｉＯ２膜（High Temperature Oxide：ＨＴＯ）のＱｂｄ値を示し、グラフ（２）はＯ２と希ガスとしてのクリプトンの２存在下にＳＰＡを用いて、上記のＳｉＯ２膜を圧力１００ｍＴｏｒｒでプラズマ処理して得たもののＱｂｄ値を表し、グラフ（３）は上記のＳｉＯ２膜をＯ２とクリプトンの存在下にＳＰＡを用いて圧力５００ｍＴｏｒｒでプラズマ処理して得たもののＱｂｄ値を表し、グラフ（４）は同様に上記のＳｉＯ２膜をＯ２とクリプトンの存在下にＳＰＡを用いて圧力９００ｍＴｏｒｒでプラズマ処理して得たもののＱｂｄ値を表す。
【００９７】
図９のグラフから明らかなように、従来のＣＶＤ法により形成されるＳｉＯ２膜のＱｂｄ値に比較して、本発明の製造方法により改質されたＳｉＯ２膜のＱｂｄ値は高く、信頼性の高い高品質なデバイス特性が期待される。
【００９８】
本発明の電子デバイス製造方法により、従来のＣＶＤ酸化膜より高品質の、高いＱｂｄ値を備えた酸化膜に改質形成することができた。
【００９９】
（高品質の改質絶縁膜の推定メカニズム）
このように上述の方法により改質された絶縁膜の品質が高くなる理由は、本発明者の知見によれば、次のように推定される。
【０１００】
即ち、ＳＰＡを用いて処理ガスにマイクロ波を照射することにより形成されるプラズマは、高密度かつ電子温度が比較的低いプラズマが形成される。そのため、高密度なラジカルを生成することができ、かつプラズマと被処理基体表面とのバイアスは比較的低い値に抑制され、プラズマダメージが小さい。そのためＳｉＯ２膜中のダングリングボンドがプラズマによって発生した酸素反応種により適度に終端され、弱いＳｉ−Ｓｉ結合が強固なＳｉ−Ｏ−Ｓｉ結合に変わることで図９に示したような良好な電気特性を持ったＳｉＯ２膜に改質形成されるものと考えられる。
【実施例】
【０１０１】
以下、実施例により本発明を更に具体的に説明する。
単結晶シリコンを主成分とする被処理基体上に第１のＳｉＯ２膜を１０ｎｍ程度形成し、前記被処理基体にＣＶＤ処理を施して前記第１のＳｉＯ２膜上に第１の多結晶シリコン層を１００ｎｍ〜３００ｎｍ程度形成する。その後前記被処理基体にＣＶＤおよび高温酸化加熱処理を施して前記第１の多結晶シリコン層上に５〜１０ｎｍ程度の厚さの第２のＳｉＯ２膜を形成する。
【０１０２】
形成された被処理体を４００℃に加熱された載置台上に置き、その第２のＳｉＯ２膜表面をアルゴン１０００ｓｃｃｍ、酸素ガス５０ｓｃｃｍ、全圧５００ｍＴの雰囲気において、ＳＰＡ（Slot Plain Antenna）を介して２Ｗ／ｃｍ２のマイクロ波を照射することにより生成したプラズマに２ｍｉｎ．程度曝す。これらの工程をもって、ＣＶＤ、高温加熱酸化処理を施された第２のＳｉＯ２膜を改質し、特性を改善させるものである。
【０１０３】
なお、本発明は上記した態様に限定されるものではない。例えば、上記態様では、二つの多結晶シリコン層２５と２８との間の絶縁層（ＳｉＯ２層）２６のみにＳＰＡを介して生成した処理ガスプラズマを用いて表面処理を行なう構成としたが、上記以外の絶縁層、例えばＳｉＯ２層２３、２９の一方又は両方を上記と同様にしてＳＰＡを介して生成した処理ガスプラズマを用いた表面処理を行なってもよい。
【０１０４】
また、二つの多結晶シリコン層２５と２８の表面をＳＰＡを介して生成した処理ガスプラズマを用いて表面改質をすることで、二つの多結晶シリコン層の表面が平滑となり、多結晶シリコン層２５と２８の間の絶縁層２６（ＳｉＯ２やＳｉＮで形成された層）の信頼性向上が期待できる。また、本工程の処理ガスに希ガスと窒素ガスを用いること等により２５もしくは２８の多結晶シリコンの耐酸化性を向上させ、後工程における多結晶シリコンの面積変動の抑制が期待できる。
【０１０５】
さらに、２５の多結晶シリコン表面をＳＰＡを介して生成した処理ガスプラズマを用いて酸化することで、２６のＳｉＯ２を形成することも可能である。この工程は低温で処理を行うことが可能である。通常の熱酸化工程ではデバイス特性を高温により劣化させる恐れがあるが、本工程を用いることで熱工程によるデバイス特性の劣化（ドーパントの拡散など）を抑制しながら酸化膜を形成することが可能となる。
【０１０６】
その場合には２５〜２７の工程まで、大気に暴露することなく、かつ図１に示された半導体製造装置内において自動連続処理することが可能となり、半導体性能の信頼性向上および製造工程の簡素化が期待できる。
【０１０７】
（第２の態様）
以下に、本発明の第２の態様について説明する。この第２の態様においては、ロジックデバイスの製造工程で絶縁膜をＳＰＡプラズマ処理により表面改質させる構成とした。
【０１０８】
図１０は本態様に係るロジックデバイスの製造工程を示したフローチャートであり、図１１は本態様に係るロジックデバイスの製造工程を模式的に示した模式的な垂直断面図である。
【０１０９】
本様態に関わるロジックデバイスの製造方法は大別して以下のような流れとなる。
素子分離→ＭＯＳトランジスタ作製→容量作製→層間絶縁膜成膜および配線
以下にＳＰＡのプロセスが含まれるＭＯＳトランジスタ作製の中の前工程であるＭＯＳ構造の作製について、一般的な例を挙げて解説を行う。
【０１１０】
１：基板
基板にはＰ型もしくはＮ型のシリコン基板を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。
【０１１１】
シリコン基板上には目的に応じ、ＳＴＩやＬＯＣＯＳ等の素子分離工程やチャネルインプラが施されており、Ｇａｔｅ酸化膜やＧａｔｅ絶縁膜が成膜されるシリコン基板表面には犠牲酸化膜が成膜されている（図１１Ａ）。
【０１１２】
２：Ｇａｔｅ酸化膜（Ｇａｔｅ絶縁膜）成膜前の洗浄
一般にＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去する。必要に応じ、ＳＰＭ（硫酸と過酸化水素水の混合液）、オゾン水、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）、塩酸水（塩酸と純水の混合液）、有機アルカリなどを用いる時もある。
【０１１３】
３：Ｇａｔｅ酸化膜（Ｇａｔｅ絶縁膜）の形成
Ｇａｔｅ絶縁膜形成には熱酸化を用いるプロセスと、ＣＶＤを用いるプロセスに大別される。ここでは主にＣＶＤによるＧａｔｅ絶縁膜の形成について述べる。ＣＶＤによるＧａｔｅ絶縁膜の形成は、原料ガス（例えばＳｉＨ４とＮ２Ｏ）を２００℃から１０００℃の範囲内で加熱した前述のシリコン基板上に供給し、熱によって形成された反応種（例えばＳｉラジカルとＯラジカル）を膜表面にて反応させることで成膜（例えばＳｉＯ２）を行う。反応種はプラズマにより生成されることもある。一般にＧａｔｅ酸化膜の膜厚としては１ｎｍから１０ｎｍの膜厚が用いられる（図１１Ｂ）。
【０１１４】
４：ＳＰＡプラズマによるＧａｔｅ絶縁膜改質処理
３に述べたＣＶＤによる絶縁膜に、ＳＰＡプラズマを形成するガスを希ガスと酸素を主とすることで酸化を施し、ＣＶＤ膜の改質を行う。酸化による効果には、膜中の弱いＳｉ−Ｓｉ結合を強固なＳｉ−Ｏ−Ｓｉ結合に変えることで膜特性の改善を目指す効果などがある。また、ＳＰＡプラズマを形成するガスを希ガスと窒素を含むガスとすることで、プラズマ窒化処理を施すことも可能である。窒化による効果には、高誘電率化による薄膜化やＧａｔｅ電極からのドーパントの拡散抑制作用などがある。（図１１Ｂ）
【０１１５】
５：Ｇａｔｅ電極用ポリシリコン成膜
３、４で形成したＧａｔｅ絶縁膜（Ｇａｔｅ酸化膜、Ｇａｔｅ酸窒化膜を含む）上にＭＯＳトランジスタのＧａｔｅ電極としてポリシリコン（アモルファスシリコンを含む）をＣＶＤ法にて成膜する。Ｇａｔｅ絶縁膜の成膜されたシリコン基板を５００℃から６５０℃の範囲内で加熱し、基板上にシリコンを含むガス（シラン、ジシラン等）を１０から１００Ｐａの圧力下で導入することでＧａｔｅ絶縁膜上に膜厚５０ｎｍから５００ｎｍの電極用ポリシリコンを成膜する。Ｇａｔｅ電極としてはポリシリコンの代替として、シリコンゲルマニウムやメタル（Ｗ、Ｒｕ、ＴｉＮ、Ｔａ、Ｍｏなど）が用いられることがある（図１１Ｃ）。
【０１１６】
その後、Ｇａｔｅのパターンニング、選択エッチングを行い、ＭＯＳキャパシタを形成し（図１１Ｄ）、イオンエッチングによるソース、ドレインを形成する（図１１Ｅ）。続いて後工程となる層間絶縁膜の成膜、パターンニング、選択エッチング、メタルの成膜をみ合わせた配線工程を経て本様態に関わるロジックデバイスが得られる（図１１Ｆ）。
【０１１７】
なお、本様態では絶縁膜として酸化膜（ＳｉＯ２膜）を形成したが、それ以外の組成からなる絶縁膜を形成することも可能である。ゲート絶縁膜としては、従来より使われている低誘電率のＳｉＯ２、ＳｉＯＮ、ＳｉＮや誘電率が高いＡｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２、Ｔａ２Ｏ５、およびＺｒＳｉＯ、ＨｆＳｉＯ等のＳｉｌｉｃａｔｅやＺｒＡｌＯ等のＡｌｕｍｉｎａｔｅからなる群から選択される１又は２以上のものが挙げられる。
【０１１８】
本様態では、ＳＰＡを介して生成される低温高密度プラズマにより供給される活性原子が、膜表面もしくは膜中を終端させる効果を持つ以外にも、希ガスと窒素を含むガスからなるプラズマにより供給される窒素反応種が表面層に入り込むことで、多結晶シリコンからのドーパントの拡散を抑制するバリアとしての効果が期待できる。
【符号の説明】
【０１１９】
上記図面において、使用した符号の意味は、以下の通りである。
２０ ウエハ（被処理基体）、
６０ ＳＰＡ（平面アンテナ部材）、
２３ 絶縁膜（第１のＳｉＯ２膜）、
３２ プラズマ処理ユニット（プロセスチャンバ）、
３３ ＣＶＤ処理ユニット（プロセスチャンバ）、
４７ 加熱反応炉。
【特許請求の範囲】
【請求項１】
絶縁膜が形成された基板を真空容器内に搬入する工程と、
前記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、前記プラズマにより、前記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、
前記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、前記プラズマは、前記処理ガスが希ガスと酸素を含む混合ガスの場合、前記酸素ガスの流量を１〜１０００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして、前記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして生成されることを特徴とするプラズマ処理方法。
【請求項２】
前記絶縁膜を改質する工程は、室温〜７００℃の温度且つ２０〜５０００ｍＴｏｒｒの圧力で行われる請求項１に記載のプラズマ処理方法。
【請求項３】
絶縁膜が形成された基板を真空容器内に搬入する工程と、
前記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、前記プラズマにより、前記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、
前記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、前記プラズマは、前記処理ガスが希ガスと酸素を含む混合ガスの場合、前記酸素ガスの流量を１〜１０００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして、前記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして生成され、
前記プラズマが、０．５〜２ｅＶの電子温度を有し、
前記絶縁膜を改質する工程は、室温〜７００℃の温度且つ２０〜５０００ｍＴｏｒｒの圧力で行われることを特徴とするプラズマ処理方法。
【請求項４】
前記プラズマが、１×１０10〜５×１０12／ｃｍ3の密度を有する請求項１〜３の何れか一項に記載のプラズマ処理方法。
【請求項５】
前記絶縁膜がＳｉＯ2、シリコン酸窒化膜（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、シリケート、およびアルミネートからなる群から選択される１または２以上であり、
前記シリケートがＺｒＳｉＯもしくはＨｆＳｉＯの組成であり、前記アルミネートがＺｒＡｌＯもしくはＨｆＡｌＯの組成である請求項１〜４の何れか一項に記載のプラズマ処理方法。
【請求項６】
前記絶縁膜が、ＣＶＤ、熱酸化またはプラズマを用いて形成される請求項１〜５の何れか一項に記載のプラズマ処理方法。
【請求項７】
基板と、
前記基板上に形成する第１の絶縁膜と、
前記第１の絶縁膜上に形成する第１の多結晶シリコン層と、
前記第１の多結晶シリコン層上に形成する第２の絶縁膜と、
前記第２の絶縁膜上に形成する第２の多結晶シリコン層と、
前記第２の多結晶シリコン層上に形成する第３の絶縁膜と、
で構成する被処理基板の処理方法であって、
真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、前記プラズマにより、前記真空容器内で前記第２の絶縁膜を改質する工程を含み、
前記第２の絶縁膜を改質する工程では、
前記処理ガスが、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、前記処理ガスが希ガスと酸素を含む混合ガスの場合、前記酸素ガスの流量を１〜１０００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして、前記プラズマが生成され、前記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして前記プラズマが生成され、
前記第２の絶縁膜を改質する工程が、室温〜７００℃の温度且つ２０〜５０００ｍＴｏｒｒの圧力で行われることを特徴とする処理方法。
【請求項８】
前記プラズマの電子温度が、０．５〜２ｅＶである請求項７に記載の処理方法。
【請求項９】
前記第２の絶縁膜が、ＳｉＮまたはＳｉＮとＳｉＯ2の積層からなる請求項７又は８に記載の処理方法。
【請求項１０】
前記第１の絶縁膜がＳｉＯ2である請求項７〜９の何れか一項に記載の処理方法。
【請求項１１】
前記プラズマの密度が、１×１０10〜５×１０12／ｃｍ3である請求項７〜１０の何れか一項に記載の処理方法。
【請求項１２】
前記被処理基板が、フラッシュメモリデバイスを構成する請求項７〜１１何れか一項に記載の処理方法。
【請求項１３】
前記第１の多結晶シリコン及び前記第２の多結晶シリコンの表面それぞれをプラズマで改質する工程を有する請求項７〜１２の何れか一項に記載の処理方法。
【請求項１】
絶縁膜が形成された基板を真空容器内に搬入する工程と、
前記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、前記プラズマにより、前記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、
前記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、前記プラズマは、前記処理ガスが希ガスと酸素を含む混合ガスの場合、前記酸素ガスの流量を１〜１０００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして、前記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして生成されることを特徴とするプラズマ処理方法。
【請求項２】
前記絶縁膜を改質する工程は、室温〜７００℃の温度且つ２０〜５０００ｍＴｏｒｒの圧力で行われる請求項１に記載のプラズマ処理方法。
【請求項３】
絶縁膜が形成された基板を真空容器内に搬入する工程と、
前記真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、前記プラズマにより、前記絶縁膜を改質する工程と、を含むプラズマ処理方法であって、
前記処理ガスは、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、前記プラズマは、前記処理ガスが希ガスと酸素を含む混合ガスの場合、前記酸素ガスの流量を１〜１０００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして、前記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして生成され、
前記プラズマが、０．５〜２ｅＶの電子温度を有し、
前記絶縁膜を改質する工程は、室温〜７００℃の温度且つ２０〜５０００ｍＴｏｒｒの圧力で行われることを特徴とするプラズマ処理方法。
【請求項４】
前記プラズマが、１×１０10〜５×１０12／ｃｍ3の密度を有する請求項１〜３の何れか一項に記載のプラズマ処理方法。
【請求項５】
前記絶縁膜がＳｉＯ2、シリコン酸窒化膜（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、シリケート、およびアルミネートからなる群から選択される１または２以上であり、
前記シリケートがＺｒＳｉＯもしくはＨｆＳｉＯの組成であり、前記アルミネートがＺｒＡｌＯもしくはＨｆＡｌＯの組成である請求項１〜４の何れか一項に記載のプラズマ処理方法。
【請求項６】
前記絶縁膜が、ＣＶＤ、熱酸化またはプラズマを用いて形成される請求項１〜５の何れか一項に記載のプラズマ処理方法。
【請求項７】
基板と、
前記基板上に形成する第１の絶縁膜と、
前記第１の絶縁膜上に形成する第１の多結晶シリコン層と、
前記第１の多結晶シリコン層上に形成する第２の絶縁膜と、
前記第２の絶縁膜上に形成する第２の多結晶シリコン層と、
前記第２の多結晶シリコン層上に形成する第３の絶縁膜と、
で構成する被処理基板の処理方法であって、
真空容器内に供給された処理ガスに３００ＭＨｚ以上２５００ＭＨｚ以下の周波数を有する高周波電力を供給することによりプラズマを生成し、前記プラズマにより、前記真空容器内で前記第２の絶縁膜を改質する工程を含み、
前記第２の絶縁膜を改質する工程では、
前記処理ガスが、希ガスと酸素を含む混合ガス、または希ガスと窒素を含む混合ガスであり、前記処理ガスが希ガスと酸素を含む混合ガスの場合、前記酸素ガスの流量を１〜１０００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして、前記プラズマが生成され、前記処理ガスが希ガスと窒素を含むガスの場合、窒素ガスの流量を１０〜５００ｓｃｃｍ、前記希ガスの流量を２００〜３０００ｓｃｃｍとして前記プラズマが生成され、
前記第２の絶縁膜を改質する工程が、室温〜７００℃の温度且つ２０〜５０００ｍＴｏｒｒの圧力で行われることを特徴とする処理方法。
【請求項８】
前記プラズマの電子温度が、０．５〜２ｅＶである請求項７に記載の処理方法。
【請求項９】
前記第２の絶縁膜が、ＳｉＮまたはＳｉＮとＳｉＯ2の積層からなる請求項７又は８に記載の処理方法。
【請求項１０】
前記第１の絶縁膜がＳｉＯ2である請求項７〜９の何れか一項に記載の処理方法。
【請求項１１】
前記プラズマの密度が、１×１０10〜５×１０12／ｃｍ3である請求項７〜１０の何れか一項に記載の処理方法。
【請求項１２】
前記被処理基板が、フラッシュメモリデバイスを構成する請求項７〜１１何れか一項に記載の処理方法。
【請求項１３】
前記第１の多結晶シリコン及び前記第２の多結晶シリコンの表面それぞれをプラズマで改質する工程を有する請求項７〜１２の何れか一項に記載の処理方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２】
【公開番号】特開２０１０−６２５７６（Ｐ２０１０−６２５７６Ａ）
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願番号】特願２００９−２４４６３６（Ｐ２００９−２４４６３６）
【出願日】平成２１年１０月２３日（２００９．１０．２３）
【分割の表示】特願２００６−２３９５５８（Ｐ２００６−２３９５５８）の分割
【原出願日】平成１４年１月２５日（２００２．１．２５）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２２年３月１８日（２０１０．３．１８）
【国際特許分類】
【出願日】平成２１年１０月２３日（２００９．１０．２３）
【分割の表示】特願２００６−２３９５５８（Ｐ２００６−２３９５５８）の分割
【原出願日】平成１４年１月２５日（２００２．１．２５）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]