【課題】狭スペースへのシリコン膜の埋め込み性の向上を図る。
【解決手段】実施形態によれば、シリコン膜の形成方法は、凹部２０の開口側からボトム側に向けてくぼんだくぼみ４０を有するアンドープの第１のシリコン膜３２を凹部２０に形成する工程を含む。また、前記シリコン膜の形成方法は、凹部２０内の第１のシリコン膜３２の一部を塩素を含むガスを用いてエッチングし、第１のシリコン膜３２に凹部２０のボトム側よりも開口側で幅が広い隙間４１を形成する工程を含む。また、前記シリコン膜の形成方法は、隙間４１に面する第１のシリコン膜３２の内壁に不純物を添加する工程を含む。また、前記シリコン膜の形成方法は、不純物の添加後、隙間４１を埋める第２のシリコン膜３３を形成する工程を含む。 （もっと読む）

【課題】デバイス特性の向上を図る。
【解決手段】本実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法においては、半導体層１０上に、トンネル絶縁膜１１を形成する。トンネル絶縁膜上に、浮遊ゲート電極となる第１導電膜１２を形成する。第１導電膜、トンネル絶縁膜、および半導体層を加工することにより、溝１５を形成する。溝内の下部側に、第１犠牲膜１７を埋め込む。溝内の第１犠牲膜上に、その上面がトンネル絶縁膜の上面よりも高く、第１導電膜の上面よりも低くなるように、第１犠牲膜よりも高密度な第２犠牲膜１８を形成する。第１導電膜上および第２犠牲膜上に、絶縁膜１９を形成する。絶縁膜上に制御ゲート電極となる第２導電膜ＷＬを形成する。第２導電膜を加工することにより、第２犠牲膜を露出する。第１犠牲膜および第２犠牲膜を除去する。 （もっと読む）

【課題】シリコン表面のプラズマ酸化により、界面準位密度が低くリーク電流の少ない高品質な酸化膜をシリコン表面上に形成する。
【解決手段】
酸化膜の形成方法は、ＫｒとＯ_２の混合ガス中にプラズマを形成することにより原子状酸素Ｏ＊を発生させ、前記原子状酸素Ｏ＊によりシリコン表面をプラズマ酸化するプラズマ酸化工程を含み、前記プラズマ酸化工程は、８００〜１２００ｍＴｏｒｒの圧力範囲において実行される。 （もっと読む）

【課題】制御ゲート電極および浮遊ゲート電極を備えた構成において、制御ゲート電極を構成する多結晶シリコンの空乏化を抑制できるようにした不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された複数の浮遊ゲート電極と、複数の浮遊ゲート電極上に形成された電極間絶縁膜と、電極間絶縁膜上に形成されたワード線と、を備える。ワード線は、不純物がドープされた多結晶シリコンを含む下層および上層を分断し且つ複数の浮遊ゲート電極間に一部が位置する分断層を介在して形成され、ワード線は、その下層の高さが上層の高さよりも低い。 （もっと読む）

【課題】高電界リークを低減して、書き込み特性を向上させる。
【解決手段】本実施形態の半導体装置は、半導体基板と、前記半導体基板における素子分離絶縁膜により区画された活性領域上にゲート絶縁膜を介して形成された電荷蓄積層と、前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御電極層とを備える。そして、前記電極間絶縁膜は、シリコン窒化膜もしくは高誘電率膜を２層のシリコン酸化膜で挟んだ積層構造または高誘電率膜とシリコン酸化膜の積層構造及び前記積層構造と前記制御電極層の間に形成された第２のシリコン窒化膜を有し、前記第２のシリコン窒化膜のうちの前記電荷蓄積層の上面上の部分を消失させた。 （もっと読む）

【課題】ワード線の引き出し領域において、アスペクト比を低くすることによりパターンの倒壊等を防止する。
【解決手段】本実施形態の半導体装置は、半導体基板と、前記半導体基板上に設けられたメモリセル領域と、前記半導体基板上に設けられたワード線の引き出し領域とを備える。前記メモリセル領域上にゲート絶縁膜を介して形成され、浮遊ゲート電極膜、電極間絶縁膜、および、ワード線としての制御ゲート電極膜が積層形成されたゲート電極と、前記引き出し領域上にゲート絶縁膜を介して形成され、浮遊ゲート電極膜、電極間絶縁膜、および、ワード線としての制御ゲート電極膜が積層形成された電極膜構造とを備える。前記引き出し領域において、前記制御ゲート電極膜にはワード線の引き出し部が加工され、前記浮遊ゲート電極膜には前記引き出し部のパターンが加工されていない部分が設けられる。 （もっと読む）

【課題】隣接セルの書き込み閾値の変動を抑制すると共に、制御ゲート電極膜とシリコン基板との間のリーク電流を低減して消去特性を向上させる。
【解決手段】本実施形態の半導体装置は、半導体基板と、前記半導体基板における素子分離絶縁膜により区画された活性領域上にゲート絶縁膜を介して形成された電荷蓄積層と、前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御電極層とを備える。前記電極間絶縁膜は、第１のシリコン酸化膜、第１のシリコン窒化膜、第２のシリコン酸化膜および第２のシリコン窒化膜を積層形成した積層構造を有する。そして、前記電極間絶縁膜は、前記第２のシリコン酸化膜のうちの前記素子分離絶縁膜の上面上の部分の膜厚が前記電荷蓄積層の上面上の部分の膜厚より薄くなるように構成した。 （もっと読む）

【課題】素子分離絶縁膜の形成時に、浮遊ゲート電極膜の基板に対面する部分の幅寸法が細くなってしまうことを防止する。
【解決手段】本実施形態の半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、浮遊ゲート電極膜、電極間絶縁膜および制御ゲート電極膜が積層されたゲート電極とを備えた。そして、前記浮遊ゲート電極膜を、窒素を含む下層シリコン層と窒素を実質的に含まない上層シリコン層とを有する多結晶シリコン層で構成し、前記下層シリコン層のゲート幅方向の寸法を、前記上層シリコン層のゲート幅方向の寸法よりも大きく構成した。 （もっと読む）

【課題】層間絶縁膜のエッチングの際に半導体層がエッチングされることによるコンタク
ト抵抗の増大を防ぎ、書き込み特性及び電荷保持特性に優れた不揮発性半導体記憶装置及
びその作製方法を提供する。
【解決手段】ソース領域又はドレイン領域とソース配線又はドレイン配線との間に導電層
を設ける。また、該導電層は、制御ゲート電極を形成する導電層と同じ導電層からなる。
また、該導電層を覆うように絶縁膜が設けられており、該絶縁膜は該導電層の一部が露出
するコンタクトホールを有する。また、該ソース配線又はドレイン配線は、該コンタクト
ホールを埋めるように形成されている。 （もっと読む）

【課題】選択ゲートトランジスタや周辺回路部のトランジスタの下部電極の抵抗値を低減し、しきい値電圧の増加も図れるようにする。
【解決手段】ゲート電極の加工時に、選択ゲートトランジスタのゲート電極ＳＧＤ−ＳＧＤ間の側壁部と、周辺回路部のトランジスタのゲート電極ＰＧの両側壁とに、多結晶シリコン膜４の上部に段差形状を形成し、傾斜部４ｄを設ける。ゲート電極の多結晶シリコン膜６のシリサイド加工時に、多結晶シリコン膜４の傾斜部４ｄからもシリサイド化を進行させ、シリサイド膜７および７ａを形成する。これにより、ゲート電極ＳＧＤおよびＰＧの下部電極においても低抵抗化を図ることができる。多結晶シリコン膜４に分断層４ａを設けることで、シリサイド反応を停止させたり、設けないでゲート絶縁膜３の部分までシリサイド反応させてしきい値電圧を増加させたりできる。 （もっと読む）

【課題】短チャネル効果が抑制され、微細化を実現しつつ、安定した電気的特性を付与する半導体装置を提供する。また、上記半導体装置を作製する。
【解決手段】酸化物絶縁層に設けたトレンチに、トレンチに沿って成膜される酸化物半導体膜と、酸化物半導体膜と接するソース電極及びドレイン電極と、酸化物半導体膜上のゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有する半導体装置（トランジスタ）を設ける。該トレンチは下端コーナ部に曲面を有し、側部が酸化物絶縁層上面に対して略垂直な側面を有する。また、トレンチの上端の幅がトレンチの側面の幅の１倍以上１．５倍以下である。 （もっと読む）

【課題】良好な特性を維持しつつ微細化を達成した半導体装置の提供と、さらに、これらの微細化を達成した半導体装置の良好な特性を維持しつつ、３次元高集積化を図る。
【解決手段】絶縁層中に埋め込まれた配線と、絶縁層上の酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、酸化物半導体層と重畳して設けられたゲート電極と、酸化物半導体層と、ゲート電極との間に設けられたゲート絶縁層と、を有し、絶縁層は、配線の上面の一部を露出するように形成され、配線は、その上面の一部が絶縁層の表面の一部より高い位置に存在し、且つ、絶縁層から露出した領域において、ソース電極またはドレイン電極と電気的に接続し、絶縁層表面の一部であって、酸化物半導体層と接する領域は、その二乗平均平方根粗さが１ｎｍ以下である半導体装置である。 （もっと読む）

【課題】電力供給がない状況で記憶保持が可能で、書き込み回数に制限が無い、新たな半導体装置を提供する。
【解決手段】チャネル領域と第１のゲート絶縁層と第１のゲート電極と第１のソース及びドレイン電極とを有する第１のトランジスタと、酸化物半導体層１４０と第２のソース電極１４２ａ及び第２のドレイン電極１４２ｂと第２のゲート絶縁層１４６と第２のゲート電極１４８ａとを有する第２のトランジスタ１６２と、第２のソース電極１４２ａまたは第２のドレイン電極１４２ｂの一方と第２のゲート絶縁層１４６と第２のゲート絶縁層１４６上に第２のソース電極１４２ａ又は第２のドレイン電極１４２ｂの一方と重なるように設けられた第３の電極１４８ｂとを有する容量素子１６４と、を有し、第１のゲート電極と第２のソース電極１４２ａ又は第２のドレイン電極１４２ｂの一方とは接続され、第３の電極１４８ｂは酸化物半導体層１４０と重なる領域を有する。 （もっと読む）

【課題】オフ状態のソース、ドレイン間のリーク電流の低いトランジスタを書き込みトランジスタに用いて、データを保存する半導体メモリ装置を提供する。
【解決手段】書き込みトランジスタのドレインと読み出しトランジスタのゲート、および、前記ドレインとキャパシタの一方の電極を接続した記憶セルを複数用いて形成されたマトリクスにおいて、書き込みトランジスタのゲートを書き込みワード線に、書き込みトランジスタのソースおよび読み出しトランジスタのソースをビット線に、読み出しトランジスタのドレインを読み出しワード線に接続する。ここで、書き込みトランジスタと読み出しトランジスタの導電型を異なるものとする。集積度を高めるために、バイアス線を他行の読み出しワード線で代用したり、記憶セルを直列に接続し、ＮＡＮＤ構造とし、読み出しワード線と書き込みワード線を共用してもよい。 （もっと読む）

【課題】４００℃以上の温度で原子層蒸着法により蒸着が可能な前駆体を用いて高密度を有する非晶質の高誘電絶縁膜形成を通じてキャパシタンス等価厚及び漏洩電流特性を向上させることができる半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上にＺｒ［Ｃ_５Ｈ_４（ＣＨ_３）］_２（ＣＨ_３）_２、Ｚｒ［Ｃ_５Ｈ_４（ＣＨ_３）］_２（ＯＣＨ_３）ＣＨ_３及びＺｒ［Ｃ_５Ｈ_４（ＣＨ_２ＣＨ_３）］［Ｎ（ＣＨ_３）（ＣＨ_２ＣＨ_３）］_３の何れか一つの前駆体を用いて４００℃〜５００℃の温度で形成されたジルコニウム酸化膜（ＺｒＯ_２）１４０を含む高誘電絶縁膜を形成することを特徴とする。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化す
ることを目的の一とする。
【解決手段】第１の絶縁膜を形成し、第１の絶縁膜に酸素ドープ処理を行って、第１の絶
縁膜に酸素原子を供給し、第１の絶縁膜上に、ソース電極およびドレイン電極、ならびに
、ソース電極およびドレイン電極と電気的に接続する酸化物半導体膜を形成し、酸化物半
導体膜に熱処理を行って、酸化物半導体膜中の水素原子を除去し、水素原子が除去された
酸化物半導体膜上に、第２の絶縁膜を形成し、第２の絶縁膜上の酸化物半導体膜と重畳す
る領域にゲート電極を形成する半導体装置の作製方法である。 （もっと読む）

【目的】幅寸法が異なるワード線に対する書き込み電圧の設定の適正化を図ることが可能な半導体装置の製造方法を提供することを目的とする。
【構成】実施形態の半導体装置の製造方法は、線幅の異なる複数のワード線の組が繰り返し配置された半導体記憶装置における全ページのそれぞれの書き込み電圧を取得する工程と、すべての組における前記複数のワード線のうちの第１のワード線に対応するページの書き込み電圧の第１の平均値を演算する工程と、すべての組における前記複数のワード線のうちの、前記第１のワード線と隣り合う第２のワード線に対応するページの書き込み電圧の第２の平均値を演算する工程と、各組の第１のワード線に対応するページに対する書き込み電圧を前記第１の平均値に設定し、各組の第２のワード線に対応するページに対する書き込み電圧を前記第２の平均値に設定する工程と、を備えた。 （もっと読む）

【課題】複雑な作製工程を必要とせず、消費電力を抑えることができる信号処理回路の提供する。
【解決手段】入力された信号の位相を反転させて出力する論理素子を２つ（第１の位相反転素子及び第２の位相反転素子）と、第１の選択トランジスタと、第２の選択トランジスタと、を有する記憶素子であって、酸化物半導体層にチャネルが形成されるトランジスタと容量素子との組を２つ（第１のトランジスタと第１の容量素子との組、及び第２のトランジスタと第２の容量素子との組）有する。そして、信号処理回路が有する記憶装置に上記記憶素子を用いる。例えば、信号処理回路が有するレジスタ、キャッシュメモリ等の記憶装置に上記記憶素子を用いる。 （もっと読む）

【課題】新たな構成の不揮発性の記憶回路を用いた信号処理回路を提供する。
【解決手段】酸化物半導体を用いて形成されたトランジスタと、該トランジスタのソース電極またはドレイン電極の一方と接続された容量素子を用いて、不揮発性の記憶回路を構成する。記憶回路に予めハイレベル電位を書き込んでおき、退避させるデータがハイレベル電位の場合は、そのままの状態を維持し、退避させるデータがローレベル電位の場合は、ローレベル電位を記憶回路に書き込むことで、書き込み速度を向上させた信号処理回路を実現できる。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも
制限が無い、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワ
イドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジス
タのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわた
って情報を保持することが可能である。また、信号線の電位変化のタイミングを、書き込
みワード線の電位変化のタイミングより遅らせる。これによって、データの書き込みミス
を防ぐことが可能である。 （もっと読む）