本発明の実施形態は、低コストで頑強な信頼性のあるＷＯＲＭメモリにおいて使用される複雑さが低度で、効率的な２構成要素メモリ要素を対象とする。一実施形態のメモリ要素は、ドープ無機半導体層に接合された有機ポリマー層を備える有機オン無機ヘテロ接合ダイオードである。有機ポリマー層は、２層半導体ベース・ダイオードの１層、ならびにヒューズの両方として作用する。ＷＲＩＴＥ電圧パルスについて閾値時間間隔より長い期間、閾値ＷＲＩＴＥ電圧より大きい電圧を印加することにより、有機ポリマー層の抵抗率は不可逆的かつ劇的に増大する。本発明の一実施形態を示すメモリ要素は、以前に記述された別々のヒューズおよびダイオード・メモリ要素より容易に製造され、以前に記述されたメモリ要素より小さい電圧において、かつ著しく短い持続時間のＷＲＩＴＥ電圧パルスで、切替え可能である望ましい特性を有する。 （もっと読む）

リソグラフィー形状に関連付けて、メモリセルの数を増加させるシステム及び方法が開示されている。システムは、種々の堆積プロセス及びエッチングプロセスを用いることにより、リソグラフィー形状のサイドウォール上に作製されたメモリ素子を備えている。サイドウォールメモリセル（１１５）はウェハ（８０６）のビット線（６１０）を第１の電極（１０４，１５０２）として持つことが可能であり、形成された第２の電極（１１０，１５０４）とともに、その間に形成された有機物質の一部を作動させるように動作可能である。
（もっと読む）

【課題】磁気メモリセルによって生成されたより多くの熱を利用して、磁気メモリセルの切り換えを容易にすること。
【解決手段】磁気メモリデバイス(100,200,300)は、磁界をかけることによって２つの抵抗状態の間で切り換え可能な磁性材料を含む磁気メモリセル(102,202,302)を含む。また、デバイス(100,200,300)は、磁気メモリセル(102,202,302)に接続されたワイヤも含み、ワイヤは、互いに電気接続された導電性の接続リンク(114,214,311)と導電性のワード線又はビット線(116,118,216,310,312)とを有する。接続リンク(114,214,311)が、ワード線又はビット線(116,118,216,310,312)と、磁気メモリセル(102,202,302)との間に配置されており、磁気メモリセルからワード線又はビット線への熱伝導の障壁を設けるようにワード線またはビット線よりも大きい熱抵抗を有する。 （もっと読む）

本発明は、半導体表面、特にシリコンに分子を付着させるための新規手順を提供するものである。ポルフィリンおよびフェロセンを含む（しかし、これらに限定されない）分子が分子ベースの情報記憶のための魅力的な候補であることは、以前に示されてきた。この新規付着手順は、単純であり、短時間に完了させることができ、最少量の材料しか必要とせず、様々な分子官能基と両立でき、場合によっては従来にない付着モチーフを生じる。これらの特徴は、ハイブリッド分子／半導体情報記憶デバイスを作るために必要な加工段階への分子材料の組込みを非常に向上させる。
（もっと読む）

本発明の相変化メモリは、相変化材料から成るメモリ材料層と相互に距離を置いて配置された第１および第２電気接点とを有し、この接点を通って電流信号がメモリ材料層のスイッチングゾーンを横断する。前記電流信号を利用して結晶相とアモルファス相の間の相変化、したがってスイッチングゾーンの相変化材料の抵抗変化を誘発する。本発明の相変化メモリの新しい概念はスイッチングゾーンが第１および第２電気接点の間の相変化メモリの水平方向に沿って配置され、電流信号が前記水平方向に沿ってスイッチングゾーンを通って伝導される。 （もっと読む）

本発明はメモリセルとして利用できる選択的導電性有機半導体（例えば、ポリマー）デバイスを提供する。導電性ポリマー（２２）を含むポリマー溶液は導電性電極（２６）に関してセルフアセンブルする。最短の導電性経路を実現できるように、処理はセルフアセンブルを行うことができる。方法において、導電面（２６）に導電性ポリマー（２３）の濃縮液を堆積し、熱と、任意に真空を与えて、導電性ポリマー（２２）を有機半導体にセルフアセンブルさせる。有機半導体は、２つもしくはそれ以上の電極を有する構造を形成し、一方で各電極間のパッシブデバイスに沿って有機半導体を利用して、シングル及びマルチセルメモリデバイス内に用いられてよい。パーティションコンポーネントはメモリデバイスと一体化され、以前に形成されたセルに関連づけられた、または以前に形成されたセルの上部への付加的メモリ層の積層とそのプログラミングとを容易にする。
（もっと読む）

選択的な横方向の電導率を有する活性層を含むことができるメモリデバイスである。活性層は複数のナノ粒子を含む。 （もっと読む）

相変化材料を使ってアナログメモリを形成することができる。相変化材料は複数の抵抗状態のうちの一つをとり、それが保存すべき特定のアナログ特性を定義する。
（もっと読む）

メモリは、カルコゲナイド材料を用いて形成されたアクセス装置を有する。アクセス装置は、アクセスされた対応メモリ素子の読み出しを妨害するスナップバック電圧を生じない。相変化メモリ素子の場合、スナップバック電圧は、層変化メモリ素子の閾値電圧よりも小さい。
（もっと読む）

本発明は、ビア内にポリマーメモリデバイスを製造する方法に関する。この方法は、少なくとも１つの金属を含む層をその上に備える半導体基板を提供するステップと、この金属を含む層中に少なくとも１つの銅コンタクトを形成するステップと、銅コンタクト上に少なくとも１つの絶縁層を形成するステップと、絶縁層に少なくとも１つのビアを形成し、銅コンタクトの少なくとも一部を露出するステップと、ビアの下側部分にポリマー材料を形成するステップと、ビアの上側部分にトップ電極材料層を形成するステップとを含む。
（もっと読む）

垂直方向の半導体装置は、電気装置そして／または相互接続を含む分離して作られた基板に付加される。多くの垂直方向の半導体装置は物理的に互いに分離され、そして同一半導体本体又は半導体基板内には配置されない。多くの垂直方向の半導体装置は取り付けられた後に個別のドープされたスタック構造を生成するため、エッチングされた数個のドーピングされた半導体領域を含む薄い層として分離して作られた基板へ付加される。あるいは多くの垂直方向の半導体装置が分離して作られた基板に取り付けるのに先立ち製作される。ドープされたスタック構造は、ダイオードキャパシタ、ｎ‐ＭＯＳＦＥＴ、ｐ‐ＭＯＳＦＥＴ、バイポーラトランジスタ、及び浮遊ゲートトランジスタのベースを形成する。強誘電体メモリー装置、強磁性体メモリー装置、カルコゲニド位相変更装置が分離して作られた基板と連結して使用するために、堆積可能なアッド‐オン層に形成される。堆積可能なアッド‐オン層は相互接続ラインを含む。

（もっと読む）

２つの電極（１０６、２０６、１０８、２０４）間に制御可能な導電媒体（１１０）を備える２つの電極で作られるメモリセル（１０４）を開示する。制御可能な導電媒体（１１０）は、活性低導電層（１１２）及び受動層（１１４）を備える。制御可能な導電媒体（１１０）は、電界の印加のような外部刺激が供給されると、インピーダンスか変わる。メモリデバイス／セルの作製方法、メモリデバイス／セルの使用方法、及び、メモリテバイス／セルを含むコンピュータのようなテバイスの使用方法も開示する。
（もっと読む）

少なくとも１種のジュウテリウム置換窒素化合物と水素同位体を含まない１または２以上の珪素含有化合物からのジュウテリウム置換窒化珪素含有材料作製方法を提供する。適するジュウテリウム置換窒素化合物として例えばＮＨ_２Ｄ、ＮＨＤ_２及びＮＤ_３を用い、適する珪素含有化合物として例えばＳｉＣｌ_４及びＳｉ_２Ｃｌ_６を用いる。本発明に従って得られるジュウテリウム置換窒化珪素含有材料は例えばトランジスタ装置中へ組み入れることができ、これにより得られたトランジスタ装置をＤＲＡＭセル中に用い、さらに得られたＤＲＡＭセルを電子システム中に用いることができる。

（もっと読む）

本発明は、クロスポイントと１Ｔ‐１セルとの双方の設計に基づくある種の利点を導入するためのメモリ技術及びメモリアレイに関する新規な変更に関する。これらの設計のある特徴を組み合わせることにより、１Ｔ‐１セル設計における読出し時間の高速化及び信号対雑音比の増大と、クロスポイント設計における高記録密度化との双方が達成される。そのために、単一のアクセストランジスタ１６を用いて、“Ｚ”軸方向に配置された複数のメモリアレイ層で垂直方向に互いに上下に積み重ねうる多重メモリセルを読出すようにする。
（もっと読む）

【課題】 ペロブスカイト型酸化物を用いて良好なトンネル接合を実現し、低磁場でも大きな磁気抵抗効果を発現する磁気抵抗効果型素子を提供する。
【解決手段】 式L₂(A_1-zR_z)₂A_n-1M_nO_3n+3+xにより表される組成を有し、結晶構造内に(L-O)₂層を有する層状ペロブスカイト型酸化物と、この酸化物を挟むようにこれに接して形成された一対の強磁性体と、を含む磁気抵抗効果型素子とする。ただし、AはCa、SrおよびBaから選ばれる少なくとも１種の元素を、LはBi、TlおよびPbから選ばれる少なくとも１種の元素を、MはTi、V、Cu、Ru、Ni、Mn、Co、FeおよびCrから選ばれる少なくとも１種の元素を、Rは希土類元素をそれぞれ示し、nは１、２または３であり、x、zは、それぞれ、−１≦x≦１、０≦z＜１により示される範囲内の数値である。 （もっと読む）