【課題】データの書き込み時および消去時における絶縁耐圧を向上させることが可能な不揮発性半導体記憶装置の製造方法を提供することを目的とする。
【解決手段】トンネル絶縁膜、第１の導電膜、ストッパ膜を堆積し、ストッパ膜、第１の導電膜、トンネル絶縁膜、半導体基板の所定深さまで素子分離溝を形成し、第１の絶縁膜を堆積し平坦化し、第１の導電膜をスリット状に加工し、第１の導電膜の側壁より半導体基板を選択的に異方性酸化を行い、電極間絶縁膜を形成し、第２の導電膜を形成し、第２の導電膜を所定量除去し電極間絶縁膜の表面を一部露出させ、第２の導電膜上に第３の導電膜を形成する。 （もっと読む）

【課題】電荷蓄積層への電荷の注入効率を向上させることが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に形成された第１の絶縁膜と、第１の絶縁膜上に形成された電荷蓄積層と、電荷蓄積層上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、第１の絶縁膜２０４を形成する工程は、下層絶縁層２０１を形成する工程と、下層絶縁層２０１上にゲルマニウム含有層２０２を形成する工程と、ゲルマニウム含有層２０２、シリコン及び酸素の反応により、中間絶縁層２０２ａを形成する工程と、中間絶縁層２０２ａ上に上層絶縁層２０３を形成する工程と、を含む。 （もっと読む）

【課題】電荷トラップ効率が可及的に高いＭＯＮＯＳ型メモリセルを有する不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】半導体基板５に離間して設けられたソース・ドレイン領域４ａ、４ｂと、ソース領域とドレイン領域４ａ、４ｂの間の半導体基板５上に設けられたトンネル絶縁膜１２と、トンネル絶縁膜１２上に設けられ、電荷をトラップする電荷蓄積膜１３と、電荷蓄積膜１３上に設けられた制御ゲート電極１６と、電荷蓄積膜１３と制御ゲート電極１６との間に設けられ、電荷蓄積膜１３側に設けられた遷移アルミナ層１４ａおよび制御ゲート電極１６側に設けられたα相アルミナ層１５ａを有するアルミナ膜と、を含むメモリセルを備えている。 （もっと読む）

【課題】ワードライン間に空洞部を有し、制御ゲート電極の側面が空洞部に露出せず、かつワードライン間の耐圧劣化を防止する。
【解決手段】半導体基板１と、前記半導体基板上に所定間隔を空けて形成され、順に積層された第１の絶縁膜２、電荷蓄積層３、第２の絶縁膜４、及び制御ゲート電極５をそれぞれ有する複数のワードラインＷＬと、前記ワードラインの側壁に形成され、高さが前記ワードラインの高さ以上である第３の絶縁膜１１と、前記ワードライン上及び隣接する前記ワードライン間の前記半導体基板上方に形成された第４の絶縁膜１８と、隣接する前記ワードライン間に位置し、上部が前記第４の絶縁膜に覆われた空洞部１９と、を備える。 （もっと読む）

【課題】イオン拡散の発生を防止でき、さらにガラス基板との密着性の良い膜を形成する半導体デバイス、半導体製造装置及びその製造方法を提供する。
【解決手段】半導体製造装置に、半導体基材上に設けられた絶縁膜上に１５ｎｍ以下の膜厚の窒化膜を形成する手段５と、前記窒化膜に１２００ＧＰａ以上の引っ張り力が備わるように処理する手段６，７と、前記窒化膜上に１５ｎｍ以下の膜厚の別の窒化膜を形成する手段５と、前記別の窒化膜に１５００ＭＰａ以上の引っ張り力が備わるように処理する手段６，７と、を備える。 （もっと読む）

【課題】半導体装置とその製造方法において、製造コストの上昇を抑えつつ、歩留まりを向上させること。
【解決手段】シリコン（半導体）基板１と、シリコン基板１に形成される素子分離絶縁膜６と、シリコン基板１の上、及び素子分離絶縁膜６の上に形成され、素子分離絶縁膜６の上に側面１３ｅを有する導電パターン１３ａと、素子分離絶縁膜６の上、導電パターン１３ａの上、及び導電パターン１３ａの側面１３ｅに形成される絶縁膜１６とを有し、導電パターン１３ａの側面１３ｅにノッチ１３ｗが形成された半導体装置による。 （もっと読む）

【課題】 メモリセルトランジスタの制御ゲート電極として金属シリサイド電極を用いても選択トランジスタメモリの特性劣化を抑制できる半導体装置を提供すること。
【解決手段】 選択トランジスタは、半導体基板１１上に設けられたゲート絶縁膜１２ｂと、ゲート絶縁膜１３ｂ上に設けられたポリシリコンゲート電極１３ｂ,１９ｂと、ポリシリコンゲート電極１３ｂ上に設けられ、金属の拡散に対してバリアとなる導電性バリア層３０と、導電性バリア層３０上に設けられたシリサイドゲート電極２５ｂとを備えている。 （もっと読む）

【課題】動作速度が向上し、信頼性の高い半導体記憶装置を提供する。
【解決手段】基板１上に所定間隔を空けて形成された複数のワードラインＷＬと、前記複数のワードラインの両端に１つずつ配置された選択トランジスタＳＴと、前記ワードライン側面、前記選択トランジスタ側面、及び前記ワードライン間の前記基板表面を覆うように形成された絶縁膜１１と、前記絶縁膜１１上に形成された高誘電率膜１２と、前記ワードライン及び前記選択トランジスタの上面を覆うように形成された層間絶縁膜２０と、前記ワードライン間に位置し、前記高誘電率膜及び前記層間絶縁膜に囲まれた第１の空洞部１９と、選択トランジスタＳＴに隣接するワードラインＷＬ１の選択トランジスタＳＴに対向する側壁部に絶縁膜１１及び高誘電率膜１２を介して形成され、上部が層間絶縁膜２０に覆われた第２の空洞部１９と、を備える。 （もっと読む）

【課題】第１のゲート絶縁膜のエッジ部へのダメージを抑制する。
【解決手段】基板と、前記基板上に形成された第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成された第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成されたゲート電極であって、前記第２のゲート絶縁膜の側面間の幅が、前記ゲート電極の側面間の幅よりも狭いようなゲート電極とを備えることを特徴とする半導体装置。 （もっと読む）

【課題】コスト効率の高い製造プロセスと、これにより得られた電荷蓄積層と制御ゲートとの間の誘電体の絶縁特性が改良された不揮発性デバイスとを提供する。
【解決手段】不揮発性メモリデバイス２０の製造方法において、電荷が蓄積される層３の上部層の上に、ＤｙＳｃＯのシリコン酸化物消費材料の層を成長させる工程を含む。また、ポリシリコン間／ブロッキング誘電体４１，４２が、電荷が蓄積される層３の上部層の上に、ＤｙＳｃＯのシリコン酸化物消費材料の層を含み、シリコン酸化物消費材料が上部層の少なくとも一部を消費した不揮発性メモリデバイス。 （もっと読む）

【課題】熱的安定性に優れた不揮発性記憶素子を提供する。
【解決手段】不揮発性記憶素子は、半導体領域１１と、半導体領域１１内に互いに離間して設けられたソース領域１２及びドレイン領域１３と、ソース領域１２及びドレイン領域１３間の半導体領域１１上に設けられたトンネル絶縁膜１４と、トンネル絶縁膜１４上に設けられた電荷蓄積層１５と、電荷蓄積層１５上に設けられたブロック絶縁膜１６と、ブロック絶縁膜１６上に設けられた制御ゲート電極１７とを含む。電荷蓄積層１５は、Ｈｆ、Ａｌ、Ｚｒ、Ｔｉ、及び希土類金属のうち少なくとも１つを含む、全部又は一部が結晶化した酸化物、窒化物、或いは酸窒化物を含む。ブロック絶縁膜１６は、希土類金属のうち少なくとも１つを含む酸化物、酸窒化物、シリケート、或いはアルミネートを含む。 （もっと読む）

【課題】電荷トラップ量の大きな電荷蓄積膜を有する高性能なＭＯＮＯＳ型の不揮発性半導体メモリ装置およびその製造方法を提供する。
【解決手段】半導体基板上のトンネル絶縁膜と、トンネル絶縁膜上の電荷蓄積膜と、電荷蓄積膜上のブロッキング絶縁膜と、ブロッキング絶縁膜上の制御ゲート電極と、制御ゲート電極の両側の半導体基板に形成されるソース／ドレイン領域を備え、電荷蓄積膜が、少なくともシリコン窒化膜と、シリコン窒化膜上のＬａおよびＳｉを含む絶縁膜を備えることを特徴とする不揮発性半導体メモリ装置およびその製造方法。 （もっと読む）

【課題】ディボットを発生させることなく、フローティングゲートの鋭角部を適切に形成するスプリットゲート型の不揮発性半導体記憶装置の提供。
【解決手段】不揮発性半導体記憶装置は、コントロールゲート及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向する消去ゲート１０と、半導体基板１から突出する第１突出部ＰＲ１を有する第１素子分離構造６−１と、半導体基板１から突出する第２突出部ＰＲ２を有する第２素子分離構造６−２と、を備える。第１突出部ＰＲ１は、第１傾斜面ＳＬＰ１を有し、第２突出部ＰＲ２は、第２傾斜面ＳＬＰ２を有する。それら第１傾斜面ＳＬＰ１と第２傾斜面ＳＬＰ２は対向しており、その間隔は半導体基板１から離れるにつれて広くなる。フローティングゲート３は、第１突出部ＰＲ１と第２突出部ＰＲ２に挟まれており、それらより半導体基板１側に位置する部分を少なくとも有する。 （もっと読む）

【課題】スプリットゲート型の不揮発性半導体記憶装置において、読み出し速度と消去速度を向上させること。
【解決手段】不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向し全体がその上面ＦＵＳよりも上に位置する消去ゲート１０と、を備える。フローティングゲート３の上面ＦＵＳは、対向する第１辺ＦＥ１と第２辺ＦＥ２を含む。消去ゲート１０の底面ＥＢＳは、第１辺ＦＥ１と第２辺ＦＥ２との間の上面ＦＵＳよりも第１辺ＦＥ１及び第２辺ＦＥ２に近い。 （もっと読む）

【課題】窒化シリコンからなる電荷蓄積部を備えたメモリー素子で、より長時間安定に電子を保持できるようにする。
【解決手段】基板１０１の上に形成された層間絶縁層１０２と、層間絶縁層１０２の上に形成されたゲート電極１０３と、ゲート電極１０３を覆うように形成された下部絶縁層１０４と、下部絶縁層１０４の上に形成された窒化シリコンからなる電荷蓄積部１０５と、電荷蓄積部１０５の上にこれを覆うように形成された上部絶縁層１０６と、上部絶縁層１０６の上に形成されたチャネル層１０７と、チャネル層１０７のチャネルが形成される領域を挟むように配置されたソース１０８およびドレイン１０９とを備え、電荷蓄積部１０５を構成している窒化シリコンに、窒化シリコンを構成している原子とは未結合状態で導入された水素原子を含むようにした。 （もっと読む）

【課題】スプリットゲート型の不揮発性半導体記憶装置において、消去ゲートと対向するフローティングゲートの鋭角部をより尖らせること。
【解決手段】不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向する消去ゲート１０と、を備える。フローティングゲート３の側面は、対向する第１側面ＦＳＳ１と第２側面ＦＳＳ２を含む。第１側面ＦＳＳ１と第２側面ＦＳＳ２の間隔は、上面ＦＵＳから半導体基板１側に向かうにつれて狭くなる。 （もっと読む）

【課題】３０ｎｍ以下の微細化に適応できるフラッシュメモリ及びその製造方法を提供する。
【解決手段】基板１０１に接続された上部にスペーサ絶縁膜１１６を有するフィン構造のビットラインから形成されたメモリセル部の最小加工寸法をＦとするとき、独立に書き込み／消去可能なビットライン２本が対になって４Ｆ周期に配置されてメモリセル部が形成され、一対のフィンの上部を覆うように記憶絶縁膜が形成されている。 （もっと読む）

【課題】 段差を有する拡散領域を含む半導体装置の製造に際し、リーク電流の発生回避と拡散領域内の低抵抗化との両立可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板１上に、Ｘ方向に延伸する活性領域２、Ｙ方向に延伸するコントロールゲート電極７、両者の交差部にフローティングゲート電極５を夫々形成し、複数の活性領域２を横切るソース形成予定領域内に係るトレンチ内の埋め込み絶縁膜３を除去し、コントロールゲート電極７をマスクとして不純物イオン注入を行って段差を有するソース領域９ｂと平坦なドレイン領域９ａを形成する。その後、半導体基板１の全面にＣｏ膜１０、Ｔｉ膜１１、ＴｉＮ膜１２を、Ｃｏ膜１０に対するＴｉ膜１１の膜厚比率が１．０以上１．４以下となるようにこの順に成膜した後、アニール処理を行って、コントロールゲート電極７及びソース／ドレイン拡散領域９とＣｏ膜１０との接触領域をシリサイド化する。 （もっと読む）

【課題】良好な特性で且つ信頼性の高い素子分離領域を有する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０１上に、フラッシュメモリのメモリセルにおけるゲート絶縁膜１０２と電極膜１０３を含む積層膜を形成する工程と、前記積層膜を反応性イオンエッチングによって加工し、素子分離領域を形成するためのアイソレーション溝を形成し、このアイソレーション溝内に前記半導体基板の表面を露出させる工程と、前記アイソレーション溝内に、第一の埋め込み絶縁膜として、成膜時に下地選択性を示すＯ_３−ＴＥＯＳ膜１０７を形成する工程と、前記アイソレーション溝を第二の埋め込み絶縁膜１０８によって埋め込むことで、ＳＴＩ構造の素子分離領域を形成する工程とを具備する。 （もっと読む）

【課題】複雑な工程を経ることなく不揮発性半導体記憶素子を製造する。
【解決手段】不揮発性半導体記憶素子１０は、絶縁基板１１と、絶縁基板１１上に設けられ、ソース領域１３ｓ、チャネル領域１３ｃ、及びドレイン領域１３ｄが形成された半導体層１３と、半導体層１３を覆うように設けられたゲート絶縁膜１４と、ゲート絶縁膜１４内に、半導体層１３のチャネル領域１３ｃに対応するように埋設されたメモリ用金属粒子層１５と、ゲート絶縁膜１４上に、半導体層１３のチャネル領域１３ｃに対応するように設けられたゲート電極１６と、を備える。 （もっと読む）