【課題】厚膜化しない場合であっても格子不整合を０．０８５％未満に緩和することが可能であり、これによりデバイス特性を向上させることの可能なメタモルフィックデバイスを提供する。
【解決手段】メタモルフィックバッファ層１２が基板１１（ＧａＡｓ基板）とトランジスタ動作部２０との間に設けられている。メタモルフィックバッファ層１２は基板１１上にＩｎＰ層（図示せず）を結晶成長させると共にそのＩｎＰ層の全体にＡｓをドープすることにより形成されたＡｓドープＩｎＰ層１２Ａである。 （もっと読む）

【課題】窒化物半導体単結晶膜を有する化合物半導体デバイスにおいて、高耐圧かつ低損失であり、ＨＥＭＴ等に好適に用いられる化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイスを提供する。
【解決手段】導電性ＳｉＣ単結晶２上に、厚さ３〜２５０ｎｍのＡｌ_xＧａ_1-xＮ単結晶層（０＜ｘ≦１）３ａおよび厚さ３〜２５０ｎｍのＡｌ_yＧａ_1-yＮ単結晶層（０≦ｙ＜１、ｘ≠ｙ）３ｂが交互に５〜５００組繰り返し積層されている多層単結晶層３と、厚さ０．５〜５μｍのＧａＮ単結晶層４と、デバイス活性層５とを順次積層した化合物半導体デバイス用基板に、ショットキー電極およびオーミック電極６を形成する。 （もっと読む）

【課題】層厚の厚い高品質な窒化物半導体結晶層が、該結晶層内の歪を緩和させた状態で、再現性よく得られる半導体装置を提供すること。
【解決手段】基板１であるＳｉ基板上に、核形成層２であるＡｌＮ層(層厚１５０ｎｍ)、バッファ層３であるＩｎ_１−ＸＡｌ_ＸＮ組成傾斜層(層厚２１０ｎｍ、Ｉｎ組成１−Ｘは、上から下に向けて、０.１７から０.１まで変化、組成変化率 層厚３０ｍｎあたり０.０１)、窒化物半導体結晶層４である、ＧａＮ層(層厚１０００ｎｍ)およびＡｌＧａＮバリア層(層厚２５ｎｍ、Ａｌ組成０.２５)を、順次積層してなる積層構造を有する半導体装置を構成する。 （もっと読む）

【課題】良好なノーマリーオフを実現し、低消費電力、大電流、高耐圧、およびハイパワーで動作可能な窒化物半導体素子を提供すること。
【解決手段】電子供給層であるＡｌ_0.3Ｇａ_0.7Ｎ１５上に、Ａｌ_0.3Ｇａ_0.7Ｎ１５よりも大きな格子定数を有する、電子走行層であるＧａＮ１６が形成されている。Ａｌ_0.3Ｇａ_0.7Ｎ１５のＧａＮ１６側の表面は、ＩＩＩ族面であるので、自発分極電界Ｐ_自は、Ａｌ_0.3Ｇａ_0.7Ｎ１５側からＧａＮ１６側の方向である。上述のように、ＧａＮ１６の格子定数はＡｌ_0.3Ｇａ_0.7Ｎ１５の格子定数よりも大きいので、ＧａＮ１６には圧縮応力がかかりＧａＮ１６層を歪ませることにより、Ａｌ_0.3Ｇａ_0.7Ｎ１５側からＧａＮ１６側へと向かうピエゾ分極電界が生じる。 （もっと読む）

【課題】リサーフの効果を用いる構造により窒化物系ヘテロ接合トランジスタの高耐圧化を行う。
【解決手段】窒化物半導体により構成されるトランジスタにおいて、ＧａＮ層３とＡｌ_ｙＧａ_１−ｙＮバリアー層４のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型チャンネルに対して、Ａｌ_ｘＧａ_１−ｘＮバリアー層２とＧａＮ層３のヘテロ接合にｐ型の二次元状キャリアを持つ電界制御チャンネルを平行に形成し、チャンネルと電界制御チャンネルが空乏化したときの空間固定電荷の面密度が実質的に等しくなるトランジスタ構造とすることにより、リサーフ効果を持たせ、これにより、オン耐圧やオフ耐圧の向上を行う。 （もっと読む）

【課題】ソース−ドレイン間の電流−電圧特性におけるヒステリシス現象を防ぎ、出力電力を向上させた、ＧａＮ系化合物半導体からなる電界効果トランジスタを提供する。
【解決手段】基板１上に、ＧａＮ系化合物半導体からなるバッファ層２、電子走行層３および電子供給層４が順次積層されてなる電界効果トランジスタにおいて、前記基板１裏面側に電界発光層１１を設け、前記電界発光層１１からの光は基板１を透過して、前記バッファ層２、電子走行層３および電子供給層４を照射するようにする。 （もっと読む）

【課題】シリコン単結晶基板上に完全に転位をなくした（無欠陥の）III −Ｖ族化合物半
導体層を形成することを目的とする。
【解決手段】シリコン単結晶基板１と、シリコン単結晶基板１上にその臨界膜厚以下の厚さに形成されたＧａＰバッファ層２と、ＧａＰバッファ層２上に形成されシリコン単結晶に実質的に格子整合するように窒素（Ｎ）をＶ族元素に対して１％〜１０％添加したIII −Ｖ族化合物半導体からなる複数の半導体層３とを有する。 （もっと読む）

【課題】積層構造表面のクロスハッチの発生を防止して製造上の問題をなくしかつゲート電極部での電流リークを抑制できる電界効果トランジスタを提供すること。
【解決手段】ＧａＡｓ基板と、ＧａＡｓ基板上に形成され、Ａｌ_ｘＧａ_１−ｘＡｓ層（ただし０≦ｘ≦１）とＩｎＰ層との交互積層構造を有するバッファ層と、バッファ層上に形成され、ＩｎＰ、ＩｎＡｌＡｓ、ＩｎＧａＡｓのいずれかを主要組成とする材料の膜が複数積層された構造を有し、かつトランジスタ機能を有するトランジスタ動作部とを具備する。 （もっと読む）

【課題】 半導体のヘテロ構造を含むにも拘らず、ゲート電圧が印加されていない状態では電流が流れないノーマルオフタイプのトランジスタなどの半導体装置を提供する。
【解決手段】 半導体装置１のチャネル層１３に接して設けられるバリア層１４を、チャネル層１３を構成する半導体材料のａ軸格子定数ａ_１以上のａ軸格子定数ａ_２を有し、かつチャネル層１３を構成する半導体材料のバンドギャップＥｇ_１よりも大きいバンドギャップＥｇ_２を有する半導体材料で形成し、バリア層１４に接するようにピエゾ効果材層１５を設け、ピエゾ効果材層１５のバリア層１４に接する側と反対側にゲート電極１８を設ける。これによって、ゲート電圧がゼロの場合にはドレイン電流が流れず、ゲート電極１８に電圧を印加すると、ピエゾ効果材層１５が変形してバリア層１４に応力が印加され、ドレイン電流が流れる状態となるノーマルオフタイプのトランジスタ１が得られる。 （もっと読む）

【課題】Ｓｉまたはシリコン・オン・インシュレータ（ＳＯＩ）基板上に、薄い（３００ｎｍ未満）歪み緩和Ｓｉ_1-xＧｅ_xバッファ層を形成する方法を提供する。
【解決手段】これらのバッファ層は、歪みを緩和し、著しく平坦な表面を有し、貫通転位（ＴＤ）密度が低い、すなわち１０⁶ｃｍ^-2未満である、一様な分布の不整合転位を有する。この手法は、擬似格子整合またはほぼ擬似格子整合したＳｉ_1-xＧｅ_x層すなわち不整合転位が存在しない層を成長させることから開始し、次いでＨｅまたは他の軽元素を注入し、続いてアニーリングを行って、実質的な歪み緩和を得る。この方法によって機能する極めて有効な歪み緩和機構は、Ｓｉ／Ｓｉ_1-xＧｅ_x界面の下に、Ｓｉ（００１）表面に平行な、Ｈｅが誘導した小板（泡でない）における転位核化である。
（もっと読む）

ソース電極およびドレイン電極が半導体層に接触した、基板上の複数の活性半導体層を備えるトランジスタ。ゲートが、ソース電極とドレイン電極との間に、複数の半導体層上に形成される。複数のフィールドプレートが、半導体層上に配置され、各フィールドプレートは、ゲートのエッジからドレイン電極に向かって延び、また各フィールドプレートは、前記半導体層から、また他のフィールドプレートから分離される。最上部のフィールドプレートは、ソース電極に電気的に接続され、他のフィールドプレートは、ゲートまたはソース電極に電気的に接続される。
（もっと読む）