【課題】ＧａＮ系半導体層のグレインサイズを大型化することが可能な半導体装置を提供すること。
【解決手段】本発明は、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０と、Ｓｉ基板１０の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層１２と、ＡｌＮ層１２上に設けられたＧａＮ系半導体層２０と、を備える半導体装置１００である。 （もっと読む）

【課題】高耐圧化した窒化物半導体装置を提供する。
【解決手段】窒化物半導体装置２００は、シリコン基板２０１上に形成されたバッファ層２２０と、バッファ層２２０上に形成された第１の窒化物超格子層２０４ａと、第１の窒化物超格子層２０４ａ上に形成された活性領域層２３０とを備え、バッファ層２２０は、不純物がドープされた第２の窒化物超格子層２０４ｂと、第２の窒化物超格子層２０４ｂ上に形成され、不純物がドープされた第１の窒化物半導体層２０５と、第１の窒化物半導体層２０５上に形成され、第１の窒化物半導体層２０５よりもＡｌ組成及び不純物の濃度が高い第２の窒化物半導体層２０６とを有する。 （もっと読む）

【課題】 発光効率が高く信頼性の高い窒化物半導体発光素子を提供する。
【解決手段】本発明の実施の形態の窒化物半導体素子は、第１の主面上の面内方向に形成された複数の凸部１ａと、隣接する前記凸部の間の凹部１ｂと、を有する基板１と、前記基板１の前記凹部１ａ及び前記凸部１ｂ上に形成されたＡｌ_ｘ１Ｇａ_１−ｘ１Ｎ（０≦ｘ１≦１）第１埋込層２と、前記第１埋込層２上に形成されたＩｎ_ｙＡｌ_ｚＧａ_{１−ｙ−ｚ}Ｎ（０＜ｙ≦１、０≦ｚ≦１）埋込層３と、前記埋込層３上に形成されたＡｌ_ｘ２Ｇａ_１−ｘ２Ｎ（０≦ｘ２≦１）第２埋込層４と、を備える。前記第１埋込層２の前記凹部１ｂの上に形成された部分と、前記第１埋込層２の前記凸部１ａの上に形成された部分とは、互いに結合しない。前記埋込層３の前記凹部１ｂの上に形成された部分と、前記埋込層３の前記凸部１ａの上に形成された部分とは、互いに結合している。 （もっと読む）

【課題】
しきい値電圧をより向上させることのできる、中間層とデバイス活性層の間にノーマリ
ーオフ作用をもつ窒化物半導体層を形成する。
【解決手段】
Ｓｉ単結晶基板上に形成され窒化物半導体の積層構造からなる中間層と、中間層上に形成され、組成Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．０５）、厚さ２００ｎｍ以上２０００ｎｍ以下、炭素濃度１´１０^１８ａｔｏｍｓ／ｃｍ^３以上１´１０^２１ａｔｏｍｓ／ｃｍ^３以下の窒化物半導体からなる領域１と、領域１上に形成され、組成Ａｌ_ｙＧａ_１−ｙＮ（０．１≦ｙ≦１）、厚さ０．２ｎｍ以上１００ｎｍ以下、炭素濃度１´１０^１８ａｔｏｍｓ／ｃｍ^３以上１´１０^２１ａｔｏｍｓ／ｃｍ^３以下の窒化物半導体からなる領域２と、領域２上に形成される窒化物半導体のデバイス活性層からなる窒化物半導体基板。 （もっと読む）

【課題】バッファで改善された結晶性および平坦性を有効に機能積層体に引き継がせることにより、機能積層体の平坦性および結晶性を向上させた半導体素子をその製造方法とともに提供する。
【解決手段】基板１上に、バッファ２と、複数の窒化物半導体層を含む機能積層体３とを具える半導体素子１００であって、機能積層体３は、バッファ２側にｎ型またはｉ型である第１のＡｌ_ｘＧａ_１−ｘＮ層４(０≦ｘ＜１)を有し、バッファ２と機能積層体３との間に、第１のＡｌ_ｘＧａ_１−ｘＮ層４とＡｌ組成が略等しいｐ型不純物を含むＡｌ_ｚＧａ_１−ｚＮ調整層５(ｘ−０．０５≦ｚ≦ｘ＋０．０５、０≦ｚ＜１)を具え、バッファ２は、少なくとも機能積層体３側にＡｌ_αＧａ_１−αＮ層(０≦α≦１)を含み、該Ａｌ_αＧａ_１−αＮ層のＡｌ組成αと、第１のＡｌ_ｘＧａ_１−ｘＮ層４のＡｌ組成ｘとの差が、０．１以上であることを特徴とする。 （もっと読む）

【課題】 リーク電流の増加を抑制しつつ、基板上のIII族窒化物半導体の超格子構造の周期数を増やした場合でもクラックの発生を抑制できる窒化物半導体素子を提供する。
【解決手段】 基板２上に、ＧａＮ層１０およびＡｌＮ層１１が複数対交互に積層された第１ＧａＮ／ＡｌＮ超格子層８を形成し、この第１ＧａＮ／ＡｌＮ超格子層８に接するように、ＧａＮ層１２およびＡｌＮ層１３が複数対交互に積層された第２ＧａＮ／ＡｌＮ超格子層９を形成する。第２ＧａＮ／ＡｌＮ超格子層９上には、ＧａＮ電子走行層６およびＡｌＧａＮ電子供給層７からなる素子動作層を形成する。これにより、ＨＥＭＴ１を構成する。このＨＥＭＴ１において、第１ＧａＮ／ＡｌＮ超格子層８のｃ軸平均格子定数ＬＣ１と、第２ＧａＮ／ＡｌＮ超格子層９のｃ軸平均格子定数ＬＣ２と、ＧａＮ電子走行層６のｃ軸平均格子定数ＬＣ３とが、式（１）ＬＣ１＜ＬＣ２＜ＬＣ３を満たすようにする。 （もっと読む）

【課題】Ｓｉ基板の上に形成した窒化物半導体素子の生産性及び動作特性を向上させる。
【解決手段】窒化物半導体素子は、シリコン基板１０１の上に初期層１０２を介して形成された歪み抑制層１１０と、歪み抑制層の上に形成された動作層１２０とを備えている。歪み抑制層１１０は、第１のスペーサ層１１１と、第１のスペーサ層の上に接して形成された第２のスペーサ層１１２と、第２のスペーサ層の上に接して形成された超格子層１１３とを有している。第１のスペーサ層は、格子定数が第２のスペーサ層よりも大きい。超格子層は、第１の層１１３Ａ及び第１の層よりも格子定数が小さい第２の層１１３Ｂが交互に積層されている。超格子層の平均の格子定数は、第１のスペーサ層の格子定数よりも小さく且つ第２のスペーサ層の格子定数よりも大きい。 （もっと読む）

【課題】基板上に窒化物半導体をエピタキシャル成長する場合、窒化物半導体素子厚さに依存しない反りの制御が可能になる多層構造窒化物半導体素子の構造を提供する。
【解決手段】多重構造窒化物半導体は、基板１上に、窒化物半導体が１層かまたは複数層積層されたバッファ層２と、バッファ層２上に窒化物半導体が形成された多層構造バッファ層３と、多層構造バッファ層３上に窒化物半導体が１層かまたは複数層積層された半導体層４とから構成される。多層構造バッファ層３は多層構造バッファ層５と多層構造バッファ層５上に接したバッファ層６とが１層かまたは複数層積層されることで成り、多層構造バッファ層５は、バッファ層７とバッファ層７上に接したバッファ層８から成り、バッファ層７とバッファ層８は複数層積層されている。バッファ層７およびバッファ層８のすくなくとも一方の３族材料の組成を変化させることで窒化物半導体素子の反りの制御を可能にした。 （もっと読む）

【課題】 高い閾値電圧と、低いオン抵抗とを両立可能であり、かつ、パラレル伝導を抑制できる電界効果トランジスタを提供する。
【解決手段】
基板601上に、III族窒化物のバッファ層602、チャネル層603、障壁層605、およびキャップ層606が、前記順序で積層され、
各半導体層の上面は、(0001)結晶軸に垂直なIII族原子面であり、
バッファ層602は、格子緩和され、
障壁層605は、引っ張り歪みを有し、
チャネル層603およびキャップ層606が圧縮歪みを有するか、または、チャネル層603が格子緩和され、キャップ層606が引っ張り歪みを有し、
障壁層605上の一部の領域に、キャップ層606、ゲート絶縁膜607、およびゲート電極608が、前記順序で積層され、他の領域に、ソース電極609とドレイン電極610が形成されていることを特徴とする電界効果トランジスタ。 （もっと読む）

【課題】Ａｌ含有率が低いＡｌＧａＮ層やＧａＮ層を用いた超格子歪緩衝層を平坦性良く形成すると共に、該超格子歪緩衝層上に平坦性および結晶性が良好な窒化物半導体層を形成した窒化物半導体素子を提供する。
【解決手段】基板と、基板上に形成されたＡｌＮからなるＡｌＮ歪緩衝層と、ＡｌＮ歪緩衝層上に形成された超格子歪緩衝層と、超格子歪緩衝層上に形成された窒化物半導体層とを備える窒化物半導体素子であって、超格子歪緩衝層は、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．２５）よりなり、且つ、ｐ型不純物を含む第１の層と、ＡｌＮよりなる第２の層とを交互に積層して超格子構造を形成したものであることを特徴とする、窒化物半導体素子である。 （もっと読む）

【課題】 チャネルの高い移動度と、優れた縦方向耐圧とを得た上で、安定して低いオン抵抗を確保することができる、半導体装置等を提供する。
【解決手段】本発明の半導体装置は、ｎ型ドリフト層４／ｐ型層６／ｎ型表層８を含むＧａＮ系積層体１５、に形成され、ＧａＮ系積層体には、開口部５が設けられ、再成長層２７と、ゲート電極１１と、ソース電極３１と、ドレイン電極３９とを備え、再成長層２７は電子走行層２２および電子供給層２６を含み、チャネルが二次元電子ガスであり、ｐ型層６とｎ型表層８との間、および開口部を囲むＧａＮ系積層体の端面と再成長層との間、の少なくとも一方に、ＧａＮよりも格子定数が小さいエピタキシャル層が挿入されていることを特徴とする。 （もっと読む）

【課題】単一のダイの上にIII−Ｖ族半導体デバイスをIＶ族半導体デバイスと共に集積する、複合デバイスの製造方法を提供する。
【解決手段】IＶ族半導体基板２０２上にIII−Ｖ族半導体本体２７４ａ，２７４ｂを形成するステップと、III−Ｖ族半導体本体にトレンチを形成し、トレンチ内にIＶ族半導体本体２３２を形成するステップとを有する。この方法は、IＶ族半導体本体内に少なくとも1つのIＶ族半導体デバイス２７２を製造するステップと、III−Ｖ族半導体本体内に少なくとも1つのIII−Ｖ族半導体デバイス２７４を製造するステップも含む。III−Ｖ族半導体本体の上面とIＶ族半導体本体の上面とを平坦化して、それぞれの上面をほぼ同一平面にするステップをさらに含む。一実施形態では、トレンチの側壁に隣接する、前記IＶ族半導体本体の欠陥領域に、少なくとも1つの受動デバイスを製造するステップをさらに含む。 （もっと読む）

【課題】トランジスタ中の電子移動度を向上させる上、デバイスの性能を向上させる高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタは、基板１１０と、基板１１０上に形成したバッファ層１２０と、複数のＩｎＧａＡｓ薄膜と複数のＩｎＡｓ薄膜とを交互に積層して形成した超格子構造を含み、バッファ層１２０上に形成したチャネル層１３０と、チャネル層１３０上に形成したスペーサ層１４０と、スペーサ層１４０上に形成したショットキー層１６０と、ショットキー層１６０上に形成したキャップ層１７０とを備える。 （もっと読む）

【課題】高移動度チャネルを有する装置のソース/ドレイン工学を提供する。
【解決手段】集積回路構造は、基板及び基板の上方のチャネルを備える。チャネルは、III族元素とV族元素から構成される第一III-V族化合物半導体材料からなる。ゲート構造はチャネルの上方に設置される。ソース/ドレイン領域はチャネルに隣接し、本質的に、シリコン、ゲルマニウム、及び、それらの組み合わせからなる群から選択されるドープされたIV族半導体材料から形成されるIV族領域を含む。 （もっと読む）

【課題】割れの発生を抑制することに加え、結晶性も向上させたIII族窒化物半導体を提供する。
【解決手段】シリコン基板と、該シリコン基板上に形成した歪超格子積層体と、該歪超格子積層体上に成長したIII族窒化物積層体とを具えるIII族窒化物積層基板であって、前記歪超格子積層体は、少なくとも前記シリコン基板側から順に第１超格子積層体と第２超格子積層体とを有し、前記第１超格子積層体は、AlN層とGaN層とを交互に積層してなり、前記第２超格子積層体は、AlN層とAl_xGa_1-xN(0＜x＜1)層とを交互に積層してなり、かつ前記第１超格子積層体の総厚が１μmを超えることを特徴とする。 （もっと読む）

【課題】化合物半導体エピタキシャルウェハ外周部より得られたＨＥＭＴ素子であってもリーク電流の急激な増加がなく、良好な耐圧を持つＨＥＭＴ素子が得られる化合物半導体エピタキシャルウェハ及びその製造方法、並びにこのような化合物半導体エピタキシャルウェハを用いて得られるＨＥＭＴ素子を提供する。
【解決手段】基板１上に、バッファ層３と、下部電子供給層４と、電子走行層５と、上部電子供給層６と、を有する化合物半導体エピタキシャルウェハ１０において、前記バッファ層３はＡｌＧａＡｓからなり、前記下部電子供給層４及び前記上部電子供給層６はＡｌＧａＡｓからなり、前記下部電子供給層４及び前記上部電子供給層６のＡｌ組成が０.２
０以上０.２７以下であり、かつ前記バッファ層３のＡｌ組成が前記下部電子供給層４の
Ａｌ組成より小さい。 （もっと読む）

【課題】反りが抑制された、半導体素子用のエピタキシャル基板を提供する。
【解決手段】下地基板１の上にIII族窒化物層群を積層形成した半導体素子用のエピタキシャル基板１０において、III族窒化物層群が、少なくとも２層以上のIII族窒化物層が積層された緩衝層２と、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０＜ｚ１≦１、ｘ１＋ｙ１＋ｚ１＝１）なる組成のIII族窒化物からなるチャネル層３と、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（０≦ｘ２≦１、０＜ｙ２≦１、０≦ｚ２≦１、ｘ２＋ｙ２＋ｚ２＝１）なる組成のIII族窒化物からなる障壁層４と、を備え、緩衝層２の少なくとも１つが、格子空孔を有する格子空孔内在層２３であるようにする。 （もっと読む）

【課題】ＡｌＮを含む基板上において、電気特性に優れた横型デバイスを得ること。

【解決手段】化学式Ａｌ_ａ’Ｇａ_１−ａ’Ｎ（０＜ａ’≦１）で表される組成をもつ基板（１１、１２ａ）上に、緩衝層（１２ａ、１２ｂ）を介して、化学式Ａｌ_ｍ’Ｇａ_１−ｍ’Ｎ（０≦ｍ’＜１）で表される組成をもつ能動層（１３、１４）が形成され、前記能動層上に離間して第１及び第２の主電極（１５、１６）が形成された構成を備え、前記能動層において前記第１及び第２の主電極間に電流が流されて動作する半導体装置（１０）であって、
前記緩衝層は、化学式Ａｌ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ’＞ｂ＞ｍ’）で表される組成を有することを特徴とする半導体装置。 （もっと読む）

【課題】基板と能動層との間に導電性半導体層を挿入した構成をもつＧａＮ系デバイスにおいて、導電性半導体層中のドーパントの悪影響を抑制する。
【解決手段】このＨＥＭＴ素子１０においては、基板１１としてｎ−ＧａＮ（ｎ型のＧａＮウェハ）が用いられる。この上に、リーク電流の低減及び電流コラプス抑制等のためにｐ型ＧａＮ層（導電性半導体層）１２が形成される。ｐ型ＧａＮ層１２の上に、ノンドープＡｌＮ層（半絶縁性半導体層）１３が形成され、その上に、半絶縁性ＧａＮからなる電子走行層（能動層）１４、ｎ−ＡｌＧａＮからなる電子供給層（能動層）１５が、ＭＢＥ法、ＭＯＶＰＥ法等によって順次形成される。 （もっと読む）

【課題】横方向リーク電流の低減と横方向耐圧特性を両立させ、縦方向耐圧を向上させる電子デバイス用エピタキシャル基板を提供する。
【解決手段】Si基板１上のバッファ３上にIII族窒化物層をエピタキシャル成長させた、チャネル層４ａおよび電子供給層４ｂを有する主積層体４を具え、前記バッファは、Si基板と接する初期成長層５および初期成長層上の超格子多層構造からなる超格子積層体６を有し、初期成長層はAlN材料からなり、前記超格子積層体はB_ａ1Al_b1Ga_c1In_d1N材料からなる第１層６ａおよび第１層とはバンドギャップの異なるＢ_ａ2Ａｌ_ｂ2Ｇａ_ｃ2Ｉｎ_ｄ2Ｎ材料からなる第２層６ｂを積層してなり、前記超格子積層体と、前記主積層体を構成するチャネル層のバッファ側の部分は、Ｃ濃度が1×10¹⁸/cm³以上であり、チャネル層の電子供給層側の部分は、Ｃ濃度が４×１０^１６／ｃｍ^３以下であることを特徴とする。 （もっと読む）