半導体装置
【課題】ＧａＮ系半導体層のグレインサイズを大型化することが可能な半導体装置を提供すること。
【解決手段】本発明は、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０と、Ｓｉ基板１０の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層１２と、ＡｌＮ層１２上に設けられたＧａＮ系半導体層２０と、を備える半導体装置１００である。
【解決手段】本発明は、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０と、Ｓｉ基板１０の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層１２と、ＡｌＮ層１２上に設けられたＧａＮ系半導体層２０と、を備える半導体装置１００である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にＳｉ基板上に形成されたＧａＮ系半導体層を有する半導体装置に関する。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子などに用いられている。特に、マイクロ波、準ミリ波、ミリ波などの高周波帯域での増幅に適した半導体装置として、例えば高電子移動度トランジスタ（ＨＥＭＴ）などのＦＥＴが知られている。
【０００３】
ＧａＮ層を成長する基板として一般には、サファイア基板やＳｉＣ（炭化シリコン）基板などが用いられている。しかしながら、サファイア基板やＳｉＣ基板は高価なことから、比較的安価なＳｉ（シリコン）基板上にＧａＮ層を成長させる技術が開発されている。Ｓｉ基板上にＧａＮ層を成長させる場合、ＳｉとＧａとは反応し易いことから、Ｓｉ基板とＧａＮ層との間にバリア層としてＡｌＮ（窒化アルミニウム）層を設けている。
【０００４】
しかしながら、ＡｌＮ層上にＧａＮ層を直接成長すると反り、クラックの良好なＧａＮ層を得ることができない。そこで、ＡｌＮ層とＧａＮ層との間にＡｌＧａＮ層を設ける技術が開発されている。例えば、特許文献１には、ＡｌＧａＮ層のＡｌ組成比を限定することで、結晶性が良好で且つ反りの小さい基板が得られる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１６６３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
Ｓｉ基板上に形成したＡｌＮ層を介してＧａＮ系半導体層を成長させた場合、ＧａＮ系半導体層は単一結晶とはならず、一定のグレインサイズを持った結晶の集まりとなる。グレイン毎に結晶軸が回転、傾斜しているため、グレイン境界では、結晶軸の異なる結晶が接合することになり、結晶に歪み、欠陥、転移などが生じ易い。この結果、ＧａＮ系半導体装置の特性が劣化してしまう。
【０００７】
ＧａＮ系半導体層の特性劣化を抑制するには、結晶に歪み、欠陥、転移などが生じることを抑えればよく、このためには、グレイン境界を少なくすればよい。グレイン境界を少なくすることは、グレインサイズを大型化して、グレイン境界の密度を低減することで実現できる。
【０００８】
本発明は、上記課題に鑑みなされたものであり、ＧａＮ系半導体層のグレインサイズを大型化することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板と、前記Ｓｉ基板の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層と、前記ＡｌＮ層上に設けられたＧａＮ系半導体層と、を備えることを特徴とする半導体装置である。本発明によれば、ＧａＮ系半導体層のグレインサイズを大型化することができる。これにより、半導体装置の特性を改善できる。
【００１０】
上記構成において、前記Ｓｉ基板の主面は、前記（１１１）面である構成とすることができる。この構成によれば、ＧａＮ系半導体層のグレインサイズをより大型化できる。
【００１１】
上記構成において、前記ＡｌＮ層の前記（００２）面のＸ線回折におけるロッキングカーブの半値幅は１０００ｓｅｃ以下である構成とすることができる。この構成によれば、ＧａＮ系半導体層のグレインサイズをより大型化できる。
【００１２】
上記構成において、前記ＡｌＮ層の厚さは、１００ｎｍ以上であって５００ｎｍ以下である構成とすることができる。この構成によれば、耐圧の確保と基板の割れの抑制とが実現できる。
【００１３】
上記構成において、前記ＧａＮ半導体層のグレインサイズは、２５００００μｍ２以上である構成とすることができる。
【００１４】
上記構成において、前記半導体装置は、ゲート電位がゲート絶縁膜を介して印加される構造、ゲート電位がショットキー接合を介して印加される構造、あるいはゲート電界がＰＮ接合を介して印加される構造のいずれかからなる構成とすることができる。
【発明の効果】
【００１５】
本発明によれば、ＧａＮ系半導体層のグレインサイズを大型化できる。これにより、半導体装置の特性を改善できる。
【図面の簡単な説明】
【００１６】
【図１】図１は、Ｓｉ基板上にＡｌＮ層を介してＧａＮ系半導体層が形成された半導体エピ基板の製造工程を説明する断面模式図である。
【図２】図２は、オフ角度を０．６７度とした場合の微分干渉顕微鏡写真である。
【図３】図３は、オフ角度を０．３３度とした場合の微分干渉顕微鏡写真である。
【図４】図４は、オフ角度を０．０６度とした場合の微分干渉顕微鏡写真である。
【図５】図５は、グレインサイズの平均とＳｉ基板のオフ角との相関を説明する図である。
【図６】図６は、ＡｌＮ層の結晶性とグレインサイズとの相関を説明する図である。
【図７】図７は、実施例１に係る半導体装置の断面模式図である。
【図８】図８は、ゲートの電流−電圧特性を示す図である。
【図９】図９（ａ）は、ＭＩＳＦＥＴの断面模式図であり、図９（ｂ）は、接合型ＦＥＴの断面模式図である。
【発明を実施するための形態】
【００１７】
初めに、ＧａＮ系半導体層のグレインサイズを大型化するために行った実験について説明する。まず、Ｓｉ基板のオフ角が、ＧａＮ系半導体層のグレインサイズに及ぼす影響を調べた。
【００１８】
図１は、Ｓｉ基板上にＡｌＮ層を介してＧａＮ系半導体層が形成された半導体エピ基板の製造工程を説明する断面模式図である。図１では、ＨＥＭＴに使用される半導体エピ基板を例として説明する。まず、Ｓｉ基板１０として、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板と、（１１１）面から０．３３度のオフ角度で傾斜した面を主面とするＳｉ基板と、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板と、の３種類のＳｉ基板を準備した。３種類のＳｉ基板全てにおいて、オフ角の傾斜方向は、（１１１）面から（０１１）方向である。これら３種類のＳｉ基板１０各々に対して、以下の製造工程を行った。
【００１９】
Ｓｉ基板１０を希釈フッ酸で処理することで、Ｓｉ基板１０の表面の自然酸化膜などを除去した。その後、Ｓｉ基板１０をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のリアクタ内に導入した。基板温度を１１００℃に昇温させた後、ＮＨ３（アンモニア）およびＴＭＡ（トリメチルアルミニウム）を供給し、Ｓｉ基板１０の主面に、厚さ３００ｎｍのＡｌＮ層１２を成長した。ＡｌＮ層１２の成長速度は１．５Å／ｓｅｃとした。
【００２０】
次に、基板温度を１１００℃にしたまま、ＮＨ３、ＴＭＡ、およびＴＭＧ（トリメチルガリウム）を供給し、ＡｌＮ層１２上に、厚さ３００ｎｍでＡｌ組成比０．５のＡｌＧａＮバッファ層１４を成長した。次に、基板温度は１１００℃のまま、ＮＨ３およびＴＭＧを供給し、ＡｌＧａＮバッファ層１４上に、厚さ１２００ｎｍのＧａＮチャネル層１６を成長した。次に、基板温度は１１００℃のまま、ＮＨ３、ＳｉＨ４（モノシラン）、ＴＭＧ、およびＴＭＡを供給して、厚さ２５ｎｍ、Ａｌ組成比０．２で、ＳｉドープされたＡｌＧａＮ電子供給層１８を成長した。成長圧力は１０ｋＰａ、Ｖ／ＩＩＩ比は３００００とした。
【００２１】
以上の製造工程により、Ｓｉ基板１０の主面に接してＡｌＮ層１２が設けられ、ＡｌＮ層１２上にＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８が順次積層されたＧａＮ系半導体層２０を有する半導体エピ基板２２が得られた。
【００２２】
上記製造方法により製造した３種類の半導体エピ基板２２夫々に対して、ＡｌＧａＮ電子供給層１８の表面状態を微分干渉顕微鏡で観察することでグレインサイズの平均を求めた。図２はオフ角度を０．６７度とした場合、図３はオフ角度を０．３３度とした場合、図４はオフ角度を０．０６度とした場合のそれぞれ微分干渉顕微鏡写真である。図５は、図２から図４により得られたグレインサイズの平均とＳｉ基板１０のオフ角との相関を説明する図である。図５のように、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合のグレインサイズの平均は５００００μｍ２である。これに対し、オフ角度を０．３３度と小さくした場合のグレインサイズの平均は１５００００μｍ２であり、オフ角度をさらに小さい０．０６度とした場合のグレインサイズの平均は３０００００μｍ２である。このように、（１１１）面からのオフ角度が小さい面を主面とするＳｉ基板１０を用いることで、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化できることが分かる。これは、オフ角度が大きいほどＳｉ基板１０の表面にはステップが多く存在し、ステップは転位の発生につながると考えられるため、オフ角度が小さいほどグレインサイズは大型にできると考えられる。
【００２３】
なお、このような（１１１）面からのオフ角度が小さいほどグレインサイズが大きくなる傾向は、オフ角の傾斜方向が上述した方向とは異なる方向に傾斜している場合でも同様の傾向であった。即ち、（１１１）面に対してのオフ角度の絶対値が小さいほどグレインサイズは大きくなる傾向であった。
【００２４】
次に、ＡｌＮ層１２の結晶性が、ＧａＮ系半導体層のグレインサイズに及ぼす影響を調べた。ＡｌＮ層１２の結晶性は、ＡｌＮ層１２を成長させる際の成長速度に依存することから、ＡｌＮ層１２の成長速度を変えることで、ＡｌＮ層１２の結晶性を変化させた。つまり、図１で説明したＡｌＮ層１２を成長させる工程で、ＡｌＮ層１２の成長速度を、５Å／ｓｅｃおよび１５Å／ｓｅｃにして、ＡｌＮ層１２の結晶性が夫々異なる半導体エピ基板２２を製造した。なお、ＡｌＮ層１２の成長速度が５Å／ｓｅｃおよび１５Å／ｓｅｃのいずれの場合においても、Ｓｉ基板１０は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板を用いた。
【００２５】
まず、ＡｌＮ層１２の成長速度が５Å／ｓｅｃおよび１５Å／ｓｅｃの場合の、ＡｌＮ層１２の結晶性について説明する。ＡｌＮ層１２の結晶性の調査は、（００２）面のＸ線回折におけるロッキングカーブの半値幅を調べることで行った。成長速度が５Å／ｓｅｃの場合のロッキングカーブの半値幅は２０００ｓｅｃであり、１５Å／ｓｅｃの場合のロッキングカーブの半値幅は３０００ｓｅｃであった。また、図１において説明したＡｌＮ層１２の成長速度が１．５Å／ｓｅｃの場合は、ロッキングカーブの半値幅は１０００ｓｅｃであった。このように、ＡｌＮ層１２の成長速度が速くなる程、ＡｌＮ層１２の結晶性は悪い（ロッキングカーブの半値幅が大きい）方向に変化することが分かる。
【００２６】
次に、ＡｌＮ層１２の成長速度を５Å／ｓｅｃと１５Å／ｓｅｃとして製造した半導体エピ基板２２に対して、ＡｌＧａＮ電子供給層１８の表面状態を微分干渉顕微鏡で観察することでグレインサイズの平均を求めた。図６は、ＡｌＮ層１２の結晶性とグレインサイズの平均との相関を説明する図であり、図５に、ＡｌＮ層１２の結晶性とグレインサイズの平均との関係を加えて図示している。図６のように、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合でも、ロッキングカーブの半値幅が２０００ｓｅｃではグレインサイズが２３００００μｍ２であり、３０００ｓｅｃでは５００００μｍ２であった。これから、ＡｌＮ層１２の結晶性が悪くなると、グレインサイズは小さくなる傾向にあり、特に、ロッキングカーブの半値幅が２０００ｓｅｃより大きくなると、グレインサイズは急激に小さくなることが分かる。言い換えると、ロッキングカーブの半値幅を小さくするほど、グレインサイズを大型化できることが分かる。このように、ロッキングカーブの半値幅が小さいほどグレインサイズが大型化するのは、観察されるグレインサイズはＧａＮのものであり、ＧａＮ結晶の境界の多い少ないは、下地であるＡｌＮ層１２の結晶性に依存するためと考えられる。
【００２７】
なお、このようなＡｌＮ層１２の結晶性が悪くなるとグレインサイズが小さくなる傾向は、（１１１）面からのオフ角度が０．０６度以外の面を主面とするＳｉ基板１０を用いた場合でも同様であった。例えば、（１１１）面を主面とするＳｉ基板１０を用いた場合でも同様の傾向であった。これらの実験結果を踏まえて、ＧａＮ系半導体層のグレインサイズが大きい実施例１に係る半導体装置を以下に示す。
【実施例１】
【００２８】
図７は、実施例１に係る半導体装置の断面模式図である。実施例１では、ＨＥＭＴの場合を例に説明する。図７のように、実施例１に係る半導体装置１００は、Ｓｉ基板１０の主面に接してＡｌＮ層１２が設けられている。Ｓｉ基板１０の主面は、（１１１）面から０．０６度のオフ角度で傾斜した面である。また、ＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃであるＡｌＮ層である。ＡｌＮ層１２の厚さは例えば３００ｎｍである。
【００２９】
ＡｌＮ層１２上に、ＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８が順次形成されたＧａＮ系半導体層２０が設けられている。具体的には、ＡｌＮ層１２上に接してＡｌＧａＮバッファ層１４が形成され、ＡｌＧａＮバッファ層１４上にＧａＮチャネル層１６が形成され、ＧａＮチャネル層１６上にＡｌＧａＮ電子供給層１８が形成されている。ＡｌＧａＮバッファ層１４は、例えばＡｌ組成比が０．５であり、厚さは３００ｎｍである。ＧａＮチャネル層１６の厚さは、例えば１２００ｎｍである。ＡｌＧａＮ電子供給層１８は、例えばＡｌ組成比が０．２であり、厚さは２５ｎｍである。
【００３０】
このように、半導体エピ基板２２は、Ｓｉ基板１０上にＡｌＮ層１２を介してＧａＮ系半導体層２０が形成されている。半導体エピ基板２２は、図１で説明した製造方法により製造することができる。
【００３１】
ＡｌＧａＮ電子供給層１８上には、オーミック電極としてＡｌＧａＮ電子供給層１８側からＴｉ（チタン）、Ａｕ（金）が順次積層されたソース電極２４とドレイン電極２６とが設けられている。また、ＡｌＧａＮ電子供給層１８上には、ショットキー電極としてＡｌＧａＮ電子供給層１８側からＮｉ、Ａｕが順次積層されたゲート電極２８が設けられている。即ち、ゲート電位がショットキー接合を介して印加される構造である。ソース電極２４およびドレイン電極２６は、Ｔｉ、Ａｕを蒸着法で堆積した後、７００℃で５分間保持して合金化することでオーミック電極としている。ゲート電極２８は、Ｎｉ、Ａｕを蒸着法で堆積することで形成している。
【００３２】
このように、実施例１に係る半導体装置１００は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用い、且つＡｌＮ層１２の結晶性は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃである。このため、ＡｌＧａＮ電子供給層１８のグレインサイズは、図５で示したように、３０００００μｍ２と大きくなる。
【００３３】
ここで、実施例１に係る半導体装置における、ゲートのショットキー特性を調べた。また、比較のために、実施例１とはＡｌＧａＮ電子供給層１８のグレインサイズが異なる比較例１および比較例２に係る半導体装置における、ゲートのショットキー特性も調べた。比較例１に係る半導体装置は、（１１１）面から０．３３度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合であり、比較例２に係る半導体装置は、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合である。なお、比較例１および比較例２に係る半導体装置は、Ｓｉ基板１０のオフ角が実施例１と異なる以外は、実施例１と同じ製造方法で製造され、同じ構造を有している。よって、図５で示したように、比較例１におけるＡｌＧａＮ電子供給層１８のグレインサイズは１５００００μｍ２であり、比較例２におけるＡｌＧａＮ電子供給層１８のグレインサイズは５００００μｍ２である。
【００３４】
図８は、実施例１、比較例１、および比較例２に係る半導体装置における、ゲートの電流−電圧特性である。図８のように、０．１Ｖの微小バイアスリーク電流は、比較例２、比較例１、実施例１の順に小さくなっている。即ち、ＡｌＧａＮ電子供給層１８のグレインサイズが大きくなるに従い、微小バイアスリーク電流は小さくなっている。例えば、０．１Ｖの微小バイアスリーク電流は、比較例２では９．０×１０−７Ａであるのに対し、実施例１では９．０×１０−９Ａと改善されている。このように、グレインサイズが大きくなるに従い微小バイアスリーク電流が小さくなるのは、グレインサイズが大きくなることでグレイン境界の密度が低減され、ＡｌＧａＮ電子供給層１８とゲート電極２８との界面における結晶欠陥などが低減されたためと考えられる。
【００３５】
以上説明してきたように、実施例１に係る半導体装置１００は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０と、Ｓｉ基板１０の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃのＡｌＮ層１２と、を有する。そして、ＡｌＮ層１２上に、ＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８からなるＧａＮ系半導体層２０が設けられている。これにより、図５で示したように、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化でき、図８で示したように、リーク電流特性を改善することができる。
【００３６】
実施例１では、Ｓｉ基板１０の主面は、（１１１）面から０．０６度のオフ角度で傾斜した面である場合を例に示したが、これに限られる訳ではない。図５で説明したように、（１１１）面から小さいオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることで、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化できる。よって、求められる電気的特性を考慮すると、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることができる。また、グレインサイズをより大型化して、リーク電流特性をより改善するために、（１１１）面から０．０６度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることがより好ましく、（１１１）面を主面とするＳｉ基板１０を用いることがさらに好ましい。
【００３７】
実施例１では、Ｓｉ基板１０の主面に接して設けられたＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃである場合を例に示したが、これに限られる訳ではない。図６で説明したように、ＡｌＮ層１２の結晶性がよいほど、ＡｌＧａＮ電子供給層１８のグレインサイズが大きくなる。言い換えると、（００２）面のＸ線回折におけるロッキングカーブの半値幅が小さいほど、ＡｌＧａＮ電子供給層１８のグレインサイズは大きくなる。よって、求められる電気的特性を考慮すると、ＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下である場合であればよい。また、グレインサイズをより大型化して、リーク電流をより改善するために、１０００ｓｅｃ以下である場合がより好ましい。
【００３８】
図８で説明したように、ＡｌＧａＮ電子供給層１８のグレインサイズが大きいほど、ＡｌＧａＮ電子供給層１８とゲート電極２８との界面における結晶欠陥などが低減されて、リーク電流特性が改善されることから、ＡｌＧａＮ電子供給層１８のグレインサイズは、２５００００μｍ２以上である場合が好ましく、２７００００μｍ２以上である場合がより好ましく、３０００００μｍ２以上である場合がさらに好ましい。
【００３９】
実施例１では、ＡｌＮ層１２の厚さが３００ｎｍである場合を例に示したが、これに限らず、１００ｎｍ以上であって５００ｎｍ以下である場合が好ましい。ＡｌＮ層１２の厚さを１００ｎｍよりも薄くすると、耐圧を確保することが難しくなり、反対にＡｌＮ層１２の厚さを５００ｎｍよりも厚くすると、ストレスが大きくなり基板が割れてしまうことが生じ得る。したがって、耐圧の確保と基板の割れの抑制との観点から、ＡｌＮ層１２の厚さは、１００ｎｍ以上であって５００ｎｍ以下の場合が好ましく、２００ｎｍ以上であって４００ｎｍ以下の場合がより好ましい。
【００４０】
実施例１において述べているＧａＮ系半導体とはＧａＮを含む半導体のことをいい、ＧａＮ、ＡｌＧａＮの他に、例えばＧａＮと窒化インジウム（ＩｎＮ）との混晶であるＩｎＧａＮ、またはＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮなどの半導体をいう。したがって、ＧａＮ系半導体層２０は、既述した構成以外に上記のＧａＮ系半導体のいずれかを含むとしてもよい。
【００４１】
実施例１では、半導体装置としてＨＥＭＴの場合を例に説明したが、ＨＥＭＴ以外のＦＥＴの場合でもよい。例えば、図９（ａ）に示すようなＭＩＳＦＥＴや、図９（ｂ）に示すような接合型ＦＥＴの場合でもよい。図９（ａ）のように、ＭＩＳＦＥＴでは、ＡｌＧａＮ電子供給層１８上にゲート絶縁膜３０が形成され、ゲート絶縁膜３０の上にゲート電極２８が形成されている。したがって、ゲート電位がゲート絶縁膜３０を介して印加される構造となる。ゲート絶縁膜３０は、例えばＳｉＮ（窒化シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）などを用いることができる。その他、Ｓｉ基板１０からＡｌＧａＮ電子供給層１８までの半導体の積層構造、ＡｌＧａＮ電子供給層１８上の電極構成は、図７と同様であり説明は省略する。図９（ｂ）のように、接合型ＦＥＴは、ＡｌＧａＮ電子供給層１８上にバリア層３２、ゲート電極２８の順に形成されている。バリア層３２は、例えばｐ−ＧａＮ、ｐ−ＡｌＧａＮなどを用いることができる。このため、ゲート電界がＰＮ接合を介して印加される構造となる。その他、Ｓｉ基板１０からＡｌＧａＮ電子供給層１８までの半導体の積層構造、ＡｌＧａＮ電子供給層１８上の電極構成は、図７と同様であり説明は省略する。
【００４２】
図９（ａ）および図９（ｂ）に示すような、ＭＩＳＦＥＴおよび接合型ＦＥＴの場合でも、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板の前記主面に、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層が接して設けられ、ＡｌＮ層上にＧａＮ系半導体層が形成された半導体エピ基板を用いることで、電気的特性を改善できる。
【００４３】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４４】
１０ Ｓｉ基板
１２ ＡｌＮ層
１４ ＡｌＧａＮバッファ層
１６ ＧａＮチャネル層
１８ ＡｌＧａＮ電子供給層
２０ ＧａＮ系半導体層
２２ 半導体エピ基板
２４ ソース電極
２６ ドレイン電極
２８ ゲート電極
３０ ゲート絶縁膜
３２ バリア層
１００ 半導体装置
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にＳｉ基板上に形成されたＧａＮ系半導体層を有する半導体装置に関する。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子などに用いられている。特に、マイクロ波、準ミリ波、ミリ波などの高周波帯域での増幅に適した半導体装置として、例えば高電子移動度トランジスタ（ＨＥＭＴ）などのＦＥＴが知られている。
【０００３】
ＧａＮ層を成長する基板として一般には、サファイア基板やＳｉＣ（炭化シリコン）基板などが用いられている。しかしながら、サファイア基板やＳｉＣ基板は高価なことから、比較的安価なＳｉ（シリコン）基板上にＧａＮ層を成長させる技術が開発されている。Ｓｉ基板上にＧａＮ層を成長させる場合、ＳｉとＧａとは反応し易いことから、Ｓｉ基板とＧａＮ層との間にバリア層としてＡｌＮ（窒化アルミニウム）層を設けている。
【０００４】
しかしながら、ＡｌＮ層上にＧａＮ層を直接成長すると反り、クラックの良好なＧａＮ層を得ることができない。そこで、ＡｌＮ層とＧａＮ層との間にＡｌＧａＮ層を設ける技術が開発されている。例えば、特許文献１には、ＡｌＧａＮ層のＡｌ組成比を限定することで、結晶性が良好で且つ反りの小さい基板が得られる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１６６３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
Ｓｉ基板上に形成したＡｌＮ層を介してＧａＮ系半導体層を成長させた場合、ＧａＮ系半導体層は単一結晶とはならず、一定のグレインサイズを持った結晶の集まりとなる。グレイン毎に結晶軸が回転、傾斜しているため、グレイン境界では、結晶軸の異なる結晶が接合することになり、結晶に歪み、欠陥、転移などが生じ易い。この結果、ＧａＮ系半導体装置の特性が劣化してしまう。
【０００７】
ＧａＮ系半導体層の特性劣化を抑制するには、結晶に歪み、欠陥、転移などが生じることを抑えればよく、このためには、グレイン境界を少なくすればよい。グレイン境界を少なくすることは、グレインサイズを大型化して、グレイン境界の密度を低減することで実現できる。
【０００８】
本発明は、上記課題に鑑みなされたものであり、ＧａＮ系半導体層のグレインサイズを大型化することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板と、前記Ｓｉ基板の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層と、前記ＡｌＮ層上に設けられたＧａＮ系半導体層と、を備えることを特徴とする半導体装置である。本発明によれば、ＧａＮ系半導体層のグレインサイズを大型化することができる。これにより、半導体装置の特性を改善できる。
【００１０】
上記構成において、前記Ｓｉ基板の主面は、前記（１１１）面である構成とすることができる。この構成によれば、ＧａＮ系半導体層のグレインサイズをより大型化できる。
【００１１】
上記構成において、前記ＡｌＮ層の前記（００２）面のＸ線回折におけるロッキングカーブの半値幅は１０００ｓｅｃ以下である構成とすることができる。この構成によれば、ＧａＮ系半導体層のグレインサイズをより大型化できる。
【００１２】
上記構成において、前記ＡｌＮ層の厚さは、１００ｎｍ以上であって５００ｎｍ以下である構成とすることができる。この構成によれば、耐圧の確保と基板の割れの抑制とが実現できる。
【００１３】
上記構成において、前記ＧａＮ半導体層のグレインサイズは、２５００００μｍ２以上である構成とすることができる。
【００１４】
上記構成において、前記半導体装置は、ゲート電位がゲート絶縁膜を介して印加される構造、ゲート電位がショットキー接合を介して印加される構造、あるいはゲート電界がＰＮ接合を介して印加される構造のいずれかからなる構成とすることができる。
【発明の効果】
【００１５】
本発明によれば、ＧａＮ系半導体層のグレインサイズを大型化できる。これにより、半導体装置の特性を改善できる。
【図面の簡単な説明】
【００１６】
【図１】図１は、Ｓｉ基板上にＡｌＮ層を介してＧａＮ系半導体層が形成された半導体エピ基板の製造工程を説明する断面模式図である。
【図２】図２は、オフ角度を０．６７度とした場合の微分干渉顕微鏡写真である。
【図３】図３は、オフ角度を０．３３度とした場合の微分干渉顕微鏡写真である。
【図４】図４は、オフ角度を０．０６度とした場合の微分干渉顕微鏡写真である。
【図５】図５は、グレインサイズの平均とＳｉ基板のオフ角との相関を説明する図である。
【図６】図６は、ＡｌＮ層の結晶性とグレインサイズとの相関を説明する図である。
【図７】図７は、実施例１に係る半導体装置の断面模式図である。
【図８】図８は、ゲートの電流−電圧特性を示す図である。
【図９】図９（ａ）は、ＭＩＳＦＥＴの断面模式図であり、図９（ｂ）は、接合型ＦＥＴの断面模式図である。
【発明を実施するための形態】
【００１７】
初めに、ＧａＮ系半導体層のグレインサイズを大型化するために行った実験について説明する。まず、Ｓｉ基板のオフ角が、ＧａＮ系半導体層のグレインサイズに及ぼす影響を調べた。
【００１８】
図１は、Ｓｉ基板上にＡｌＮ層を介してＧａＮ系半導体層が形成された半導体エピ基板の製造工程を説明する断面模式図である。図１では、ＨＥＭＴに使用される半導体エピ基板を例として説明する。まず、Ｓｉ基板１０として、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板と、（１１１）面から０．３３度のオフ角度で傾斜した面を主面とするＳｉ基板と、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板と、の３種類のＳｉ基板を準備した。３種類のＳｉ基板全てにおいて、オフ角の傾斜方向は、（１１１）面から（０１１）方向である。これら３種類のＳｉ基板１０各々に対して、以下の製造工程を行った。
【００１９】
Ｓｉ基板１０を希釈フッ酸で処理することで、Ｓｉ基板１０の表面の自然酸化膜などを除去した。その後、Ｓｉ基板１０をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のリアクタ内に導入した。基板温度を１１００℃に昇温させた後、ＮＨ３（アンモニア）およびＴＭＡ（トリメチルアルミニウム）を供給し、Ｓｉ基板１０の主面に、厚さ３００ｎｍのＡｌＮ層１２を成長した。ＡｌＮ層１２の成長速度は１．５Å／ｓｅｃとした。
【００２０】
次に、基板温度を１１００℃にしたまま、ＮＨ３、ＴＭＡ、およびＴＭＧ（トリメチルガリウム）を供給し、ＡｌＮ層１２上に、厚さ３００ｎｍでＡｌ組成比０．５のＡｌＧａＮバッファ層１４を成長した。次に、基板温度は１１００℃のまま、ＮＨ３およびＴＭＧを供給し、ＡｌＧａＮバッファ層１４上に、厚さ１２００ｎｍのＧａＮチャネル層１６を成長した。次に、基板温度は１１００℃のまま、ＮＨ３、ＳｉＨ４（モノシラン）、ＴＭＧ、およびＴＭＡを供給して、厚さ２５ｎｍ、Ａｌ組成比０．２で、ＳｉドープされたＡｌＧａＮ電子供給層１８を成長した。成長圧力は１０ｋＰａ、Ｖ／ＩＩＩ比は３００００とした。
【００２１】
以上の製造工程により、Ｓｉ基板１０の主面に接してＡｌＮ層１２が設けられ、ＡｌＮ層１２上にＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８が順次積層されたＧａＮ系半導体層２０を有する半導体エピ基板２２が得られた。
【００２２】
上記製造方法により製造した３種類の半導体エピ基板２２夫々に対して、ＡｌＧａＮ電子供給層１８の表面状態を微分干渉顕微鏡で観察することでグレインサイズの平均を求めた。図２はオフ角度を０．６７度とした場合、図３はオフ角度を０．３３度とした場合、図４はオフ角度を０．０６度とした場合のそれぞれ微分干渉顕微鏡写真である。図５は、図２から図４により得られたグレインサイズの平均とＳｉ基板１０のオフ角との相関を説明する図である。図５のように、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合のグレインサイズの平均は５００００μｍ２である。これに対し、オフ角度を０．３３度と小さくした場合のグレインサイズの平均は１５００００μｍ２であり、オフ角度をさらに小さい０．０６度とした場合のグレインサイズの平均は３０００００μｍ２である。このように、（１１１）面からのオフ角度が小さい面を主面とするＳｉ基板１０を用いることで、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化できることが分かる。これは、オフ角度が大きいほどＳｉ基板１０の表面にはステップが多く存在し、ステップは転位の発生につながると考えられるため、オフ角度が小さいほどグレインサイズは大型にできると考えられる。
【００２３】
なお、このような（１１１）面からのオフ角度が小さいほどグレインサイズが大きくなる傾向は、オフ角の傾斜方向が上述した方向とは異なる方向に傾斜している場合でも同様の傾向であった。即ち、（１１１）面に対してのオフ角度の絶対値が小さいほどグレインサイズは大きくなる傾向であった。
【００２４】
次に、ＡｌＮ層１２の結晶性が、ＧａＮ系半導体層のグレインサイズに及ぼす影響を調べた。ＡｌＮ層１２の結晶性は、ＡｌＮ層１２を成長させる際の成長速度に依存することから、ＡｌＮ層１２の成長速度を変えることで、ＡｌＮ層１２の結晶性を変化させた。つまり、図１で説明したＡｌＮ層１２を成長させる工程で、ＡｌＮ層１２の成長速度を、５Å／ｓｅｃおよび１５Å／ｓｅｃにして、ＡｌＮ層１２の結晶性が夫々異なる半導体エピ基板２２を製造した。なお、ＡｌＮ層１２の成長速度が５Å／ｓｅｃおよび１５Å／ｓｅｃのいずれの場合においても、Ｓｉ基板１０は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板を用いた。
【００２５】
まず、ＡｌＮ層１２の成長速度が５Å／ｓｅｃおよび１５Å／ｓｅｃの場合の、ＡｌＮ層１２の結晶性について説明する。ＡｌＮ層１２の結晶性の調査は、（００２）面のＸ線回折におけるロッキングカーブの半値幅を調べることで行った。成長速度が５Å／ｓｅｃの場合のロッキングカーブの半値幅は２０００ｓｅｃであり、１５Å／ｓｅｃの場合のロッキングカーブの半値幅は３０００ｓｅｃであった。また、図１において説明したＡｌＮ層１２の成長速度が１．５Å／ｓｅｃの場合は、ロッキングカーブの半値幅は１０００ｓｅｃであった。このように、ＡｌＮ層１２の成長速度が速くなる程、ＡｌＮ層１２の結晶性は悪い（ロッキングカーブの半値幅が大きい）方向に変化することが分かる。
【００２６】
次に、ＡｌＮ層１２の成長速度を５Å／ｓｅｃと１５Å／ｓｅｃとして製造した半導体エピ基板２２に対して、ＡｌＧａＮ電子供給層１８の表面状態を微分干渉顕微鏡で観察することでグレインサイズの平均を求めた。図６は、ＡｌＮ層１２の結晶性とグレインサイズの平均との相関を説明する図であり、図５に、ＡｌＮ層１２の結晶性とグレインサイズの平均との関係を加えて図示している。図６のように、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合でも、ロッキングカーブの半値幅が２０００ｓｅｃではグレインサイズが２３００００μｍ２であり、３０００ｓｅｃでは５００００μｍ２であった。これから、ＡｌＮ層１２の結晶性が悪くなると、グレインサイズは小さくなる傾向にあり、特に、ロッキングカーブの半値幅が２０００ｓｅｃより大きくなると、グレインサイズは急激に小さくなることが分かる。言い換えると、ロッキングカーブの半値幅を小さくするほど、グレインサイズを大型化できることが分かる。このように、ロッキングカーブの半値幅が小さいほどグレインサイズが大型化するのは、観察されるグレインサイズはＧａＮのものであり、ＧａＮ結晶の境界の多い少ないは、下地であるＡｌＮ層１２の結晶性に依存するためと考えられる。
【００２７】
なお、このようなＡｌＮ層１２の結晶性が悪くなるとグレインサイズが小さくなる傾向は、（１１１）面からのオフ角度が０．０６度以外の面を主面とするＳｉ基板１０を用いた場合でも同様であった。例えば、（１１１）面を主面とするＳｉ基板１０を用いた場合でも同様の傾向であった。これらの実験結果を踏まえて、ＧａＮ系半導体層のグレインサイズが大きい実施例１に係る半導体装置を以下に示す。
【実施例１】
【００２８】
図７は、実施例１に係る半導体装置の断面模式図である。実施例１では、ＨＥＭＴの場合を例に説明する。図７のように、実施例１に係る半導体装置１００は、Ｓｉ基板１０の主面に接してＡｌＮ層１２が設けられている。Ｓｉ基板１０の主面は、（１１１）面から０．０６度のオフ角度で傾斜した面である。また、ＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃであるＡｌＮ層である。ＡｌＮ層１２の厚さは例えば３００ｎｍである。
【００２９】
ＡｌＮ層１２上に、ＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８が順次形成されたＧａＮ系半導体層２０が設けられている。具体的には、ＡｌＮ層１２上に接してＡｌＧａＮバッファ層１４が形成され、ＡｌＧａＮバッファ層１４上にＧａＮチャネル層１６が形成され、ＧａＮチャネル層１６上にＡｌＧａＮ電子供給層１８が形成されている。ＡｌＧａＮバッファ層１４は、例えばＡｌ組成比が０．５であり、厚さは３００ｎｍである。ＧａＮチャネル層１６の厚さは、例えば１２００ｎｍである。ＡｌＧａＮ電子供給層１８は、例えばＡｌ組成比が０．２であり、厚さは２５ｎｍである。
【００３０】
このように、半導体エピ基板２２は、Ｓｉ基板１０上にＡｌＮ層１２を介してＧａＮ系半導体層２０が形成されている。半導体エピ基板２２は、図１で説明した製造方法により製造することができる。
【００３１】
ＡｌＧａＮ電子供給層１８上には、オーミック電極としてＡｌＧａＮ電子供給層１８側からＴｉ（チタン）、Ａｕ（金）が順次積層されたソース電極２４とドレイン電極２６とが設けられている。また、ＡｌＧａＮ電子供給層１８上には、ショットキー電極としてＡｌＧａＮ電子供給層１８側からＮｉ、Ａｕが順次積層されたゲート電極２８が設けられている。即ち、ゲート電位がショットキー接合を介して印加される構造である。ソース電極２４およびドレイン電極２６は、Ｔｉ、Ａｕを蒸着法で堆積した後、７００℃で５分間保持して合金化することでオーミック電極としている。ゲート電極２８は、Ｎｉ、Ａｕを蒸着法で堆積することで形成している。
【００３２】
このように、実施例１に係る半導体装置１００は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用い、且つＡｌＮ層１２の結晶性は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃである。このため、ＡｌＧａＮ電子供給層１８のグレインサイズは、図５で示したように、３０００００μｍ２と大きくなる。
【００３３】
ここで、実施例１に係る半導体装置における、ゲートのショットキー特性を調べた。また、比較のために、実施例１とはＡｌＧａＮ電子供給層１８のグレインサイズが異なる比較例１および比較例２に係る半導体装置における、ゲートのショットキー特性も調べた。比較例１に係る半導体装置は、（１１１）面から０．３３度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合であり、比較例２に係る半導体装置は、（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いた場合である。なお、比較例１および比較例２に係る半導体装置は、Ｓｉ基板１０のオフ角が実施例１と異なる以外は、実施例１と同じ製造方法で製造され、同じ構造を有している。よって、図５で示したように、比較例１におけるＡｌＧａＮ電子供給層１８のグレインサイズは１５００００μｍ２であり、比較例２におけるＡｌＧａＮ電子供給層１８のグレインサイズは５００００μｍ２である。
【００３４】
図８は、実施例１、比較例１、および比較例２に係る半導体装置における、ゲートの電流−電圧特性である。図８のように、０．１Ｖの微小バイアスリーク電流は、比較例２、比較例１、実施例１の順に小さくなっている。即ち、ＡｌＧａＮ電子供給層１８のグレインサイズが大きくなるに従い、微小バイアスリーク電流は小さくなっている。例えば、０．１Ｖの微小バイアスリーク電流は、比較例２では９．０×１０−７Ａであるのに対し、実施例１では９．０×１０−９Ａと改善されている。このように、グレインサイズが大きくなるに従い微小バイアスリーク電流が小さくなるのは、グレインサイズが大きくなることでグレイン境界の密度が低減され、ＡｌＧａＮ電子供給層１８とゲート電極２８との界面における結晶欠陥などが低減されたためと考えられる。
【００３５】
以上説明してきたように、実施例１に係る半導体装置１００は、（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板１０と、Ｓｉ基板１０の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃのＡｌＮ層１２と、を有する。そして、ＡｌＮ層１２上に、ＡｌＧａＮバッファ層１４、ＧａＮチャネル層１６、およびＡｌＧａＮ電子供給層１８からなるＧａＮ系半導体層２０が設けられている。これにより、図５で示したように、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化でき、図８で示したように、リーク電流特性を改善することができる。
【００３６】
実施例１では、Ｓｉ基板１０の主面は、（１１１）面から０．０６度のオフ角度で傾斜した面である場合を例に示したが、これに限られる訳ではない。図５で説明したように、（１１１）面から小さいオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることで、ＡｌＧａＮ電子供給層１８のグレインサイズを大型化できる。よって、求められる電気的特性を考慮すると、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることができる。また、グレインサイズをより大型化して、リーク電流特性をより改善するために、（１１１）面から０．０６度以下のオフ角度で傾斜した面を主面とするＳｉ基板１０を用いることがより好ましく、（１１１）面を主面とするＳｉ基板１０を用いることがさらに好ましい。
【００３７】
実施例１では、Ｓｉ基板１０の主面に接して設けられたＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃである場合を例に示したが、これに限られる訳ではない。図６で説明したように、ＡｌＮ層１２の結晶性がよいほど、ＡｌＧａＮ電子供給層１８のグレインサイズが大きくなる。言い換えると、（００２）面のＸ線回折におけるロッキングカーブの半値幅が小さいほど、ＡｌＧａＮ電子供給層１８のグレインサイズは大きくなる。よって、求められる電気的特性を考慮すると、ＡｌＮ層１２は、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下である場合であればよい。また、グレインサイズをより大型化して、リーク電流をより改善するために、１０００ｓｅｃ以下である場合がより好ましい。
【００３８】
図８で説明したように、ＡｌＧａＮ電子供給層１８のグレインサイズが大きいほど、ＡｌＧａＮ電子供給層１８とゲート電極２８との界面における結晶欠陥などが低減されて、リーク電流特性が改善されることから、ＡｌＧａＮ電子供給層１８のグレインサイズは、２５００００μｍ２以上である場合が好ましく、２７００００μｍ２以上である場合がより好ましく、３０００００μｍ２以上である場合がさらに好ましい。
【００３９】
実施例１では、ＡｌＮ層１２の厚さが３００ｎｍである場合を例に示したが、これに限らず、１００ｎｍ以上であって５００ｎｍ以下である場合が好ましい。ＡｌＮ層１２の厚さを１００ｎｍよりも薄くすると、耐圧を確保することが難しくなり、反対にＡｌＮ層１２の厚さを５００ｎｍよりも厚くすると、ストレスが大きくなり基板が割れてしまうことが生じ得る。したがって、耐圧の確保と基板の割れの抑制との観点から、ＡｌＮ層１２の厚さは、１００ｎｍ以上であって５００ｎｍ以下の場合が好ましく、２００ｎｍ以上であって４００ｎｍ以下の場合がより好ましい。
【００４０】
実施例１において述べているＧａＮ系半導体とはＧａＮを含む半導体のことをいい、ＧａＮ、ＡｌＧａＮの他に、例えばＧａＮと窒化インジウム（ＩｎＮ）との混晶であるＩｎＧａＮ、またはＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮなどの半導体をいう。したがって、ＧａＮ系半導体層２０は、既述した構成以外に上記のＧａＮ系半導体のいずれかを含むとしてもよい。
【００４１】
実施例１では、半導体装置としてＨＥＭＴの場合を例に説明したが、ＨＥＭＴ以外のＦＥＴの場合でもよい。例えば、図９（ａ）に示すようなＭＩＳＦＥＴや、図９（ｂ）に示すような接合型ＦＥＴの場合でもよい。図９（ａ）のように、ＭＩＳＦＥＴでは、ＡｌＧａＮ電子供給層１８上にゲート絶縁膜３０が形成され、ゲート絶縁膜３０の上にゲート電極２８が形成されている。したがって、ゲート電位がゲート絶縁膜３０を介して印加される構造となる。ゲート絶縁膜３０は、例えばＳｉＮ（窒化シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）などを用いることができる。その他、Ｓｉ基板１０からＡｌＧａＮ電子供給層１８までの半導体の積層構造、ＡｌＧａＮ電子供給層１８上の電極構成は、図７と同様であり説明は省略する。図９（ｂ）のように、接合型ＦＥＴは、ＡｌＧａＮ電子供給層１８上にバリア層３２、ゲート電極２８の順に形成されている。バリア層３２は、例えばｐ−ＧａＮ、ｐ−ＡｌＧａＮなどを用いることができる。このため、ゲート電界がＰＮ接合を介して印加される構造となる。その他、Ｓｉ基板１０からＡｌＧａＮ電子供給層１８までの半導体の積層構造、ＡｌＧａＮ電子供給層１８上の電極構成は、図７と同様であり説明は省略する。
【００４２】
図９（ａ）および図９（ｂ）に示すような、ＭＩＳＦＥＴおよび接合型ＦＥＴの場合でも、（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板の前記主面に、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層が接して設けられ、ＡｌＮ層上にＧａＮ系半導体層が形成された半導体エピ基板を用いることで、電気的特性を改善できる。
【００４３】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４４】
１０ Ｓｉ基板
１２ ＡｌＮ層
１４ ＡｌＧａＮバッファ層
１６ ＧａＮチャネル層
１８ ＡｌＧａＮ電子供給層
２０ ＧａＮ系半導体層
２２ 半導体エピ基板
２４ ソース電極
２６ ドレイン電極
２８ ゲート電極
３０ ゲート絶縁膜
３２ バリア層
１００ 半導体装置
【特許請求の範囲】
【請求項１】
（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板と、
前記Ｓｉ基板の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層と、
前記ＡｌＮ層上に設けられたＧａＮ系半導体層と、を備えることを特徴とする半導体装置。
【請求項２】
前記Ｓｉ基板の主面は、前記（１１１）面であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ＡｌＮ層は、前記（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃ以下であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ＡｌＮ層の厚さは、１００ｎｍ以上であって５００ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記ＧａＮ半導体層のグレインサイズは、２５００００μｍ２以上であることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記半導体装置は、ゲート電位がゲート絶縁膜を介して印加される構造、ゲート電位がショットキー接合を介して印加される構造、あるいはゲート電界がＰＮ接合を介して印加される構造のいずれかからなることを特徴とする請求項１記載の半導体装置。
【請求項１】
（１１１）面から０．１度以下のオフ角度で傾斜した面を主面とするＳｉ基板と、
前記Ｓｉ基板の主面に接して設けられ、（００２）面のＸ線回折におけるロッキングカーブの半値幅が２０００ｓｅｃ以下であるＡｌＮ層と、
前記ＡｌＮ層上に設けられたＧａＮ系半導体層と、を備えることを特徴とする半導体装置。
【請求項２】
前記Ｓｉ基板の主面は、前記（１１１）面であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ＡｌＮ層は、前記（００２）面のＸ線回折におけるロッキングカーブの半値幅が１０００ｓｅｃ以下であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ＡｌＮ層の厚さは、１００ｎｍ以上であって５００ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記ＧａＮ半導体層のグレインサイズは、２５００００μｍ２以上であることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記半導体装置は、ゲート電位がゲート絶縁膜を介して印加される構造、ゲート電位がショットキー接合を介して印加される構造、あるいはゲート電界がＰＮ接合を介して印加される構造のいずれかからなることを特徴とする請求項１記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１５３０４（Ｐ２０１２−１５３０４Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１５００５９（Ｐ２０１０−１５００５９）
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]