【課題】保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、ドレイン電極およびソース電極の一方若しくは両方の上面に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】ＥＣＭのインピーダンス変換および増幅を行うために、増幅集積回路素子や、Ｊ−ＦＥＴが用いられている。増幅集積回路素子は、回路定数によりゲイン（Ｇａｉｎ：利得）を適宜選択でき、一般的にはＪ−ＦＥＴを用いた場合と比較してゲインが高い利点があるが、回路構成が複雑でありコストも高い問題がある。一方、Ｊ−ＦＥＴのみでは出力が十分に増幅されず、ゲインが低い問題がある。
【解決手段】Ｊ−ＦＥＴとバイポーラトランジスタを１チップに集積化し、Ｊ−ＦＥＴのソース領域とバイポーラトランジスタのベース領域を接続し、Ｊ−ＦＥＴのドレイン領域とバイポーラトランジスタのコレクタ領域を接続したディスクリート素子を提供する。これにより、高入力インピーダンスで低出力インピーダンスのＥＣＭ用増幅素子を実現できる。 （もっと読む）

【課題】スイッチＭＭＩＣのスイッチング素子を構成するＦＥＴに櫛状パターンのゲート電極を採用した場合、線形性には優れるが、高調波歪み特性が良好でなく、特にハイパワー用途に適用するには限界があった。
【解決手段】櫛状パターンのゲート電極を有する第１ＦＥＴと、曲折パターンのゲート電極を有する第２ＦＥＴを組み合わせて多段接続し、スイッチング素子を構成する。櫛状パターンのゲート電極のＦＥＴ（第１ＦＥＴ）は線形性に優れ、曲折パターンのゲート電極のＦＥＴ（第２ＦＥＴ）は高調波歪み特性に優れている。これらを適宜組み合わせて直列接続することにより、線形性と高調波歪み特性がいずれも良好なスイッチＭＭＩＣを提供できる。特にＳＰｎＴスイッチＭＭＩＣの共通入力端子に最も近いＦＥＴを第１ＦＥＴにすると好適である。 （もっと読む）

【課題】スイッチＭＭＩＣのスイッチング素子を構成するＦＥＴに櫛状パターンのゲート電極を採用した場合、線形性には優れるが、高調波歪み特性が良好でなく、特にハイパワー用途に適用するには限界があった。またＤＰＤＴでは信号経路が変わった場合に櫛状パターンの櫛歯部の先端から高周波信号が伝播することとなり、高周波信号の漏れが大きくなる問題があった。
【解決手段】櫛状パターンのゲート電極を有する第１ＦＥＴと、曲折パターンのゲート電極を有する第２ＦＥＴを組み合わせて多段接続し、スイッチング素子を構成する。またスイッチング素子の両端を櫛状パターンのゲート電極のＦＥＴ（第１ＦＥＴ）とし、ゲート電極を対向させて配置する。ゲート電極の配線部によってパッドから伝播する高周波信号を遮断できる。これにより線形性と高調波歪み特性がいずれも良好なスイッチＭＭＩＣを提供できる。 （もっと読む）

【課題】高い電荷輸送性と、溶媒への溶解性に優れる多環縮環重合体を提供する。
【解決手段】式（１）及び又は式（２）の構造単位を有する多環縮環重合体。


［式中、Ｘ^１及びＸ^２は、酸素原子、硫黄原子又はセレン原子を示す。］ （もっと読む）

【課題】コンパクト化が可能な半導体装置および当該半導体装置を用いた電子機器を提供する。
【解決手段】半導体装置１は、基板５と、基板５の主表面上に形成され、基板５の表面に沿った方向に電流を流すためのソースおよびドレイン領域９、１０と、ソースおよびドレイン領域９、１０の少なくともいずれか一方に電気的に接続されたソース電極２またはドレイン電極４とを備える。ソース電極２またはドレイン電極４はソースおよびドレイン領域９、１０のいずれか一方上から基板５の端面上にまで延在している。 （もっと読む）

【課題】動作電圧を高くしても、高い出力を得ることを可能にする。
【解決手段】基板２上に形成された半導体膜３と、半導体膜のトランジスタ能動部形成領域となる第１領域上に離間して形成されたソース電極１０およびドレイン電極１２と、ソース電極とドレイン電極との間の第１領域上に形成されたゲート電極１４と、を有する電界効果トランジスタと、半導体膜、ソース電極、ゲート電極、およびドレイン電極を覆うように形成された絶縁膜８、１６と、ソース電極に接続し、ゲート電極を覆うようにゲート電極の上方にまで延在するように絶縁膜上に形成された放熱プレート１８と、放熱プレート上に形成された放熱部２２、２４と、を備えている。 （もっと読む）

【課題】高い移動度を有し光起電力を利用する有機電子デバイス、該デバイスを容易なプロセスで作製する方法を提供する。
【解決手段】従来とは異なる特定の環状構造のビシクロ化合物を溶媒に溶解した溶液を基板上に塗布することにより膜を製膜し、次いで加熱等の外部作用を加えることで、該ビシクロ化合物からエチレン誘導体を脱離させることにより基板上で変換された化合物を有機半導体として用いてなる光起電力を利用する有機電子デバイス、及びその作製方法。 （もっと読む）

【課題】 ゲート電極下端の側面に接する領域に半導体表面が露出することを防止することが可能な半導体装置を提供する。
【解決手段】 半導体基板(20)の上に、電子走行層(21)と電子供給層(23)とが配置されている。電子供給層の上に、ソース電極(30F)及びドレイン電極(31F)が、相互に間隔を隔てて配置されている。ソース電極とドレイン電極との間の電子供給層の上に、ゲート電極(40F)が配置されている。電子供給層の上に、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域を覆う保護膜(35)が形成されている。ゲート横開口(38)が保護膜に形成されている。ゲート横開口は、ソース電極とゲート電極との間の領域、及びドレイン電極とゲート電極との間の領域の少なくとも一方に、ゲート電極、ソース電極、及びドレイン電極のいずれからも間隔を隔てて配置されている。 （もっと読む）

【課題】ピエゾ電荷を不活性化しリーク電流や電流コラプスを減らし、高抵抗な半導体層を得ることで高周波特性を向上し、安定した高周波性能を得る。
【解決手段】基板１０と、基板上に配置され,第１遷移金属原子をドープした窒化物系化合物半導体層１４と、窒化物系化合物半導体層１４上に配置されたアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１６と、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１６上に配置され,第２遷移金属原子をドープした窒化物系化合物半導体層１８と、第２遷移金属原子をドープした窒化物系化合物半導体層１８上に配置されたアルミニウム窒化ガリウム層（Ａｌ_yＧａ_1-yＮ）（０．１≦y≦１）２２と、アルミニウム窒化ガリウム層（Ａｌ_yＧａ_1-yＮ）（０．１≦y≦１）２２上に配置されたゲート電極２６、ソース電極２４およびドレイン電極２８とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】半導体素子自身に気密性を有することができ、ゲート電極表面を耐湿性保護膜で覆う必要がなくなり、半導体素子のゲート容量が低減され、高周波特性および利得が向上する。
【解決手段】基板１０の第１表面に配置され,複数のフィンガーを有するゲート電極２４，ソース電極２６およびドレイン電極２２と、ゲート電極，ソース電極およびドレイン電極ごとに複数のフィンガーを束ねて形成したゲート端子電極Ｇ１〜Ｇ４，ソース端子電極Ｓ１〜Ｓ５およびドレイン端子電極Ｄと、ゲート電極，ソース電極およびドレイン電極の下部，ゲート電極とソース電極間，ゲート電極とドレイン電極間の基板上に配置された活性領域と、活性領域，ゲート電極，ソース電極およびドレイン電極上に空洞部を介して配置され，活性領域，ゲート電極，ソース電極および前レイン電極を気密封止する封止層３０とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】製造が容易で、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置及び製造方法を提供する。
【解決手段】第１の窒化物半導体からなる第１の層１３０と、該層の上に設けられ、窒化物半導体からなる第２の層１４０と、前記第１の層１３０と前記第２の層１４０との界面のうち、前記第１の層１３０のｃ軸２１０に対して平行な第１の領域２５０において、前記第２の層１４０の上に設けられたゲート電極１５０と前記ｃ軸２１０に対して非平行な第２の領域２６０における前記第２の層１４０の上、及び、ソース電極１６０と、前記第１の層１３０と前記第２の層１４０との前記界面のうち、前記ｃ軸２１０に対して非平行な第３の領域２７０における前記第２の層１４０の上、及び、前記第３の領域２７０の端部のいずれかに設けられたドレイン電極１７０と、を備えた半導体装置。 （もっと読む）

【課題】主半導体層の側面のクラックの発生を防止することができ、リーク電流或いは電流コラプスを減少することができる半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置１において、一主面に中央領域１０２と外縁を含む中央領域１０２の外側であって露出された周辺領域１０３とを有する基板２と、基板２の一主面上に基板に比べて硬い半導体材料により構成され、周辺領域１０１の露出部側に傾斜した側面を持つメサ形状を有する主半導体層２０と、主半導体層２０の側面上に配設された絶縁膜１２Ｓとを備える。 （もっと読む）

【課題】構造を簡単化し、製造工程の容易化を実現する半導体装置を提供することにある。また、半導体チップのダイボンド時の反りの発生を抑制する半導体装置を提供する。
【解決手段】半導体装置は、複数の電極５〜７が一の面上に形成された半導体基板１と、ゲート電極５及びドレイン電極６をソース電極７と絶縁するとともに、ソース電極７を覆わないようにゲート電極５及びドレイン電極６上に形成された低誘電率高分子膜１１と、低誘電率高分子膜１１及びソース電極７上に形成され、接地電位に接続されたチップ表面電極１２とを有する。ソース電極７はチップ表面電極１２を介して接地電位が与えられる。 （もっと読む）

【課題】エレクトロマイグレーションの発生を抑制でき、ＧａＮ系半導体素子の低オン抵抗という利点を維持しつつ、信頼性の向上を図ったＧａＮ系半導体装置を提供する。
【解決手段】ＧａＮ系半導体装置２０は、オン状態で２つの電極間で能動層２５を介して電流が流れるソース電極３１およびドレイン電極３２と、ゲート電極３３と、裏面電極３４とを備える。ソース電極３１は、能動層２５におけるソース電極３１を形成する部分を、能動層２５の表面側からＰ型のシリコン基板２１に達する深さまで掘った溝２７の内壁面に、その表面側からシリコン基板２１と接触する位置まで延びている。ソース電極３１には、シリコン基板２１および能動層２５の両方にオーミック接合する金属を用いている。 （もっと読む）

【課題】ボンディングパッドを減らして、素子サイズの小型化を可能にし、かつ、アバランシェ破壊を抑制して信頼性の向上を図ったＧａＮ系半導体装置及びその製造方法を提供する。
【解決手段】ＧａＮ系半導体装置２０は、オン状態で能動層２５を介して相互間に電流が流れるソース電極３１およびドレイン電極３２と、ゲート電極３３と、裏面電極３４とを備える。能動層２５におけるソース電極３１を形成する部分に、能動層２５の表面側からシリコン基板２１に達する深さの溝２７が形成されている。溝２７内には、能動層２５の表面とシリコン基板２１とを電気的に接続するソース電極３１と、ソース電極３１の溝２７内の部分を能動層２５に対して絶縁する絶縁層７０とが形成されている。溝２７内に、ソース電極３１と絶縁層７０を形成しているため、溝２７および絶縁膜７０の形成が容易になる。 （もっと読む）

【課題】ゲート電極とドレイン電極の間に生じる寄生容量による影響を減らす。
【解決手段】半導体装置は、半導体基板と、半導体基板の表面に設けられたチャネル層と、チャネル層上に形成されたドレイン電極と、チャネル層上にドレイン電極とは離間して形成されたソース電極と、チャネル層上でドレイン電極とソース電極との間に配置されたゲート電極と、ドレイン電極の表面に形成された第１の絶縁膜と、ドレイン電極の、チャネル層との接合面と対向する面である、ドレイン電極の上面に形成された第１の絶縁膜上の少なくとも一部に設けられたガード電極と、ガード電極の表面を覆うように形成された第２の絶縁膜とを備える。このガード電極は、ドレイン電極を挟んで配置されたゲート電極同士を接続する金属配線の少なくとも一部とゲート電極の少なくとも一部のいずれか少なくとも一方と、ドレイン電極との間に位置し、ガード電極とソース電極は電気的に接続されている。 （もっと読む）

【課題】ソース電極からゲート電極間のソース・ゲート間活性領域のチャネル抵抗が低減され、高周波特性を有する。
【解決手段】基板領域（１０，１２，１８）と、基板領域（１０，１２，１８）の第１表面に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、ゲート電極２４とソース電極２０間に配置されたゲート・ソース間活性領域３０と、ゲート電極２４とドレイン電極２２間に配置されたゲート・ドレイン間活性領域３２と、ゲート電極２４とソース電極２０およびドレイン電極２２の下部の基板領域（１０，１２，１８）上に配置された活性領域と、活性領域，ゲート・ソース間活性領域３０およびゲート・ドレイン間活性領域３２に隣接して配置された非活性領域１４とを備え、ゲート・ソース間活性領域３０の幅Ｗ_A1が、ゲート・ドレイン間活性領域３２の幅Ｗ_A2よりも広い半導体装置。 （もっと読む）

【課題】電力密度が高く、発熱密度が高い半導体装置の熱分散を容易にする電極配置を提供する。
【解決手段】基板１０の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極２４、ソース電極２０およびドレイン電極２２と、第１表面に配置され,ゲート電極２４、ソース電極２０およびドレイン電極２２ごとに複数のフィンガーをそれぞれ束ねたゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５およびドレイン端子電極Ｄと、ゲート電極２４、ソース電極２０およびドレイン電極２２の下部の基板１０上に配置された活性領域ＡＡ１，ＡＡ２，…，ＡＡ５と、基板１０上に活性領域に隣接して配置された非活性領域（ＢＡ）と、ソース端子電極に接続されたヴィアホールＳＣ１，ＳＣ２，…，ＳＣ５とを備え、活性領域がストライプ状に複数に分割され、かつゲート電極２４がフィッシュボーン配置されている半導体装置。 （もっと読む）

【課題】効率良く放熱すること、周囲の回路の誤動作の防止およびコンパクトな装置を提供する。
【解決手段】空洞部を内部に有し、空洞部の上方に形成された第１半導体領域と、空洞部を取り囲む領域の上方に形成された第２半導体領域と、を有する半導体基板と、第１半導体領域に形成された電力増幅器と、第２半導体領域に形成されたデジタル回路またはアナログ回路と、第１半導体領域を覆う第１絶縁膜と、第２半導体領域を覆う第２絶縁膜と、第２絶縁膜に設けられ、空洞部に接続する第１開口部と、電力増幅器に対して第１開口部と反対側の第２絶縁膜に設けられ、空洞部に接続し、第１開口部よりも開口面積が小さい第２開口部と、第１開口部から第２開口部に向かって外気が流れるように第１および第２絶縁膜上に形成され、第１開口部の第２開口部側の端部から第２開口部に向かうに連れて断面積が小さくなる流路とを備えている。 （もっと読む）