【課題】 チャネルの高い移動度を得ながら、かつ、縦方向耐圧およびゲート電極端における耐圧の両方の耐圧性能を確実に得ることができる、半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ドリフト層および該ｎ型ドリフト層上に位置するｐ型層を含むＧａＮ系積層体に、開口部が設けられ、開口部を覆うように位置する、チャネルを含む再成長層と、再成長層に沿って該再成長層上に位置するゲート電極とを備え、開口部はｎ型ドリフト層に届いており、ゲート電極の端は、平面的に見てｐ型層から外れた部分がないように位置していることを特徴とする。 （もっと読む）

【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

【課題】複数に分割された接続部とこれらの接続部の間に形成された抵抗体とが、電極パッドにより良好に接続される半導体装置の製造方法を提供すること。
【解決手段】複数のＦＥＴ１２が化合物半導体基板１１上に並列に形成され、ゲートパッド２７が複数に分割された半導体装置の製造方法であって、化合物半導体基板１１上に抵抗体２２を形成する工程と、抵抗体２２上にこの抵抗体２２を保護する保護パターン２３を形成する工程と、複数のＦＥＴ１２、抵抗体２２および保護パターン２３を含む化合物半導体基板１１上に保護膜２４を形成する工程と、複数のＦＥＴ１２の各電極１３、１４、１５をそれぞれ接続する電極接続部１７、１８、２１上および保護パターン２３上の保護膜２４をエッチングにより除去する工程と、エッチングにより除去した位置に電極パッド２５、２６、２７を形成する工程と、を具備する。 （もっと読む）

【課題】本発明は、化合物半導体素子の動作に関係なく、リーク電流を防止することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置１は、２ＤＥＧ３１０を有する第１の化合物半導体層３１と、第１の化合物半導体層３１上に配設され、キャリア供給層として機能する第２の化合物半導体層３２と、２ＤＥＧ３１０上に配設された第１の電極６１と、２ＤＥＧ３１０上において第１の電極６１から離間して配設された第２の電極４２と、を備えた化合物半導体素子１０と、化合物半導体素子１０の周囲を取り囲む領域の一部において２ＤＥＧ３１０上に配設され、この２ＤＥＧ３１０のキャリア濃度を低減させる外周電極６２を有する外周領域１１とを備える。 （もっと読む）

【課題】蛇行した形状に形成されたリセス部を備えることにより、オン抵抗を低減することができる電界効果トランジスタを提供することを目的とする。
【解決手段】電界効果トランジスタ１は、チャネル層１１と、チャネル層１１とヘテロ接合を構成するキャリア供給層１２と、キャリア供給層１２の表面から掘り下げて形成されたリセス部１３と、リセス部１３に沿って形成された第１絶縁層３１と、第１絶縁層３１の上に形成された第１ゲート電極２３と、リセス部１３に対してチャネル長方向の一方側に形成されたソース電極２１と、リセス部１３に対してチャネル長方向の他方側に形成されたドレイン電極２２とを備える。リセス部１３は、ソース電極２１とドレイン電極２２とが平面視で平行に対向するチャネル長の範囲内において、蛇行しながらチャネル長方向と交差する方向に延長されている。 （もっと読む）

【課題】放熱性に優れ、製造歩留まりの向上を図ることができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】
半導体装置は、基板１の上方に設けられた化合物半導体層２，３，４と、化合物半導体層２，３，４の上方に設けられた複数のソース電極７及び複数のドレイン電極９と、化合物半導体層２，３，４を貫通し、複数のソース電極７のそれぞれに接続される複数のビア配線２２と、化合物半導体層２，３，４を貫通し、複数のドレイン電極９のそれぞれに接続される複数のビア配線２３と、複数のビア配線２２に接続され、基板１に埋め込まれたソース共通配線１８と、複数のビア配線２３に接続され、基板１に埋め込まれたドレイン共通配線２０とを有する。 （もっと読む）

【課題】静電破壊対策においてペレットサイズに影響を与えず、かつレイアウトに影響されない構成とする。
【解決手段】ＦＥＴ領域２００に形成されたＦＥＴと、周囲領域２０２において、基体表面に形成された第１の不純物拡散領域１０６ａと、それぞれ第１の不純物拡散領域１０６ａの一端１０７ａおよび他端１０７ｂ上に形成された第１のオーミックメタル端子１１４ａおよび第２のオーミックメタル端子１１４ｄとを含むゲート抵抗１０７と、平面視において、ゲート抵抗１０７の一端１０７ａとゲート電極１２２との間には、ドレイン不純物拡散領域１０６ｂおよびドレイン電極１１４ｂの組合せ、またはソース不純物拡散領域１０６ｃおよびソース電極１１４ｃの組合せの一方が存在し、当該組合せの一方は、ゲート抵抗１０７の一端１０７ａと他端１０７ｂとを結ぶ直線を遮るように、ＦＥＴ領域２００から延在して形成された遮断部１３４を含む。 （もっと読む）

【課題】より高いブレークダウン電圧に適した半導体素子構造およびその製造方法を提供する。
【解決手段】半導体基板構造（１００）は、半導体基板（１）と、半導体基板（１）の上部にＧａＮタイプの層スタック（２０）とを備える。ＧａＮタイプ層スタック（２０）は、少なくとも１つのバッファ層（２１，２２）と、第１活性層（２）と、第２活性層（３）とを備え、第１活性層と第２活性層の界面において、能動素子領域が規定可能である。半導体基板（１）は、絶縁層（１２）の上に存在しており、所定のパターンに従って溝（１４）を規定するようにパターン化され、そのパターンは、こうした能動素子領域の下地となる少なくとも１つの溝（１４）を含み、前記溝（１４）は、絶縁層（１２）から、ＧａＮタイプ層スタック（２０）の少なくとも１つのバッファ層（２１，２２）の中まで延びて、前記少なくとも１つのバッファ層（２２）の範囲で過成長しており、第１および第２活性層（２，３）は、少なくとも能動素子領域の範囲で連続している。 （もっと読む）

【課題】放熱性に優れ、高周波高出力で使用可能な、化合物半導体高電子移動度トランジスタを提供する。
【解決手段】支持基板２０の第１の主表面２０ａ上に、チャネル層４０及びバリア層５０が積層されて構成される、化合物半導体高電子移動度トランジスタであって、ソース電極６２が形成された領域を含む、支持基板の領域部分が金属部２２であり、ドレイン電極６４が形成された領域を含む、支持基板の他の領域部分がシリコン部２４で構成される。 （もっと読む）

【課題】ソースフィールドプレート電極を形成することによる性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上にＧａＮ層１２およびＡｌＧａＮ層１３がこの順で形成され、ＡｌＧａＮ層１３上にドレイン電極１４、ソース電極１５およびゲート電極１６が形成された半導体装置であって、ゲート電極１６の下方には、ＳｉＣ基板１１を貫通するように第１の開口２３が形成されている。さらに、ＧａＮ層１２上に形成され、ソース電極１５に接続されるソースパッド１９の一部が、ＳｉＣ基板１１の裏面側から露出するように、第２の開口２４が形成されている。そして、第１の開口２３内にソースフィールドプレート電極２５−１を形成すると同時に、第２の開口２４から露出するソースパッド１９に接触するようにＳｉＣ基板１１の裏面に接地導体２５−２を形成する。 （もっと読む）

【課題】パッシベーション膜を形成した場合にも、界面リーク電流が抑制された窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、基板１０１の上に形成された半導体層積層体１０２と、半導体層積層体１０２の上に互いに間隔をおいて形成された第１のオーミック電極１３１及びショットキー電極１３２と、半導体層積層体１０２の上を覆うパッシベーション膜１４１とを備えている。半導体層積層体１０２は、基板１０１の上に順次形成された第１の窒化物半導体層１２２、第２の窒化物半導体層１２３及びｐ型の第３の窒化物半導体層１２４を含む半導体層積層体１０２と有している。第３の窒化物半導体層１４１は、ｐ型の不純物を含み第１のオーミック電極１３１とショットキー電極１３２との間に形成され且つショットキー電極１３２と接するように選択的に形成されている。 （もっと読む）

【課題】気泡の発生を防止し、熱抵抗を低減化する半導体装置を提供する。
【解決手段】基板１０表面上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層上に配置された活性領域ＡＡと、活性領域上に配置され、それぞれ複数のフィンガーを有するゲート電極２４、ソース電極２０およびドレイン電極２２と、ゲート電極、ソース電極およびドレイン電極が延伸する方向の窒化物系化合物半導体層上に配置され、ゲート電極、ソース電極およびドレイン電極ごとにフィンガーをそれぞれ束ねて形成したゲート端子電極ＧＥ、ソース端子電極ＳＥおよびドレイン端子電極ＤＥと、ソース端子電極の下部に配置されたＶＩＡホールＣＳと、基板１０裏面に配置され、ソース端子電極に対してＶＩＡホールを介して接続された裏面金属層ＢＥと、基板の裏面のＶＩＡホールからソース端子電極が配置される基板端に渡って設けられた溝ＳＣとを備える。 （もっと読む）

【課題】基板の付け替えに際して基板を適切に分離することができる化合物半導体装置の製造方法を提供する。
【解決手段】基板の上方に、第１のバンドギャップのＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）を含む第１の化合物半導体層を形成する。前記第１の化合物半導体層上に、前記第１のバンドギャップよりも広い第２のバンドギャップのＡｌ_yＩｎ_zＧａ_1-y-zＮ（０＜ｙ＜１、０＜ｙ＋ｚ≦１）を含む第２の化合物半導体層を形成する。前記第２の化合物半導体層の上方に、化合物半導体積層構造を形成する。前記第１のバンドギャップと前記第２のバンドギャップとの間のエネルギを有する光を前記第１の化合物半導体層に照射しながら前記第１の化合物半導体層を除去して、前記基板を前記化合物半導体積層構造から分離する。 （もっと読む）

【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

【課題】オン抵抗の上昇を抑制し、かつ、オフ容量を低減することができる電界効果トランジスタ、電界効果トランジスタの製造方法及び通信装置を提供する。
【解決手段】化合物半導体基板１０の一面側に、バッファ層１１、下部ドーピング層１２、下部スペーサ層１３、チャネル層１４、上部スペーサ層１５、上部ドーピング層１６、拡散層１７をこの順に積層し、拡散層１７上の一部にゲート電極１８、ソース電極１９及びドレイン電極２０を形成する。また、ゲート電極１８とソース電極１９及びドレイン電極２０との間の領域にそれぞれ所定の間隔ｄ２，ｄ３を空けてｐ型半導体層２１を形成すると共に、拡散層１７のうちゲート電極１８直下の部分にゲート領域２３を形成する。 （もっと読む）

【課題】本発明は、絶縁領域において破壊が起こるのを防止できる半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、半導体基板と、前記半導体基板の上面側に設けられた不純物添加領域と、前記半導体基板の上面側において、イオン注入によって前記不純物添加領域の周囲に設けられた絶縁領域と、前記不純物添加領域上に設けられたゲート電極と、前記ゲート電極を挟むように前記不純物添加領域上に設けられた第１の電極及び第２の電極と、前記絶縁領域上に設けられ、前記ゲート電極に接続した第１のパッドと、前記絶縁領域上において前記不純物添加領域を挟んで前記第１のパッドと対向するように設けられ、前記第２の電極に接続した第２のパッドと、前記絶縁領域上において、前記第１の電極と前記第２のパッドの間に設けられた導体と、を備えることを特徴とするものである。 （もっと読む）

【課題】電流コラプスを十分に緩和し、ＧａＮトランジスタが本来有している低いオン抵抗を利用した高効率の電力変換装置を実現できるようにする。
【解決手段】電力変換装置は、電源が接続される入力端Ｖ_in1と、電源から供給された電力をスイッチングする第１のスイッチング素子１０とを備えている。第１のスイッチング素子１０は、基板１１の上に形成された窒化物半導体からなる半導体層積層体１３と、半導体層積層体１３の上に形成されたゲート電極１８、第１のオーミック電極１６及び第２のオーミック電極１７と、基板１１の裏面に形成された裏面電極２０とを有している。裏面電極２０には第２のオーミック電極１７との間の電位差が小さくなるように入力端Ｖ_in1に接続された電源から電位が供給される。第１のスイッチング素子１０がオン状態の場合には、裏面電極２０に正電圧のバイアスが印加される。 （もっと読む）

【課題】電界効果トランジスタの局所的な温度を測定することが可能な電界効果トランジスタを提供することである。
【解決手段】本発明にかかる電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極３と、ソース電極１の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。また、本発明にかかる他の態様の電界効果トランジスタは、半導体層５と、半導体層５とオーミック接合したソース電極１と、半導体層５とオーミック接合したドレイン電極２と、半導体層５とショットキ接合したゲート電極１と、ドレイン電極２の一部に形成された空隙に設けられた、半導体層５とショットキ接合したショットキ電極４と、を有する。 （もっと読む）

【課題】本発明は、過電圧印加時に電圧クランプ機能を有する窒化物半導体素子を提供することを目的とする。
【解決手段】第１の窒化物半導体からなる第１の層と、第１の層の上に設けられ、第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、第２の層に電気的に接続された第１の電極と、第２の層の上に設けられ、第１の方向において第１の電極と並設された第２の電極と、第２の層の上に設けられたフローティング電極と、を備え、フローティング電極は、第１の方向に直交する第２の方向において第２の電極に挟まれた部分と、第１の電極に向けて第２の電極よりも突出した部分と、を有することを特徴とする窒化物半導体素子。 （もっと読む）

【課題】優れた電界効果移動度を得ることができる有機薄膜トランジスタを提供する。
【解決手段】下式で表される繰り返し単位を有する高分子化合物を含む有機半導体層を備える、有機薄膜トランジスタ。
（もっと読む）