【課題】ゲート電極から染み出した金属がドレイン電極に到達することを抑制して、ドレイン−ゲート間の絶縁破壊を抑制する窒化物半導体装置を提供する。
【解決手段】ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、溝５０を設けている。ゲート電極５から界面Ｓを伝ってドレイン電極１側へ染み出した金属を、溝５０によって、堰き止めることができる。 （もっと読む）

【課題】トランジスタ動作のオフ時におけるリーク電流を低減することができる窒化物半導体素子、およびリーク電流が少なく、信頼性に優れる窒化物半導体素子パッケージを提供すること。
【解決手段】基板４１上に、ＡｌＮ層４７、第１ＡｌＧａＮ層４８（平均Ａｌ組成５０％）および第２ＡｌＧａＮ層４９（平均Ａｌ組成２０％）からなるバッファ層４４を形成する。バッファ層４４上には、ＧａＮ電子走行層４５およびＡｌＧａＮ電子供給層４６からなる素子動作層を形成する。これにより、ＨＥＭＴ素子３を構成する。このＨＥＭＴ素子３において、ＧａＮ電子走行層４５の厚さ方向途中部に、ＢＮとＧａＮとの混晶からなるＢＧａＮ部５０を形成する。 （もっと読む）

【課題】開口部にチャネルを備える縦型半導体装置において、高周波特性を向上することができる半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ＧａＮ系ドリフト層４／ｐ型ＧａＮ系バリア層６／ｎ型ＧａＮ系コンタクト層７、を有し、開口部２８は表層からｎ型ＧａＮ系ドリフト層内にまで届いており、該開口部を覆うように位置する電子走行層２２および電子供給層２６を含む再成長層２７と、ソース電極Ｓと、ドレイン電極Ｄと、再成長層上に位置するゲート電極Ｇとを備え、ソース電極を一方の電極とし、またドレイン電極を他方の電極としてコンデンサを構成するとみて、該コンデンサの容量を低下させる容量低下構造を備えることを特徴とする。 （もっと読む）

【課題】挿入損失およびチップサイズの増大を生じることなく、歪特性に優れた高周波スイッチおよび高周波モジュールを提供する。
【解決手段】高周波スイッチであって、高周波信号を入出力するための複数の入出力端子１０１〜１０３と、２つの入力端子１０１、１０３間に設けられた基本スイッチ部１０４、１０５と、基本スイッチ部１０４、１０５の導通および遮断を制御するための制御電圧が入力される制御端子１０６、１０７とを備え、基本スイッチ部１０４、１０５は、メアンダ形状のゲート電極を有するメアンダ型のＦＥＴ１１０〜１１３及びＦＥＴ１２０〜１２３が多段に接続されて形成され、ＦＥＴ１１０〜１１３、及び１２０〜１２３のうち、入出力端子１０３からの電気的距離が最も短いＦＥＴ１１３、及び１２０のフィンガー長は、他のＦＥＴ１１０〜１１２、及び１２１〜１２３のフィンガー長よりも短い。 （もっと読む）

【課題】特性をさらに向上する半導体装置を提供する。
【解決手段】高電圧側電界効果トランジスタ２０ａの高電圧側ドレイン電極１１ａと、高電圧側ドレイン電極１１ａの一側方に間隔をおいて形成される高電圧側ゲート電極１２ａと、高電圧側ゲート電極１２ａの一側方に間隔をおいて形成され、高電圧側電界効果トランジスタ２０ａのソース電極であり、低電圧側電界効果トランジスタ２１ａのドレイン電極であるソース兼ドレイン電極１３ａと、ソース兼ドレイン電極１３ａの一側方に間隔をおいて形成される低電圧側電界効果トランジスタ２１ａの低電圧側ゲート電極１４ａと、低電圧側ゲート電極１４ａの一側方に間隔をおいて形成される低電圧側電界効果トランジスタ２１ａの低電圧側ソース電極１５ａとを有する。 （もっと読む）

【課題】発熱領域が集中して配置されていることによって熱抵抗が増大することを防止し、チップ面積を大きくすることなく発熱領域を分散させる電界効果トランジスタを提供する。
【解決手段】実施形態に係る電界効果トランジスタは、単位ＦＥＴをゲートフィンガー電極複数本をまとめて一個のセル１１とし、チップの長手方向にフィンガー電極を平行にして配置したものである。各セル１１間の隙間には、ソースフィンガー電極１３ａを接続したバイアホール１２付ソース電極配線１３と、ゲートフィンガー電極１４ａを接続したゲート電極配線１４と、が対称性を鑑みて配置される。また、各ゲート電極配線１４は、ゲートバスライン１７に接続される。 （もっと読む）

【課題】半導体装置において、抵抗が増大して変換効率が低下してしまうのを防止する。
【解決手段】半導体装置を、基板２上に形成されたＧａＮ系半導体積層構造３を有する第１トランジスタＱ１と、ＧａＮ系半導体積層構造を有する第２トランジスタＱ２とを備え、第１トランジスタが、複数の第１フィンガ８ＡＸを有する第１ゲート電極８Ａと、複数の第１ドレイン電極９Ａと、複数の第１ソース電極１０Ａとを備え、第２トランジスタが、複数の第２フィンガ８ＢＸを有する第２ゲート電極８Ｂと、複数の第２ドレイン電極９Ｂと、複数の第２ソース電極１０Ｂとを備え、複数の第１ドレイン電極の上方又は下方に接続されたドレインパッド１５と、複数の第２ソース電極の上方又は下方に接続されたソースパッド２５と、複数の第１ソース電極及び複数の第２ドレイン電極に接続された共通パッド３５とを備えるものとする。 （もっと読む）

【課題】放熱スペースが短縮された、複数のユニットセルを有する高出力高周波半導体デバイスを提供する
【解決手段】ユニットセルは各々、制御電極２４と、第１及び第２の被制御電極２０，２２とを有する。熱スペーサ（すなわち、電気的に不活性な領域）４０が、これらのユニットセルのうち少なくとも１つを第１の活性部分及び第２の活性部分５０に分割し、第２の活性部分は、この熱スペーサにより第１の部分から離隔される。ユニットセルの制御電極ならびに第１及び第２の被制御電極は、第１の熱スペーサを横切っている。 （もっと読む）

【課題】オフ時のリーク電流を低減し、パワースイッチング素子に適用可能なノーマリーオフ型の半導体装置を提供する。
【解決手段】基板１０１と、基板１０１の上に形成されたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３の上に形成されたアンドープＡｌＧａＮ層１０４と、アンドープＧａＮ層１０３又はアンドープＡｌＧａＮ層１０４の上に形成されたソース電極１０７及びドレイン電極１０８と、アンドープＡｌＧａＮ層１０４の上に形成され、ソース電極１０７とドレイン電極１０８との間に配置されたｐ型ＧａＮ層１０５と、ｐ型ＧａＮ層１０５の上に形成されたゲート電極１０６とを備え、アンドープＧａＮ層１０３は、チャネルを含む活性領域１１３と、チャネルを含まない不活性領域１１２とを有し、ｐ型ＧａＮ層１０５は、ソース電極１０７を囲むように配置されている。 （もっと読む）

【課題】ＧａＡｓデバイスにおいて、空洞上に浮遊するＧａＡｓ層に素子形成を行うことにより、浮遊容量を抑え、高速化・低電力化を図ることが可能な半導体装置とその製造方法を提供する。
【解決手段】本発明の実施形態は、半導体基板１１上に形成される空洞１４と、空洞１４上に形成されるＧａＡｓエピタキシャル層１３と、ＧａＡｓエピタキシャル層１３上に形成されるゲート電極１５と、それぞれＧａＡｓエピタキシャル層１３上に形成され、隣接するゲート電極１５を挟むように形成される一対のソース電極１６及びドレイン電極１７と、を備える。 （もっと読む）

【課題】ゲートパッド電極と裏面金属電極間のリーク電流を抑制し、ボンディング強度を向上させ、高性能化・高信頼化を図る。
【解決手段】基板１０の第１表面上に配置され、それぞれ複数のフィンガーを有するゲート電極２４・ソース電極２０およびドレイン電極２２およびオーム性電極層１８と、ゲート電極・ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極ＧＥ１〜４・ソース端子電極ＳＥ１〜４およびドレイン端子電極ＤＥと、オーム性電極層上に配置され、ゲート端子電極と接続するゲートパッド電極３０と、オーム性電極層と基板との界面に形成された反応層を覆うように基板内に形成された第１導電型半導体層１６と、第１導電型半導体層１６を覆うように、基板内に形成され、第１導電型と反対導電型の第２導電型半導体層とを備える半導体装置１。 （もっと読む）

【課題】容量増加による高周波特性の劣化及び裏面電極に起因する絶縁破壊を抑止し、チップ面積を増加させることなく、インパクトイオン化により生成したホールを容易且つ確実に引き抜いて排出することを可能として、高耐圧性及び高信頼性を実現する化合物半導体装置及びその製造方法を提供する。
【解決手段】絶縁性又は半絶縁性の基板１の表面に電子走行層３、電子供給層４が形成され、電子供給層４内には局所的なｐ型領域７が形成されており、基板１の裏面にｐ型領域７の一部を露出させる開口１ａが形成され、開口１ａを導電材料で埋め込みｐ型領域７とオーミック接続された裏面電極８を備え、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴが構成される。 （もっと読む）

【課題】III-V族窒化物半導体を有する半導体装置において、熱による出力低下を低減する。
【解決手段】半導体装置は、基板１０１上に設けられ、III-V族窒化物半導体からなるバッファ層１０２と、バッファ層１０２上に設けられ、III-V族窒化物半導体からなる第１の半導体層１０３と、第１の半導体層１０３上に設けられ、III-V族窒化物半導体からなる第２の半導体層１０４と、基板１０１の裏面上に設けられ、接地に接続された裏面電極１１１と、第２の半導体層１０４上に互いに離間して設けられたソース電極１３２及びドレイン電極１３４と、第２の半導体層１０４上に設けられたゲート電極１３６とと、第２の半導体層１０４、第１の半導体層１０３、及びバッファ層１０２を貫通し、少なくとも基板１０１に達し、ソース電極１３２と裏面電極１１１とを電気的に接続させるプラグ１０９とを備えている。 （もっと読む）

【課題】 ビアホール上にオーミック電極が形成された半導体装置において、装置の小型化を図ること。
【解決手段】 本半導体装置は、基板１０と、基板１０上に形成された半導体層１２と、半導体層上１２に形成されたソースまたはドレイン電極を構成するオーミック電極２０と、を備え、基板１０及び半導体層１２には、基板１０及び半導体層１２を貫通するビアホール３０が形成され、ビアホール３０は、少なくとも半導体層を貫通する第１ビアホール３２と、第１ビアホール３２下の基板１０に形成された、第１ビアホール３２より開口断面積が大きい第２ビアホール３４と、を含み、オーミック電極２０は、第１ビアホール３２の上に設けられている。 （もっと読む）

【課題】出力を大きくすることが可能な半導体装置を提供すること。
【解決手段】半導体基板１０上に設けられ、ソースパッド１２ａと、ソースパッド１２ａと接続された一端から他端に向けて長さが小さくなる階段状の側部１２ｃを有するソースフィンガー１２ｂと、を含むソース電極１２と、ドレインパッド１４ａと、ドレインパッド１４ａと接続された一端から他端に向けて長さが小さくなり、側部１２ｃと対向する側部１４ｃを有するドレインフィンガー１４ｂと、を含むドレイン電極１４と、ソースフィンガー１２ｂの段差１２ｄと、ドレインフィンガー１４ｂの段差１４ｄとの間に屈曲部１６ｃを有し、ソースフィンガー１２ａ及びドレインフィンガー１４ａに沿って屈曲するゲート電極１６と、を具備し、側部１２ｃの形状と側部１４ｃの形状とは、ソースフィンガー１２ｂの他端とドレインフィンガー１４ｂの他端とを結ぶ線分９の中点に対して対称である半導体装置。 （もっと読む）

【課題】活性層の上に電極パッドを形成する場合に生じる問題を解決し、オン抵抗の上昇を抑えた窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、活性領域１０２Ａを有する窒化物半導体層積層体１０２と、活性領域の上に互いに間隔をおいて形成されたフィンガー状の第１の電極１３１及び第２の電極１３２とを備えている。第１の電極の上に接して第１の電極配線１５１が形成され、第２の電極の上に第２の電極配線１５２が接して形成されている。第１の電極配線及び第２の電極配線を覆うように第２の絶縁膜が形成され、第２の絶縁膜の上に第１の金属層１６１が形成されている。第１の金属層は、第２の絶縁膜を介して活性領域の上に形成され、第１の電極配線と接続されている。 （もっと読む）

【課題】高温・高電圧で動作させた場合でも故障の発生を抑制することが可能な半導体装置を提供すること。
【解決手段】本発明は、ＧａＮキャップ層３８上のソースフィンガー１２と、ソースフィンガーと交互に配置されたドレインフィンガー１４と、ソースフィンガーとドレインフィンガーとの間のゲートフィンガー１６と、ゲートフィンガーの上面と側面を覆う第１絶縁膜４４と、ゲートフィンガーとドレインフィンガーとの間の第１絶縁膜上に設けられたフィールドプレート２６と、活性領域１８の外側で第１絶縁膜上にフィンガー方向と交差方向に設けられソースフィンガーとその両側のフィールドプレートとを接続するフィールドプレート配線２８と、を備え、フィールドプレートと第１絶縁膜の第１段差部４６とは１００ｎｍ以上離れ、フィールドプレート配線と第１絶縁膜の第２段差部４８とは１００ｎｍ以上離れている半導体装置である。 （もっと読む）

【課題】円弧状の部分を有する電極と先端部分を有する電極での円弧状の部分と先端部分との間で流れる電流密度を均一化するために、電極の先端部分における電流集中を緩和させ、電流集中に起因する半導体装置の破壊を防止できる半導体装置を提供する。
【解決手段】半導体装置は、基板と、基板上に形成され、かつヘテロ接合に基づくキャリア走行層を有する化合物半導体層と、化合物半導体層上に形成される第１の主電極１４と、化合物半導体層上において平面的に見て第１の主電極１４を包囲するように形成され、かつ直線領域と円弧領域とを有する第２の主電極１５と、化合物半導体層上において第１の主電極及び第２の主電極に対向するように形成された制御電極１６と、を備え、第１の主電極及び第２の主電極の間に電流が流れる半導体装置であって、第１の主電極と第２の主電極の円弧領域との間に電流制限部１９を設けた。 （もっと読む）

【課題】複数段のトランジスタで構成されるモジュールの段間のＳパラメータが測定可能な段間プローブ用パターン構造、段間測定方法、およびマルチチップモジュール高周波回路を提供する。
【解決手段】誘電体基板と、誘電体基板の第１表面上に配置された第１信号伝送線路と、誘電体基板の第１表面上に前記第１信号伝送線路に隣接して配置された一対の第１接地端子電極と、第１接地端子電極の下部に配置された第１ＶＩＡホールと、誘電体基板の第１表面と反対側の第２表面に配置され、第１接地端子電極に対して第１ＶＩＡホールを介して接続された裏面接地電極とを備える。第１信号伝送線路には高周波プローブの信号端子が接続可能であり、一対の第１接地端子電極には、高周波プローブの一対の接地端子が接続可能である。 （もっと読む）

【課題】バランス抵抗器の接続されたゲート間伝導領域を有するマルチゲート半導体デバイスにおいて、スイッチ素子として使用した際の低挿入損失と素子サイズを抑えつつ、オフ時の非線形性を改善する。
【解決手段】バランス抵抗器４０５のゲート間伝導領域への接続点をゲートの２つの両端より内側に設ける。好ましくはメアンダ状ゲートの屈曲領域４０６１に設ける。 （もっと読む）