【課題】低コストかつ低抵抗の半導体装置およびその製造方法を提供すること。
【解決手段】基板と、前記基板上に形成された半導体層と、前記半導体層上に形成され、該半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極と、を備える。また、基板上に半導体層を形成する半導体層形成工程と、前記半導体層上に、前記半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極を形成する電極形成工程と、を含む。 （もっと読む）

【課題】任意の動作周波数に対して、最適な抵抗値を有する抵抗体をゲート端子電極間に選択配置可能であり、ループ発振を抑制する高周波半導体装置を提供する。
【解決手段】基板１０の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極２４、ソースフィンガー電極２０およびドレインフィンガー電極２２と、ゲートフィンガー電極２４、ソースフィンガー電極２０およびドレインフィンガー電極２２ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極とを有するＦＥＴセル４０と、ゲート端子電極間に配置された抵抗体３０とを備え、隣り合うＦＥＴセル４０のゲート端子電極間の距離は、抵抗体３０を配置する位置によって複数選択可能であり、ゲート端子電極は、抵抗体３０の値が、パターンサイズの変更無しに、複数選択可能となる電極パターン形状を有する。 （もっと読む）

【課題】窒化物系化合物半導体において埋め込み電極として利用可能な特定のパターン形状の導電性材料を埋め込んだ構造を実現し、ＳＩＴ等のデバイスを作製可能にする。
【解決手段】（１）一般式Ｉｎ_xＧａ_yＡｌ_zＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される第１の３−５族化合物半導体と、（２）これに接して該第１の３−５族化合物半導体表面の一部を特定のパターン形状で被覆するＳｉＯ_２と、（３）該ＳｉＯ_２に接して積層された導電性材料と、（４）該ＳｉＯ_２と該導電性材料との積層体で被覆されてない該第１の３−５族化合物半導体表面の露出部と該導電性材料とを共に被覆する一般式Ｉｎ_uＧａ_vＡｌ_wＮ（ただし、ｕ＋ｖ＋ｗ＝１、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で表される第２の３−５族化合物半導体と、からなり、該導電性材料の層厚が５ｎｍ以上１００ｎｍ以下であることを特徴とする３−５族化合物半導体。 （もっと読む）

【課題】所定の配線間距離を確保すると共に、配線間距離を確保するために形成される絶縁膜をパターニング等によって形成する際に、下層配線の損傷を防ぐ。
【解決手段】本発明に係る半導体装置は、半導体基板１１と、半導体基板１１上に形成された第１配線１と、半導体基板１１上の第１配線１との交差部において、隙間９を介して第１配線１を跨ぐように形成された第２配線２と、交差部の第２配線２下において、少なくとも第１配線１を覆うように半導体基板１１上に形成された保護膜８と、交差部の第２配線２下の保護膜８上において、保護膜８の端部よりも内側に形成され、交差部の第１配線１を覆うように島状に形成された絶縁膜３と、備えている。 （もっと読む）

【課題】ソース電極の接続に際し、余分な引き回しが無く、構造が簡単であり、接地インダクタンスを有効に低減化可能なマイクロ波／ミリ波／サブミリ波帯の半導体装置を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、それぞれゲート電極２４およびドレイン電極２２に接続され、ゲート電極２４、ソース電極２０およびドレイン電極２２が延伸する方向の窒化物系化合物半導体層１２上に配置されたゲート端子電極ＧＬ１、ＧＬ２およびドレイン端子電極ＤＬ１、ＤＬ２と、ゲート電極２４，ソース電極２０およびドレイン電極２２が延伸する他方の方向の基板１０の端面に配置され、ソース電極２０と接続された端面電極ＳＣとを備える。 （もっと読む）

【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、窒化物系化合物半導体層１２上に配置され、それぞれゲート電極２４、ソース電極２０およびドレイン電極２２に接続されたゲート端子電極ＧＥ１〜ＧＥ３、ソース端子電極ＳＥ１〜ＳＥ４およびドレイン端子電極ＤＥと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続された端面電極ＳＣ１〜ＳＣ４と、端面電極上に配置され、ダイボンディングで使用する半田層がソース端子電極ＳＥ１〜ＳＥ４に到達するのを防止する突起電極３４とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】
基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、ゲート電極、ソース電極およびドレイン電極が延伸する方向の窒化物系化合物半導体層上に配置され、それぞれゲート電極、ソース電極およびドレイン電極に接続されたゲート端子電極ＧＥ１〜ＧＥ３、ソース端子電極ＳＥ１〜ＳＥ４およびドレイン端子電極ＤＥと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続され、最外層のエッジが下地金属層よりも後退する３層以上の異なる多層金属を有する端面電極ＳＣ１〜ＳＣ４とを備え、ダイボンディング半田層がソース端子電極に到達するのを防止する。 （もっと読む）

【課題】構造が簡単であり、製造が容易で、接地インダクタンスを低減化可能なマイクロ波／ミリ波／サブミリ波帯の半導体装置を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡを互いに素子分離する素子分離領域と、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、それぞれゲート電極２４およびドレイン電極２２に接続され、ゲート電極２４およびドレイン電極２２が延伸する方向の素子分離領域上に配置されたゲート端子電極ＧＬ１〜ＧＬ３およびドレイン端子電極ＤＬ１〜ＤＬ３と、ゲート電極２４，ソース電極２０およびドレイン電極２２が配置される方向の基板１０の端面に配置され、ソース電極２０と接続された端面電極ＳＣ１〜ＳＣ４とを備える。 （もっと読む）

実施形態には、これに限定されないが、電界効果トランジスタスイッチを含む装置とシステムが含まれる。電界効果トランジスタスイッチは、ゲート電極に連結され、ソース電極とドレイン電極から実質的に等距離に配置された第１のフィールドプレートを含んでいてもよい。また、該電界効果トランジスタスイッチは、前記第１のフィールドプレートに近接配置され、前記ソース電極と前記ドレイン電極から実質的に等距離に配置された第２のフィールドプレートを含んでいてもよい。前記第１および第２のフィールドプレートは、前記ソース電極とゲート電極間および前記ドレイン電極とゲート電極間の電界を低減するように構成されていてもよい。 （もっと読む）

実施形態は、これに限定されないが、ソース電極と、入力無線周波数（ＲＦ）信号を受信するゲート電極と、増幅されたＲＦ信号を出力するドレイン電極と、を有する単位セルを含む装置とシステムを含む。フィールドプレートは前記ソース電極に連結され、帰還抵抗は前記フィールドプレートと前記ソース電極間に連結されてもよい。 （もっと読む）

【課題】Ｊ−ＦＥＴでは、ゲート領域およびバックゲート領域からのｐ型不純物拡散により、ゲート領域直下のチャネル領域のｎ型不純物濃度が低下し、ＩＤＳＳばらつきや、順伝達アドミタンスｇｍ、電圧利得Ｇｖの劣化やノイズ電圧Ｖｎｏが増加する問題があった。
【解決手段】バックゲート領域となるｐ型半導体基板表面にソース領域５、ドレイン領域６を設け、これらの間のｐ型半導体基板表面にチャネル領域４を設ける。チャネル領域４下方のｐ型半導体基板に、ゲート領域７を設け、ゲート領域７の上面は、チャネル領域４下面と接触する。これにより、チャネル領域４の不純物拡散ばらつきを防止し、チャネル深さばらつきを抑制できる。従って電流経路の抵抗値を略均一にでき、ＤＳＳを安定化させ、順伝達アドミタンスｇｍ、電圧利得Ｇｖを向上させ、ノイズ電圧Ｖｎｏを低減できる。更に同一ウエハ内でのＩＤＳＳばらつきも抑制できる。 （もっと読む）

【課題】ゲートリーク電流の増加及び出力の低下を抑制しながら、コンタクト抵抗を低減することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】電子走行層３ａと、電子走行層３ａ上方に形成された電子供給層４ｂ、５ｂと、電子供給層４ｂ、５ｂ上方に形成されたゲート電極１１ｇと、ゲート電極１１ｇを間に挟んで形成され、電子走行層３ａに電圧を印加するソース電極１１ｓ及びドレイン電極１１ｄと、ソース電極１１ｓと電子走行層３ａとの間の電流経路に位置し、ソース電極１１ｓと接する第１の化合物半導体層６ｂと、ドレイン電極１１ｄと電子走行層３ａとの間の電流経路に位置し、ドレイン電極１１ｄと接する第２の化合物半導体層６ｂと、が設けられている。電子走行層３ａの表面は（０００１）面であり、第１の化合物半導体層６ｂ及び第２の化合物半導体層６ｂの表面は（０００−１）面である。 （もっと読む）

【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、電子供給層３上方に形成されたソース電極７ｓ、ドレイン電極７ｄ及びゲート電極７ｇと、が設けられている。ソース電極７ｓと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっており、ドレイン電極７ｄと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっている。 （もっと読む）

【課題】外付け部品点数の増加、占有面積の増加及びコストの増大を招くことなく、高いスイッチング性能を有する半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１０１の上に形成された半導体層積層体１０５と、半導体層積層体１０５の上に互いに間隔をおいて形成された第１のオーミック電極１１１及び第２のオーミック電極１１３と、第１のオーミック電極１１１と第２のオーミック電極１１３との間に形成された第１のコントロール層１１７と、第１のコントロール層１１７の上に形成された第１のゲート電極１１５とを備えている。第１のコントロール層１１７は、下層１１７ａと、下層１１７ａの上に形成され、下層１１７ａと比べて不純物濃度が低い中層１１７ｂと、中層１１７ｂの上に形成され、中層１１７ｂと比べて不純物濃度が高い上層１１７ｃとを有している。 （もっと読む）

【課題】基板上に形成された窒化物系化合物半導体におけるソース−ドレイン間のリーク電流を低減する。
【解決手段】トランジスタ１００は、シリコン基板（図示せず）上の窒化物系化合物半導体１１の表面に、ゲート電極１２、ソース電極１３、ドレイン電極１４がそれぞれ形成されている。ソース電極１３またはドレイン電極１４の少なくとも一方は、ゲート電極１２と接続された補助電極１５で囲まれており、補助電極１５下の窒化物系化合物半導体１１に空乏層が形成されることによってリーク電流経路が遮断され、ソース−ドレイン間のリーク電流を効果的に低減することができる。 （もっと読む）

【課題】高周波信号の基板での損失を低減し、高周波出力、及び出力電力の線形性を向上させることが可能なIII−Ｖ族窒化物半導体からなる半導体装置を提供することを目的とする。
【解決手段】III−Ｖ族窒化物半導体からなる半導体装置であって、パッケージング用蓋１１６と、パッケージング用蓋１１６の底面上に形成された接地導体層１１８と、接地導体層１１８の上に形成された高誘電率膜１１４と、高誘電率膜１１４の上に形成され接地導体層１１８とは接していない裏面電極１１３と、裏面電極１１３の上に配置されたシリコンからなる基板１０１と、基板１０１の上に形成されたチャネル層１０３及びショットキー層１０４と、パッケージング用蓋１１６の底面上に形成され、接地導体層１１８と接していないバイアス電極１１９とを備え、裏面電極１１３はバイアス電極１１９と電気導通するよう接続されている。 （もっと読む）

【課題】ゲート・ドレイン間の帰還容量増大を防止し、超高周波動作に適する半導体装置。
【解決手段】
基板１０上に順次配置され,窒化物系化合物半導体層からなるバッファ層１２およびアルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）からなるショットキー層１４と、ショットキー層１４上に配置されたソース電極１６およびドレイン電極１８と、ショットキー層１４に形成され,ソース電極１６およびドレイン電極１８間のチャネルを細線状に分割する複数の溝２６と、複数の溝２６および細線状に分割されたチャネルを横断して配置されたゲート電極２０と、ショットキー層１４,複数の溝２６およびゲート電極２０上に形成された絶縁層２２と、絶縁層２２上に配置され,ソース電極１６に接続されたソースフィールドプレート電極２４とを備える。 （もっと読む）

【課題】ガードリングを越えて半導体チップ内に水分が浸入した場合でも、半導体チップ上の１つの電極と他の１つの電極との短絡を抑制すること。
【解決手段】半導体チップ１０と、半導体チップ１０上に配置された電極パッド１４、１６と半導体チップ１０の外周との間に配置された導電性のガードリング１８と、ガードリング１８の一部領域を排することで、ガードリング１８を互いに絶縁された複数の単位領域に分割するための、複数のガードリング絶縁部６０と、を有する半導体装置。 （もっと読む）

【課題】入出力ボンディングワイヤ若しくは入出力伝送線路のインダクタンス分布を調整して、信号位相を同相化し、利得および出力電力を向上させ、かつ各ＦＥＴセルのアンバランス動作による発振を抑制する。
【解決手段】ゲート端子電極Ｇ１〜Ｇ１０、ソース端子電極Ｓ１〜Ｓ１１およびドレイン端子電極Ｄを有するＦＥＴ２４と、ＦＥＴに隣接する入力回路パターン１７，出力回路パターン１８と、ゲート端子電極Ｇ１〜Ｇ１０と入力回路パターン１７とを接続する複数の入力ボンディングワイヤ１２，１２Ｌと、ドレイン端子電極Ｄと出力回路パターン１８とを接続する複数の出力ボンディングワイヤ１４，１４Ｌとを備え、複数の入力ボンディングワイヤ１２，１２Ｌのインダクタンス分布を調整して、入力信号の位相を同相化し、かつ複数の出力ボンディングワイヤ１４，１４Ｌのインダクタンス分布を調整して、出力信号の位相を同相化した高周波半導体装置２５。 （もっと読む）

【課題】電流コラプスを低減することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１上に形成されたＧａＮ層２と、ＧａＮ層２上に形成されたｎ型ＡｌＧａＮ層３と、ｎ型ＡｌＧａＮ層３上に形成されたソース電極１１ｓ及びドレイン電極１１ｄと、ｎ型ＡｌＧａＮ層３上においてソース電極１１ｓ及びドレイン電極１１ｄとの間に位置し、Ｎを含み、開口部２２が形成されたＡｌＮ層５と、開口部２２内からＡｌＮ層５の上方まで延在するゲート電極１１ｇと、が設けられている。更に、開口部２２内においてゲート電極１１ｇとＡｌＮ層５とを絶縁するＳｉＮ膜７が設けられている。 （もっと読む）