窒化物半導体素子および窒化物半導体パッケージ
【課題】トランジスタ動作のオフ時におけるリーク電流を低減することができる窒化物半導体素子、およびリーク電流が少なく、信頼性に優れる窒化物半導体素子パッケージを提供すること。
【解決手段】基板４１上に、ＡｌＮ層４７、第１ＡｌＧａＮ層４８（平均Ａｌ組成５０％）および第２ＡｌＧａＮ層４９（平均Ａｌ組成２０％）からなるバッファ層４４を形成する。バッファ層４４上には、ＧａＮ電子走行層４５およびＡｌＧａＮ電子供給層４６からなる素子動作層を形成する。これにより、ＨＥＭＴ素子３を構成する。このＨＥＭＴ素子３において、ＧａＮ電子走行層４５の厚さ方向途中部に、ＢＮとＧａＮとの混晶からなるＢＧａＮ部５０を形成する。
【解決手段】基板４１上に、ＡｌＮ層４７、第１ＡｌＧａＮ層４８（平均Ａｌ組成５０％）および第２ＡｌＧａＮ層４９（平均Ａｌ組成２０％）からなるバッファ層４４を形成する。バッファ層４４上には、ＧａＮ電子走行層４５およびＡｌＧａＮ電子供給層４６からなる素子動作層を形成する。これにより、ＨＥＭＴ素子３を構成する。このＨＥＭＴ素子３において、ＧａＮ電子走行層４５の厚さ方向途中部に、ＢＮとＧａＮとの混晶からなるＢＧａＮ部５０を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体を用いた窒化物半導体素子および当該素子の半導体パッケージに関する。
【背景技術】
【０００２】
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
このようなIII族窒化物半導体は、高温・高出力デバイス、高周波デバイスに適した物性を有している。かかる物性に鑑みて、III族窒化物半導体は、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）などのデバイスを構成する半導体として使用されている。
【０００３】
たとえば、Ｓｉ基板と、Ｓｉ基板上にエピタキシャル成長によって順に積層された、ＡｌＮ層、ＡｌＧａＮ層（Ａｌ組成が０．３以上かつ０．６以下）、ＧａＮ層およびＡｌＧａＮ電子供給層と、ＡｌＧａＮ電子供給層上に間隔を空けて設けられたソース電極およびドレイン電極と、ソース電極とドレイン電極との間に設けられたゲート電極とを備えるＨＥＭＴが提案されている（たとえば、特許文献１参照）。
【０００４】
このＨＥＭＴでは、ＧａＮ層におけるＡｌＧａＮ電子供給層との界面近傍に２次元電子ガスが生成され、その２次元電子ガスがソース電極とドレイン電極との間を導通させるチャネルとして機能することにより、トランジスタ動作が行なわれる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１６６３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のＨＥＭＴでは、トランジスタ動作のオフ時（２次元電子ガスのピンチオフ時）にも関わらず、ソース電極からＳｉ基板を経由してドレイン電極に至る縦方向（各層を厚さ方向に貫通する方向）の電流路が形成され、ソース−ドレイン間にリーク電流が流れる場合がある。
そこで、本発明の目的は、トランジスタ動作のオフ時におけるリーク電流を低減することができる窒化物半導体素子を提供することである。
【０００７】
また、本発明の他の目的は、リーク電流が少なく、信頼性に優れる窒化物半導体素子パッケージを提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板上に形成されたＧａＮ電子走行層と、前記ＧａＮ電子走行層の厚さ方向途中部において、当該厚さ方向に直交する方向に沿って層状に形成されたＢＧａＮ部と、前記ＧａＮ電子走行層上に形成されたＡｌＧａＮ電子供給層と、前記ＡｌＧａＮ電子供給層上において、互いに間隔を空けて形成されたソース電極およびドレイン電極と、前記ＡｌＧａＮ電子供給層上において、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを含む、窒化物半導体素子である。
【０００９】
この構成によれば、ＧａＮ電子走行層の途中部にＢＧａＮ部が形成されている。ＢＧａＮは、ＢＮ（窒化ホウ素）とＧａＮ（窒化ガリウム）との混晶である。ＧａＮ電子走行層の途中部に、高い絶縁性を有するＢＮがＧａＮとの混晶として含まれているので、ＧａＮ電子走行層において、ＢＧａＮ部に対して厚さ方向ＡｌＧａＮ電子供給層側と半導体基板側との間の導電性を小さくすることができる。これにより、ソース電極とドレイン電極との間がオフになっているとき、ソース電極から半導体基板へ向かう縦方向の電流路の発生を防止することができるか、または、発生しても当該電流路に流れる電流を小さくすることができる。その結果、トランジスタ動作のオフ時におけるリーク電流を低減することができる。
【００１０】
たとえば、特許文献１の発明のように、ＧａＮ電子走行層と半導体基板との間に、ＧａＮよりも高い絶縁性を有する窒化物半導体層（特許文献１では、ＡｌＧａＮ層およびＡｌＮ層）が介在されている場合、当該窒化物半導体層を厚くすることにより、当該層の直列抵抗を増やせば、リーク電流を低減できるかもしれない。しかしながら、これらの窒化物半導体層を厚くしすぎると、ウエハにクラックが発生するおそれがあるため、実用上不向きである。
【００１１】
そこで、本発明では、ＧａＮ電子走行層中に、ＧａＮとの混晶として存在できるＢＧａＮ部を設けることにより、リーク電流を低減することができ、同時に、ウエハにおけるクラックの発生も防止することができる。
また、前記ＢＧａＮ部のＢＧａＮは、請求項２記載のように、ウルツ鉱型結晶構造を有していることが好ましい。
【００１２】
ＢＧａＮ部のＢＧａＮがウルツ鉱型結晶構造であれば、ＢＧａＮ部とＧａＮ電子走行層との結晶構造を同種（ウルツ鉱型結晶構造）に揃えることができるので、刃状転位の伝播を抑制することができる。そのため、刃状転位密度を低減することができる。その結果、品質のよいデバイスを得ることができる。
そして、ウルツ鉱型結晶構造を有するＢＧａＮを得るためには、具体的には、請求項３記載のように、ＢＧａＮ部のＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有していることが好ましい。
【００１３】
ＢＮの結晶構造としては、一般的に、常圧安定相の六方晶（ｈＢＮ）と菱面体晶（ｒＢＮ）、高温高圧安定相の立方晶閃亜鉛鉱型（ｃＢＮ）と六方晶ウルツ鉱型（ｗＢＮ）の４つの結晶構造が知られている。
ＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有していれば、六方晶ウルツ鉱型（ｗＢＮ）単結晶構造を有するＢＮを良好に得ることができる。その結果、ウルツ鉱型結晶構造を有するＢＧａＮ部を良好に得ることができる。
【００１４】
たとえば、ＢＮの結晶構造が立方晶閃亜鉛鉱型（ｃＢＮ）単結晶構造であると、その結晶構造が、ＢＧａＮ部に対してＡｌＧａＮ電子供給層側のＧａＮに引き継がれてしまい、ＧａＮが本来有するウルツ鉱型結晶構造を維持できなくなるので、好ましくない。
また、ＢＧａＮのＢ組成ｘは、請求項４記載のように、０．０＜ｘ＜０．００５であることが好ましい。Ｂ組成ｘが上記した範囲であれば、ＢＧａＮ部の平坦性を維持することができ、ＧａＮ電子走行層の品質（膜質）を良好にすることができる。
【００１５】
また、ＢＧａＮ部の厚さは、請求項５記載のように、５ｎｍ以下であることが好ましい。ＢＧａＮ部の厚さが上記した範囲であれば、ＢＧａＮ部の平坦性を維持することができ、ＧａＮ電子走行層の品質（膜質）を良好にすることができる。
また、ＢＧａＮ部は、請求項６記載のように、前記ＧａＮ電子走行層の厚さ方向中央位置よりも前記半導体基板側に形成されていることが好ましい。具体的には、請求項７記載のように、前記ＧａＮ電子走行層が５００ｎｍ〜１５００ｎｍの厚さを有している場合、前記ＢＧａＮ部は、前記ＧａＮ電子走行層の下端から１００ｎｍ〜３００ｎｍの高さ位置に形成されていることが好ましい。
【００１６】
また、前記ＧａＮ電子走行層と前記半導体基板との間には、請求項８記載のように、バッファ層が介在されていることが好ましい。
これにより、たとえば、請求項９記載のように、半導体基板が、窒化物半導体基板とは異なる異種基板（Ｓｉ基板）である場合でも、ＧａＮ電子走行層の結晶状態を良好に維持することができる。
【００１７】
半導体基板がＳｉ基板である場合、前記バッファ層は、請求項１０記載のように、前記半導体基板上に形成されたＡｌＮ層と、当該ＡｌＮ層上に形成され、複数のＡｌＧａＮ層を積層して形成されたＡｌＧａＮ積層構造とを含み、前記ＡｌＧａＮ積層構造では、或る基準ＡｌＧａＮ層のＡｌ組成が、当該基準ＡｌＧａＮ層よりも前記ＡｌＮ層に近い側のＡｌＧａＮ層のＡｌ組成よりも小さいことが好ましい。換言すれば、複数のＡｌＧａＮ層は、第１ＡｌＧａＮ層と、当該第１ＡｌＧａＮ層に対して前記ＡｌＮ層とは反対側（ＧａＮ電子走行層側）に配置され、当該第１ＡｌＧａＮ層よりもＡｌ組成の小さな第２ＡｌＧａＮ層とを含むことが好ましい。
【００１８】
たとえば、ＡｌＮ層とＧａＮ電子走行層との間にＡｌＧａＮ層単層を単に設けるだけでは、ＡｌＧａＮとＧａＮとの格子定数の差が大きいので、大きな厚さを有するＧａＮ電子走行層が積層されると、ＧａＮの格子緩和が起こってしまう。そのため、ＨＥＭＴに十分な耐圧を付与することが困難になる。その結果、ＧａＮ電子走行層の厚さが制限され、デバイス設計の自由度が小さい。
【００１９】
そこで、請求項１０に記載の構成によれば、複数のＡｌＧａＮ層は、ＧａＮ電子走行層に近い層ほど、Ａｌ組成が小さくなるように、それぞれの組成が定められている。これにより、ＡｌＧａＮ層の格子定数を、ＡｌＮの格子定数に近い値から、ＧａＮの格子定数に近い値にまで段階的に大きくすることができる。そのため、ＧａＮ電子走行層と、当該ＧａＮ電子走行層に接する最上層のＡｌＧａＮ層との格子定数の差を小さくすることができる。その結果、ＧａＮ電子走行層の厚さを自由に設計することができる。よって、ＧａＮ電子走行層を厚く設計することにより、素子耐圧を向上させることができる。
【００２０】
ところで、ＧａＮ結晶が、たとえば、エピタキシャル成長によってＳｉ基板上に積層される場合、エピタキシャル成長後の冷却中または冷却後に、Ｓｉ基板とＧａＮ層との線膨張係数の差（つまり、降温時の収縮率の差）に起因してＧａＮ層に大きな引張り応力が発生することがある。その結果、ＧａＮ層のひび割れ（クラック）およびＳｉ基板の反りが発生する場合がある。
【００２１】
請求項１０記載の発明によれば、Ｓｉ基板上にＡｌＮ層が形成され、当該ＡｌＮ層とＧａＮ電子走行層との間にＡｌＧａＮ積層構造が設けられている。また、ＡｌＧａＮ積層構造においては、複数のＡｌＧａＮ層は、ＧａＮ電子走行層に近い層ほど、Ａｌ組成が小さくなるように、それぞれの組成が定められている。そのため、ＡｌＮ層と最下層のＡｌＧａＮ層との格子定数差に起因して当該ＡｌＧａＮ層に加わる圧縮応力（歪み）を、最上層のＡｌＧａＮ層にまで伝播させることができる。その結果、ＧａＮ電子走行層に引張り応力が生じても、その引張り応力を、ＡｌＮ層およびＡｌＧａＮバッファ層からＧａＮ電子走行層に加えられる圧縮応力によって緩和することができる。よって、ＧａＮ電子走行層のクラックおよびＳｉ基板の反りを軽減することができる。
【００２２】
また、前記ＡｌＧａＮ積層構造では、請求項１１に記載のように、前記基準ＡｌＧａＮ層のＡｌ組成（％）と、当該基準ＡｌＧａＮ層の前記ＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のＡｌ組成（％）との差が１０％以上であることが好ましい。
これにより、基準ＡｌＧａＮ層と、当該基準ＡｌＧａＮ層に接するＡｌＧａＮ層との間に、格子定数差を確実に発生させることができる。
【００２３】
たとえば、基準ＡｌＧａＮ層のＡｌ組成（％）と、当該基準ＡｌＧａＮ層のＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のＡｌ組成（％）との差が１％程度であると、基準ＡｌＧａＮ層の格子定数が、それに接するＡｌＧａＮ層の格子定数に揃ってしまう場合がある。そのため、最上層のＡｌＧａＮ層とＧａＮ電子走行層との格子定数の差が大きくなり、完全な格子緩和が発生するため、バッファ層からＧａＮ電子走行層に対して圧縮応力（歪み）を伝達することが困難になる。
【００２４】
そこで、請求項１１に係る発明の構成であれば、そのように格子定数が揃う箇所が生じる場合よりも、ＧａＮ電子走行層と最上層のＡｌＧａＮ層との格子定数の差を小さくできる。よって、バッファ層からＧａＮ電子走行層に対して圧縮応力（歪み）を良好に伝達することができ、結果、ＧａＮ電子走行層のクラックおよびＳｉ基板の反りを良好に軽減することができる。
【００２５】
たとえば、前記ＡｌＧａＮ積層構造は、請求項１２記載のように、前記ＡｌＮ層から順に、Ａｌ組成が５０％の第１ＡｌＧａＮ層およびＡｌ組成が２０％の第２ＡｌＧａＮ層が積層された構造からなっていてもよい。
また、請求項１３載の発明は、前記バッファ層の主面の面方位がｃ面であり、前記ＡｌＧａＮ積層構造では、前記基準ＡｌＧａＮ層のａ軸平均格子定数が、当該基準ＡｌＧａＮ層の前記ＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のａ軸面内格子定数よりも大きく、当該基準ＡｌＧａＮ層が本来有するａ軸平均格子定数よりも小さい、請求項１０〜１２のいずれか一項に記載の窒化物半導体素子である。
【００２６】
この構成によれば、基準ＡｌＧａＮ層のａ軸平均格子定数が、当該基準ＡｌＧａＮ層に接するＡｌＧａＮ層のａ軸面内格子定数よりも大きく、当該基準ＡｌＧａＮ層が本来有するａ軸平均格子定数（無歪みの状態でのａ軸格子定数）よりも小さい。これにより、基準ＡｌＧａＮ層には、当該基準ＡｌＧａＮ層のＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のａ軸格子定数に揃わない程度のａ軸圧縮応力が加わっている。そして、このａ軸圧縮応力を、最上層のＡｌＧａＮ層にまで伝播させることができる。そのため、ＧａＮ電子走行層にａ軸引張り応力が生じても、そのａ軸引張り応力を、ＡｌＮ層およびＡｌＧａＮバッファ層からＧａＮ電子走行層に加えられるａ軸圧縮応力によって緩和することができる。
【００２７】
なお、面内格子定数とは、基準ＡｌＧａＮ層のＡｌＮ層側の面に接するＡｌＧａＮ層における、基準ＡｌＧａＮ層との界面の格子定数のことである。
また、Ｓｉ基板の主面は、請求項１４記載のように、（１１１）面であってもよい。
また、ＧａＮ電子走行層のｃ軸格子定数の歪み度は、請求項１５記載のように、−０．０７％以上であることが好ましい。
【００２８】
これにより、ＧａＮ電子走行層のクラックの発生を確実に防止することができる。
また、前記バッファ層は、請求項１６記載のように、前記半導体基板上に形成されたＡｌＮ層の単一層からなっていてもよい。また、請求項１７記載のように、ＡｌＮ層およびＡｌＧａＮ層を複数対交互に積層した超格子構造からなっていてもよい。また、請求項１８記載のように、ＡｌＧａＮ層およびＧａＮ層を複数対交互に積層した超格子構造からなっていてもよい。
【００２９】
また、請求項１９記載の発明は、請求項１〜１８のいずれか一項に記載の窒化物半導体素子と、前記窒化物半導体素子を覆うように形成された樹脂パッケージとを含む、窒化物半導体パッケージである。
この構成によれば、本発明の窒化物半導体素子が用いられており、トランジスタ動作のオフ時におけるリーク電流を低減することができるので、信頼性の高いパッケージを提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係るＨＥＭＴパッケージの模式的な全体図である。
【図２】図１に示すＨＥＭＴパッケージの内部を透視して示す図である。
【図３】図２の破線Ａで囲まれた部分の拡大図である。
【図４】本発明の一実施形態に係るＨＥＭＴ素子の模式断面図であって、図３のＢ−Ｂ切断面における断面を示す。
【図５】窒化物半導体層に生じる残留応力のイメージ図である。
【図６】III族窒化物半導体積層構造を構成する各層を成長させるための処理装置の構成を説明するための図解図である。
【図７】図４のバッファ層の第１変形例を説明するための図である。
【図８】図４のバッファ層の第２変形例を説明するための図である。
【図９】図４のバッファ層の第３変形例を説明するための図である。
【図１０】実施例のＨＥＭＴ素子の構成を示す模式断面図である。
【図１１】リーク電流および刃状転位密度の低減効果を証明するためのグラフである。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るＨＥＭＴパッケージの模式的な全体図である。図２は、図１に示すＨＥＭＴパッケージの内部を透視して示す図である。図３は、図２の破線Ａで囲まれた部分の拡大図である。
【００３２】
本発明の窒化物半導体パッケージの一例としてのＨＥＭＴパッケージ１は、端子フレーム２と、ＨＥＭＴ素子３（チップ）と、樹脂パッケージ４とを含んでいる。
端子フレーム２は、金属製の板状に形成されている。端子フレーム２は、平面視において四角形状を有し、ＨＥＭＴパッケージ１を支持するベース部５と、当該ベース部５と一体的に形成されたソース端子６と、当該ベース部５に対して離間して形成されたドレイン端子７およびゲート端子８とを含んでいる。
【００３３】
ソース端子６、ドレイン端子７およびゲート端子８は、それぞれ一端および他端を有する平面視直線状に形成され、ソース端子６、ドレイン端子７およびゲート端子８の順に互いに平行に並べて配置されている。これらの端子６〜８のうち、ベース部５と一体的なソース端子６の一端のみが、ベース部５の一角部に接続されている。残りの端子７〜８のうち、ゲート端子８は、その一端が、ソース端子６が接続された角部と隣り合うベース部５の他の角部に対向するように配置されており、ドレイン端子７は、ゲート端子８とソース端子６との間に配置されている。
【００３４】
ＨＥＭＴ素子３は、本発明の窒化物半導体素子の一例であり、ドレインパッド９、ソースパッド１０およびゲートパッド１１を有している。これらドレインパッド９、ソースパッド１０およびゲートパッド１１は、金属製の板状に形成されており、互いに離間して配置されている。
ドレインパッド９は、ボンディング部１２Ｄ、アーム部１３Ｄおよび電極部１４Ｄを一体的に有している。
【００３５】
ドレインパッド９のボンディング部１２Ｄは、一端および他端を有し、端子フレーム２の各端子６〜８を横切る方向に延びる平面視直線状に形成されている。ボンディング部１２Ｄは、ボンディングワイヤ１５Ｄ（図２では、３本のワイヤ）を用いて、ドレイン端子７に電気的に接続されている。
ドレインパッド９のアーム部１３Ｄは、当該ボンディング部１２Ｄの一端および他端から、端子６〜８から離れる方向へ延びる互いに平行な平面視直線状に一対形成されている。ドレインパッド９は、ボンディング部１２Ｄおよび一対のアーム部１３Ｄにより、アーム部１３Ｄの遊端（他端）側が開放された平面視凹状（コ字状）に取り囲まれる素子領域１６を区画している。
【００３６】
ドレインパッド９の電極部１４Ｄは、素子領域１６内に設けられ、各アーム部１３Ｄから他方のアーム部１３Ｄへ向かって延びるストライプ状に多数形成されている。一方のアーム部１３Ｄに接続された電極部１４Ｄの先端と、他方のアーム部１３Ｄに接続された電極部１４Ｄの先端との間には、所定幅を有する隙間１７が設けられている。ドレインパッド９の電極部１４Ｄは、本発明のドレイン電極の一例である。
【００３７】
ソースパッド１０は、ボンディング部１８Ｓ、アーム部１９Ｓおよび電極部２０Ｓを一体的に有している。
ソースパッド１０のボンディング部１８Ｓは、素子領域１６の開放端において、ドレインパッド９のボンディング部１２Ｄに平行に延びる平面視直線状に形成されている。ボンディング部１８Ｓは、ボンディングワイヤ２１Ｓ（図２では、２本のワイヤ）を用いて、ベース部５に電気的に接続されている。これにより、ソースパッド１０のボンディング部１８Ｓは、ベース部５と一体的なソース端子６に電気的に接続される。
【００３８】
ソースパッド１０のアーム部１９Ｓは、ドレインパッド９の電極部１４Ｄの隙間１７を、ドレインパッド９の電極部１４Ｄを横切る方向に延びるように１本形成されている。
ソースパッド１０の電極部２０Ｓは、アーム部１９Ｓから、ドレインパッド９の各アーム部１３Ｄへ向かう両方向へ延びるストライプ状に多数形成されている。電極部２０Ｓは、本発明のソース電極の一例であり、ドレインパッド９の電極部１４Ｄの各間に１本ずつ設けられている。
【００３９】
ゲートパッド１１は、ボンディング部２２Ｇ、第１アーム部２３Ｇ、第２アーム部２４Ｇおよび電極部２５Ｇを一体的に有している。
ゲートパッド１１のボンディング部２２Ｇは、平面視四角形状に形成され、ドレインパッド９の一方のアーム部１３Ｄの遊端部近傍に配置されている。ボンディング部２２Ｇは、ボンディングワイヤ２６Ｇ（図２では、１本のワイヤ）を用いて、ゲート端子８に電気的に接続されている。
【００４０】
ゲートパッド１１の第１アーム部２３Ｇは、ボンディング部２２Ｇの角部からドレインパッド９の他方のアーム部１３Ｄの遊端部まで、ソースパッド１０のボンディング部１８Ｓに対して素子領域１６に近い側をドレインパッド９のボンディング部１２Ｄに対して平行に延びる平面視直線状に形成されている。
ゲートパッド１１の第２アーム部２４Ｇは、第１アーム部２３Ｇからドレインパッド９の電極部１４Ｄの隙間１７を、ドレインパッド９の電極部１４Ｄを横切る方向に延びるように、ソースパッド１０のアーム部１９Ｓの両側に１本ずつ形成されている。
【００４１】
ゲートパッド１１の電極部２５Ｇは、各第２アーム部２４Ｇから、ドレインパッド９の各アーム部１３Ｄへ向かう両方向へ延びるストライプ状に多数形成されている。電極部２５Ｇは、本発明のゲート電極の一例であり、ドレインパッド９の電極部１４Ｄとソースパッド１０の電極部２０Ｓとの各間に１本ずつ設けられている。また、当該電極部２５Ｇと電極部１４Ｄとの間隔ＧＤは、電極部２５Ｇと電極部２０Ｓとの間隔ＧＳよりも広くされている。つまり、電極部２５Ｇは、電極部１４Ｄと電極部２０Ｓとの中間位置に対して電極部２０Ｓに近い側に配置されている。これにより、ドレイン側の電極部１４Ｄに正の電圧が印加され、ゲート側の電極部２５Ｇに０（ゼロ）Ｖ以下の電圧が印加されたときに、ドレイン−ゲート間において十分な電圧降下を図ることができる。その結果、電極部２５Ｇに対する電界集中を防止することができる。
【００４２】
樹脂パッケージ４は、ＨＥＭＴパッケージ１の外形をなし、略直方体状に形成されている。樹脂パッケージ４は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、ＨＥＭＴ素子３とともに端子フレーム２のベース部５およびボンディングワイヤ１５Ｄ，２１Ｓ，２６Ｇを覆い、３本の端子（ソース端子６、ドレイン端子７およびゲート端子８）を露出させるように、ＨＥＭＴ素子３を封止している。
【００４３】
図４は、本発明の一実施形態に係るＨＥＭＴ素子の模式断面図であって、図３のＢ−Ｂ切断面における断面を示す。
次いで、図４を参照して、ＨＥＭＴ素子の内部構造を詳細に説明する。
ＨＥＭＴ素子３は、半導体基板としての基板４１と、基板４１上にエピタキシャル成長（結晶成長）によって形成されたIII族窒化物半導体積層構造４２とを備えている。
【００４４】
基板４１は、この実施形態では、Ｓｉ単結晶基板（線膨張係数α１が、たとえば、２．５×１０−６〜３．５×１０−６（２９３Ｋ））で構成されている。この基板４１は、（１１１）面を主面４３としたオフ角が０°のジャスト（１１１）面Ｓｉ基板である。
基板４１のａ軸平均格子定数ＬＣ１（基板４１の主面４３に沿う方向の窒化物半導体を構成する原子と結合するＳｉ原子の格子間距離）は、たとえば、０．７６８ｎｍ〜０．７６９ｎｍである。そして、この主面４３上における結晶成長によって、III族窒化物半導体積層構造４２が形成されている。III族窒化物半導体積層構造４２は、たとえば、ｃ面（（０００１）面））を結晶成長主面とするIII族窒化物半導体からなる。
【００４５】
III族窒化物半導体積層構造４２を形成する各層と、下地層との格子不整合は、結晶成長される層の格子の歪みによって吸収され、下地層との界面での格子の連続性が保たれる。たとえば、ＧａＮ層のｃ面（（０００１）面））からＩｎＧａＮ層およびＡｌＧａＮ層をそれぞれ成長させる場合、無歪みの状態でのＩｎＧａＮのａ軸方向の平均格子定数（ａ軸平均格子定数）はＧａＮのａ軸平均格子定数よりも大きいので、ＩｎＧａＮ層にはａ軸方向への圧縮応力（圧縮歪み）が生じる。これに対して、無歪みの状態でのＡｌＧａＮのａ軸平均格子定数はＧａＮのａ軸平均格子定数よりも小さいので、ＡｌＧａＮ層にはａ軸方向への引張り応力（引張り歪み）が生じる。
【００４６】
III族窒化物半導体積層構造４２は、基板４１側から順に、バッファ層４４と、ＧａＮ電子走行層４５と、ＡｌＧａＮ電子供給層４６とを積層して構成されている。
バッファ層４４は、ＡｌＮ層４７と、第１ＡｌＧａＮ層４８と、第２ＡｌＧａＮ層４９とを積層して構成されている。この実施形態では、第１ＡｌＧａＮ層４８と第２ＡｌＧａＮ層４９との積層構造が、本発明のＡｌＧａＮ積層構造の一例である。また、第２ＡｌＧａＮ層４９が、本発明の基準ＡｌＧａＮ層の一例であり、第１ＡｌＧａＮ層４８が、基準ＡｌＧａＮ層のＡｌＮ層側の面に接して配置されたＡｌＧａＮ層の一例である。
【００４７】
ＡｌＮ層４７の厚さは、５０ｎｍ〜２００ｎｍ、たとえば、１２０ｎｍである。また、ＡｌＮ層４７のａ軸平均格子定数ＬＣ２は、たとえば、０．３１１ｎｍ〜０．３１２ｎｍであり、線膨張係数α２は、たとえば、４．１×１０−６〜４．２×１０−６（２９３Ｋ）である。
第１ＡｌＧａＮ層４８は、この実施形態では、不純物が意図的に添加されていないアンドープＡｌＧａＮ層として構成されている。ただし、第１ＡｌＧａＮ層４８には、意図しない微量の不純物が含まれている場合がある。第１ＡｌＧａＮ層４８の厚さは、１００ｎｍ〜５００ｎｍ、たとえば、１４０ｎｍである。また、第１ＡｌＧａＮ層４８の平均Ａｌ組成は、４０〜６０％（たとえば、５０％）である。また、第１ＡｌＧａＮ層４８のａ軸平均格子定数ＬＣ３は、たとえば、０．３１４ｎｍ〜０．３１６ｎｍであり、線膨張係数α３は、たとえば、４．６×１０−６〜５．０×１０−６（２９３Ｋ）である。
【００４８】
また、第１ＡｌＧａＮ層４８の上面（第２ＡｌＧａＮ層４９との界面）のａ軸面内格子定数ＬＣ３´は、たとえば、０．３１２ｎｍ〜０．３１４ｎｍである。
第２ＡｌＧａＮ層４９は、この実施形態では、不純物が意図的に添加されていないアンドープＡｌＧａＮ層として構成されている。ただし、第２ＡｌＧａＮ層４９には、意図しない微量の不純物が含まれている場合がある。第２ＡｌＧａＮ層４９の厚さは、１００ｎｍ〜５００ｎｍ、たとえば、１４０ｎｍである。また、第２ＡｌＧａＮ層４９の平均Ａｌ組成は、第１ＡｌＧａＮ層４８よりも１０％以上小さく、具体的には、１０〜３０％（たとえば、２０％）である。また、第２ＡｌＧａＮ層４９のａ軸平均格子定数ＬＣ４は、第１ＡｌＧａＮ層４８の上面（第２ＡｌＧａＮ層４９との界面）のａ軸面内格子定数ＬＣ３´よりも大きく、ＡｌＧａＮが本来有するａ軸平均格子定数（０．３１６ｎｍ〜０．３１８ｎｍ）よりも小さく、たとえば、０．３１４ｎｍ〜０．３１６ｎｍである。また、第２ＡｌＧａＮ層４９の線膨張係数α４は、たとえば、５．０×１０−６〜５．４×１０−６（２９３Ｋ）である。
【００４９】
ＧａＮ電子走行層４５は、この実施形態では、不純物が意図的に添加されていないアンドープＧａＮ層として構成されている。ただし、ＧａＮ電子走行層４５には、意図しない微量の不純物が含まれている場合がある。ＧａＮ電子走行層４５のａ軸平均格子定数ＬＣ５は、たとえば、０．３１８ｎｍ〜０．３１９ｎｍであり、線膨張係数α５は、たとえば、５．５×１０−６〜５．６×１０−６（２９３Ｋ）である。
【００５０】
また、ＧａＮ電子走行層４５のｃ軸格子定数の歪み度は、たとえば、−０．０７％以上０（ゼロ）以下である。このｃ軸格子定数の歪み度は、たとえば、Ｘ線回折測定によってＧａＮ電子走行層４５のｃ軸格子定数を測定し、ＧａＮが本来有するｃ軸格子定数と比較することにより得ることができる。ＧａＮ電子走行層４５のｃ軸格子定数の歪み度が上記した範囲であれば、ＧａＮ電子走行層４５に加わるｃ軸圧縮応力が抑制されており、クラックの発生を防ぐことができる。
【００５１】
ｃ軸およびａ軸は、互いに直交する関係にある。そのため、これらの各方向に沿う圧縮応力および引張り応力は、図５に示すように、一方の方向（たとえばｃ軸方向）に圧縮応力が加わっているとき、他方の方向（たとえばａ軸方向）に引張り応力が加わるというように、相反する関係にある。
したがって、上記のように、ＧａＮ電子走行層４５のｃ軸格子定数の歪み度が−０．０７％以上０（ゼロ）以下であるということは、ＧａＮ電子走行層４５に加わるｃ軸圧縮応力が抑制されており、クラックの発生を防ぐことができるということである。
【００５２】
ＧａＮ電子走行層４５の厚さ方向途中部には、ａ軸方向に沿って層状に形成されたＢＧａＮ部５０が形成されている。
ＢＧａＮ部５０は、ＢＮ（窒化ホウ素）とＧａＮ（窒化ガリウム）との混晶であり、ウルツ鉱型結晶構造を有している。ＢＧａＮ部５０のＢＧａＮがウルツ鉱型結晶構造であれば、ＢＧａＮ部５０とＧａＮ電子走行層４５との結晶構造を同種（ウルツ鉱型結晶構造）に揃えることができる。すなわち、ＢＧａＮ部５０は、刃状転位の伝播を抑制するバッファ層として働くことができる。その結果、品質のよいデバイスを得ることができる。
【００５３】
そして、ウルツ鉱型結晶構造を有するＢＧａＮ部５０は、具体的には、ＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有していることが好ましい。
ＢＮの結晶構造としては、一般的に、常圧安定相の六方晶（ｈＢＮ）と菱面体晶（ｒＢＮ）、高温高圧安定相の立方晶閃亜鉛鉱型（ｃＢＮ）と六方晶ウルツ鉱型（ｗＢＮ）の４つの結晶構造が知られている。
【００５４】
ＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有していれば、六方晶ウルツ鉱型（ｗＢＮ）単結晶構造を有するＢＮを良好に得ることができる。その結果、ウルツ鉱型結晶構造を有するＢＧａＮ部５０を良好に得ることができる。
たとえば、ＢＮの結晶構造が立方晶閃亜鉛鉱型（ｃＢＮ）単結晶構造であると、その結晶構造が、ＢＧａＮ部５０に対してＡｌＧａＮ電子供給層４６側のＧａＮに引き継がれてしまい、ＧａＮが本来有するウルツ鉱型結晶構造を維持できなくなるので、好ましくない。
【００５５】
また、ＢＧａＮ部５０のＢＧａＮのＢ組成ｘは、０．０＜ｘ＜０．００５であることが好ましい。Ｂ組成ｘが上記した範囲であれば、ＢＧａＮ部５０の平坦性を維持することができ、ＧａＮ電子走行層４５の品質（膜質）を良好にすることができる。
また、層状のＢＧａＮ部５０とは、ＧａＮ電子走行層４５を構成するＧａＮとの間に明確な界面を形成する層として形成されているものではなく、ＧａＮ電子走行層４５中において、ＧａＮよりも密度が濃いＢＮが層状に存在する部分のことである。
【００５６】
このような層状のＢＧａＮ部５０の厚さは、たとえば、５ｎｍ以下であり、好ましくは、２ｎｍ〜５ｎｍである。ＢＧａＮ部５０の厚さが上記した範囲であれば、ＢＧａＮ部５０の平坦性を維持することができ、ＧａＮ電子走行層４５の品質（膜質）を良好にすることができる。
また、ＢＧａＮ部５０は、ＧａＮ電子走行層４５の厚さ方向中央位置よりも基板４１側に形成されていることが好ましい。具体的には、ＢＧａＮ部５０は、ＧａＮ電子走行層４５の下端から１００ｎｍ〜３００ｎｍ（たとえば、２００ｎｍ）の高さ位置に形成されていることが好ましい。
【００５７】
ＡｌＧａＮ電子供給層４６は、この実施形態では、不純物が意図的に添加されていないアンドープＡｌＧａＮ層として構成されている。ただし、ＡｌＧａＮ電子供給層４６には、意図しない微量の不純物が含まれている場合がある。ＡｌＧａＮ電子供給層４６のａ軸平均格子定数ＬＣ６は、たとえば、０．３１８ｎｍ〜０．３１９ｎｍである。また、ＡｌＧａＮ電子供給層４６の平均Ａｌ組成は、２０〜３０％（たとえば、２５％）である。また、ＡｌＧａＮ電子供給層４６の線膨張係数α６は、たとえば、５．０×１０−６〜５．２×１０−６（２９３Ｋ）である。
【００５８】
このように、互いに組成の異なるＧａＮ電子走行層４５とＡｌＧａＮ電子供給層４６との接合がヘテロ接合となることから、ＧａＮ電子走行層４５には、ＡｌＧａＮ電子供給層４６との接合界面近傍において、２次元電子ガス（２ＤＥＧ）が生じている。２次元電子ガスは、ＧａＮ電子走行層４５におけるＡｌＧａＮ電子供給層４６との接合界面近傍のほぼ全域に存在しており、その濃度は、たとえば、８×１０１２ｃｍ−２〜２×１０１３ｃｍ−２である。ＨＥＭＴ素子３では、この２次元電子ガスを利用してソース−ドレイン間に電流を流すことによって素子動作が実行される。
【００５９】
ＡｌＧａＮ電子供給層４６上には、このＡｌＧａＮ電子供給層４６に接するように、前述したゲートパッド１１の電極部２５Ｇ、ソースパッド１０の電極部２０Ｓおよびドレインパッド９の電極部１４Ｄが互いに間隔を空けて設けられている。
ゲートパッド１１の電極部２５Ｇ（以下、ゲート電極２５Ｇ）は、ＡｌＧａＮ電子供給層４６との間でショットキー接合を形成できる電極材料、たとえば、Ｎｉ／Ａｕ（ニッケル／金の合金）などで構成することができる。
【００６０】
ソースパッド１０の電極部２０Ｓ（以下、ソース電極２０Ｓ）およびドレインパッド９の電極部１４Ｄ（以下、ドレイン電極１４Ｄ）はいずれも、ＡｌＧａＮ電子供給層４６に対してオーミック接触することができる電極材料、たとえば、Ｔｉ／Ａｌ（チタン／アルミニウムの合金）、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（チタン／アルミニウム／ニッケル／金の合金）、Ｔｉ／Ａｌ／Ｎｂ／Ａｕ（チタン／アルミニウム／ニオブ／金の合金）、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ（チタン／アルミニウム／モリブデン／金の合金）などで構成することができる。
【００６１】
また、基板４１の裏面には、裏面電極５１が形成されている。この裏面電極５１は、端子フレーム２のベース部５に接続されることにより、基板４１の電位を接地（グランド）電位にする。なお、基板４１の電位をソース電極２０Ｓと同一の電位にすることにより、ソース電極２０Ｓを接地電位にしてもよい。
図６は、III族窒化物半導体積層構造を構成する各層を成長させるための処理装置の構成を説明するための図解図である。
【００６２】
次いで、図６を参照して、III族窒化物半導体積層構造の作製方法を詳細に説明する。
処理室６０内に、ヒータ６１を内蔵したサセプタ６２が配置されている。サセプタ６２は、回転軸６３に結合されており、この回転軸６３は、処理室６０外に配置された回転駆動機構６４によって回転されるようになっている。これにより、サセプタ６２に処理対象のウエハ６５を保持させることにより、処理室６０内でウエハ６５を所定温度に昇温することができ、かつ、回転させることができる。ウエハ６５は、前述のＳｉ単結晶基板４１を構成するＳｉ単結晶ウエハである。
【００６３】
処理室６０には、排気配管６６が接続されている。排気配管６６はロータリポンプ等の排気設備に接続されている。これにより、処理室６０内の圧力は、１／１０気圧〜常圧とされ、処理室６０内の雰囲気は常時排気されている。
一方、処理室６０には、サセプタ６２に保持されたウエハ６５の表面に向けて原料ガスを供給するための原料ガス供給路７０が導入されている。この原料ガス供給路７０には、窒素原料ガスとしてのアンモニアを供給する窒素原料配管７１と、ガリウム原料ガスとしてのトリメチルガリウム（ＴＭＧ）を供給するガリウム原料配管７２と、アルミニウム原料ガスとしてのトリメチルアルミニウム（ＴＭＡｌ）を供給するアルミニウム原料配管７３と、ホウ素原料ガスとしてのトリエチルホウ素（ＴＥＢ）を供給するホウ素原料配管７４と、マグネシウム原料ガスとしてのエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を供給するマグネシウム原料配管７５と、シリコンの原料ガスとしてのシラン（ＳｉＨ４）を供給するシリコン原料配管７６と、キャリヤガスを供給するキャリヤガス配管７７とが接続されている。これらの原料配管７１〜７７には、それぞれバルブ８１〜８７が介装されている。各原料ガスは、いずれも水素もしくは窒素またはこれらの両方からなるキャリヤガスとともに供給されるようになっている。
【００６４】
たとえば、（１１１）面を主面とするＳｉ単結晶ウエハをウエハ６５としてサセプタ６２に保持させる。この状態で、バルブ８１〜８６は閉じておき、キャリヤガスバルブ８７を開いて、処理室６０内に、キャリヤガスが供給される。さらに、ヒータ６１への通電が行われ、ウエハ温度が１０００℃〜１１００℃（たとえば、１０５０℃）まで昇温される。これにより、表面の荒れを生じさせることなくIII族窒化物半導体を成長させることができるようになる。
【００６５】
ウエハ温度が１０００℃〜１１００℃に達するまで待機した後、窒素原料バルブ８１およびアルミニウム原料バルブ８３が開かれる。これにより、原料ガス供給路７０から、キャリヤガスとともに、アンモニアおよびトリメチルアルミニウムが供給される。その結果、ウエハ６５の表面に、ＡｌＮ層４７がエピタキシャル成長させられる。
次いで、第１ＡｌＧａＮ層４８が形成される。すなわち、窒素原料バルブ８１、ガリウム原料バルブ８２およびアルミニウム原料バルブ８３が開かれ、他のバルブ８４〜８６が閉じられる。これにより、ウエハ６５に向けて、アンモニア、トリメチルガリウムおよびトリメチルアルミニウムが供給され、ＡｌＧａＮからなる第１ＡｌＧａＮ層４８が形成されることになる。この第１ＡｌＧａＮ層４８の形成時には、ウエハ６５の温度は、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましい。
【００６６】
次いで、第２ＡｌＧａＮ層４９が形成される。すなわち、窒素原料バルブ８１、ガリウム原料バルブ８２およびアルミニウム原料バルブ８３が開かれ、他のバルブ８４〜８６が閉じられる。これにより、ウエハ６５に向けて、アンモニア、トリメチルガリウムおよびトリメチルアルミニウムが供給され、ＡｌＧａＮからなる第２ＡｌＧａＮ層４９が形成されることになる。この第２ＡｌＧａＮ層４９の形成時には、ウエハ６５の温度は、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましい。
【００６７】
次いで、ＧａＮ電子走行層４５が形成される。ＧａＮ電子走行層４５の形成に際しては、窒素原料バルブ８１およびガリウム原料バルブ８２を開いてアンモニアおよびトリメチルガリウムをウエハ６５へと供給することによりＧａＮ層を成長させる。そして、第２ＡｌＧａＮ層４９上に所定の厚さのＧａＮ層が成長した時点で、バルブ８１，８２を開いたまま、ホウ素原料バルブ８４を開いてトリエチルホウ素をウエハ６５へと供給する。これにより、ＧａＮ電子走行層４５の厚さ方向途中部にＢＧａＮ部５０を形成する。所定の厚さのＢＧａＮ部５０の形成後、バルブ８１，８２を開いたまま、ホウ素原料バルブ８４を閉じて、トリエチルホウ素の供給を停止する一方、ＧａＮ層の成長を継続する。これにより、ＢＧａＮ部５０が形成されたＧａＮ電子走行層４５を形成する。ＧａＮ電子走行層４５の形成時には、ウエハ６５の温度は、たとえば、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましく、また、ＢＧａＮ部５０の形成時には、ウエハ６５の温度は、たとえば、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましい。
【００６８】
次いで、ＡｌＧａＮ電子供給層４６が形成される。すなわち、窒素原料バルブ８１、ガリウム原料バルブ８２およびアルミニウム原料バルブ８３が開かれ、他のバルブ８４，８５が閉じられる。これにより、ウエハ６５に向けて、アンモニア、トリメチルガリウムおよびトリメチルアルミニウムが供給され、ＡｌＧａＮ電子供給層４６が形成されることになる。このＡｌＧａＮ電子供給層４６の形成時には、ウエハ６５の温度は、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましい。
【００６９】
その後、ウエハ６５が、常温で２０分〜６０分間放置され、冷却される。こうしてIII族窒化物半導体積層構造４２が形成される。
以上のように、この実施形態によれば、ＧａＮ電子走行層４５の途中部に層状のＢＧａＮ部５０が形成されている。当該ＢＧａＮ部５０のＢＧａＮとは、ＢＮ（窒化ホウ素）とＧａＮ（窒化ガリウム）との混晶である。
【００７０】
ＧａＮ電子走行層４５の途中部に、高い絶縁性を有するＢＮがＧａＮとの混晶として含まれているので、ＧａＮ電子走行層４５において、ＢＧａＮ部５０に対して厚さ方向ＡｌＧａＮ電子供給層４６側と基板４１側との間の導電性を小さくすることができる。これにより、ソース電極２０Ｓとドレイン電極１４Ｄとの間がオフになっているとき、ソース電極２０Ｓから基板４１へ向かうIII族窒化物半導体積層構造４２の積層方向（縦方向）の電流路の発生を防止することができるか、または、発生しても当該電流路に流れる電流を小さくすることができる。その結果、ＨＥＭＴ素子３のオフ時におけるリーク電流を低減することができる。
【００７１】
一方、バッファ層４４のＡｌＮ層４７、第１ＡｌＧａＮ層４８および／または第２ＡｌＧａＮ層４９は、ＧａＮよりも高い絶縁性を有する窒化物半導体である。そのため、これらの窒化物半導体層４７〜４９を厚くすることにより、当該窒化物半導体層４７〜４９の直列抵抗を増やせば、リーク電流を低減できるかもしれない。しかしながら、これらの窒化物半導体層４７〜４９を厚くしすぎると、ウエハにクラックが発生するおそれがあるため、実用上不向きである。
【００７２】
そこで、この実施形態では、ＧａＮ電子走行層４５中に、ＧａＮとの混晶として存在できるＢＧａＮ部５０を設けることにより、リーク電流を低減することができ、同時に、窒化物半導体層４７〜４９の厚さを、それぞれ１２０ｎｍ（ＡｌＮ層４７）、１４０ｎｍ（第１ＡｌＧａＮ層４８）、１４０ｎｍ（第２ＡｌＧａＮ層４９）程度に留めることができる。その結果、ウエハにおけるクラックの発生も防止することができる。
【００７３】
また、ＢＧａＮ部５０が、ＧａＮ電子走行層４５におけるバッファ層４４（第２ＡｌＧａＮ層４９）との界面ではなく、ＧａＮ電子走行層４５の途中においてその厚さ方向両側からＧａＮ層によって挟まれている。そのため、ホウ素原子（Ｂ）と、ガリウム原子（Ｇａ）および窒素原子（Ｎ）によって、ウルツ鉱型結晶構造を有する３元混晶のＢＧａＮを精度よく形成することができる。一方、ＢＧａＮ部５０が、ＧａＮ電子走行層４５における第２ＡｌＧａＮ層４９との界面を形成するように設けられていると、ＢＧａＮ結晶の不完全性に起因して、ＡｌＧａＮバッファ層４８，４９からＧａＮ電子走行層４５へと伝達する圧縮応力が弱められてしまい好ましくない。圧縮応力が弱いと、クラックが発生する場合がある。
【００７４】
そして、ＨＥＭＴ素子３を備えるＨＥＭＴパッケージ１は、ＨＥＭＴ素子３のトランジスタ動作のオフ時におけるリーク電流を低減することができるので、信頼性の高いパッケージを提供することができる。
また、この実施形態では、Ｓｉ単結晶基板４１上に、ＡｌＮ層４７、第１ＡｌＧａＮ層４８（Ａｌ平均組成５０％）および第２ＡｌＧａＮ層４９（Ａｌ平均組成２０％）をこの順で積層してなるバッファ層４４が設けられており、ＧａＮ電子走行層４５は、第２ＡｌＧａＮ層４９の主面（ｃ面）に接して形成されている。
【００７５】
これにより、ＡｌＮ層４７からＧａＮ電子走行層４５までのａ軸平均格子定数を、ＬＣ２（０．３１１ｎｍ）、ＬＣ３（０．３１４ｎｍ）およびＬＣ４（０．３１６ｎｍ）とＧａＮ電子走行層のａ軸平均格子定数ＬＣ５（０．３１８ｎｍ）に近い値にまで段階的に大きくすることができる。そのため、ＧａＮ電子走行層４５と、当該ＧａＮ電子走行層４５に接する第２ＡｌＧａＮ層４９とのａ軸平均格子定数の差（ＬＣ５−ＬＣ４）を小さくすることができる。その結果、ＧａＮ電子走行層４５の厚さを自由に設計することができる。よって、ＧａＮ電子走行層４５を厚く設計することにより、ＨＥＭＴ素子３の耐圧を向上させることができる。
【００７６】
また、ＡｌＮ層４７と第１ＡｌＧａＮ層４８とのａ軸平均格子定数差（ＬＣ３−ＬＣ２）に起因して第１ＡｌＧａＮ層４８に加わる圧縮応力を、第２ＡｌＧａＮ層４９にまで伝播させることができる。これにより、第２ＡｌＧａＮ層４９のａ軸平均格子定数ＬＣ４が、第２ＡｌＧａＮ層４９に接する第１ＡｌＧａＮ層４８のａ軸面内格子定数ＬＣ３´よりも大きく、第２ＡｌＧａＮ層４９が本来有するａ軸平均格子定数よりも小さくなっている。つまり、第２ＡｌＧａＮ層４９には、第１ＡｌＧａＮ層４８のａ軸面内格子定数ＬＣ３´に揃わない程度のａ軸圧縮応力が加わっている。そして、このａ軸圧縮応力を、ＧａＮ電子走行層４５に加えることができる。
【００７７】
そのため、III族窒化物半導体積層構造４２の形成後の冷却中また冷却後に、基板４１とＧａＮ電子走行層４５との線膨張係数の差（α５−α１）に起因する引張り応力がＧａＮ電子走行層４５に生じても、その引張り応力を、第２ＡｌＧａＮ層４９からＧａＮ電子走行層４５に加えられる圧縮応力によって緩和することができる。
その結果、上記のように、ＧａＮ電子走行層４５のｃ軸格子定数の歪み度を−０．０７％以上０（ゼロ）以下にすることができ、すなわち、ＧａＮ電子走行層４５を、クラックが発生しない程度のａ軸引張り応力が加わった状態に保持することができる。よって、ＧａＮ電子走行層４５のクラックおよび基板４１の反りを軽減することができる。
【００７８】
以上、本発明の一実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、ＢＧａＮの組成は、ＨＥＭＴ素子３のリーク電流を低減できるのであれば、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）に限られない。また、ＢＧａＮ部５０の厚さも同様に、ＨＥＭＴ素子３のリーク電流を低減できるのであれば、５ｎｍを超えていてもよい。
【００７９】
また、基板４１は、Ｓｉ単結晶基板に代えて、ＧａＮ基板（たとえば、ｃ面を主面とするＧａＮ基板）、ＳｉＣ基板（たとえば、ｃ面を主面とするＳｉＣ基板）やサファイア基板（たとえば、ｃ面を主面とするサファイア基板）で構成することもできる。基板４１がＧａＮ基板である場合、バッファ層４４を省略することができる。
また、バッファ層４４のＡｌＧａＮ積層構造は、互いにＡｌ組成の異なる２つのＡｌＧａＮ層４８，４９で構成されている必要はなく、たとえば、ＡｌＮ層４７側から順に、第１ＡｌＧａＮ層（平均Ａｌ組成が、たとえば８０％）、第２ＡｌＧａＮ層（平均Ａｌ組成が、たとえば６０％）、第３ＡｌＧａＮ層（平均Ａｌ組成が、たとえば４０％）および第４ＡｌＧａＮ層（平均Ａｌ組成が、たとえば２０％）を積層して構成されていてもよい。また、互いにＡｌ組成が異なる３つのＡｌＧａＮ層、５つのＡｌＧａＮ層、およびそれ以上の数のＡｌＧａＮ層を積層して構成されていてもよい。
【００８０】
また、バッファ層４４は、図７に示すように、ＡｌＮ層５２の単一層からなっていてもよい。また、図８に示すように、ＡｌＮ層５３およびＡｌＧａＮ層５４が複数対交互に積層されたＡｌＮ／ＡｌＧａＮ超格子層５５からなっていてもよい。また、図９に示すように、ＡｌＧａＮ層５６およびＧａＮ層５７が複数対交互に積層されたＡｌＧａＮ／ＧａＮ超格子層５８からなっていてもよい。
【００８１】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【実施例】
【００８２】
次に、本発明を実施例および比較例に基づいて説明するが、この発明は下記の実施例によって限定されるものではない。
＜実施例および比較例＞
実施例および比較例は、本発明によるリーク電流および刃状転位密度の低減効果を証明するために行ったものである。
（１）実施例
まず、（１１１）面を主面とするＳｉ単結晶基板の表面に、ＡｌＮ層（１２０ｎｍ厚）をエピタキシャル成長させた。次いで、第１ＡｌＧａＮ層（平均Ａｌ組成５０％ １４０ｎｍ厚）および第２ＡｌＧａＮ層（平均Ａｌ組成２０％ １４０ｎｍ厚）を順にエピタキシャル成長させた。これにより、バッファ層を形成した。
【００８３】
次いで、第２ＡｌＧａＮ層上に、ＧａＮ電子走行層（１０００ｎｍ厚）およびＡｌＧａＮ電子供給層を順に形成することにより、図１０に示すIII族窒化物半導体積層構造を作製した。ＧａＮ電子走行層の成長の際、ＧａＮ電子走行層における第２ＡｌＧａＮ層との面から２００ｎｍの位置に、ＢＧａＮ部（Ｂ組成０．５％ ５ｎｍ厚）を形成した。
その後、ＡｌＧａＮ電子供給層上にソース電極およびドレイン電極を形成した。
【００８４】
また、１０ｎｍの厚さを有するＢＧａＮ部および１５ｎｍの厚さを有するＢＧａＮ部が設けられたIII族窒化物半導体積層構造を、同様に作製した。
（２）比較例
ＢＧａＮ部を形成しなかったこと（ＢＧａＮ厚が０ｎｍ）以外は、実施例と同様の方法により、III族窒化物半導体積層構造を作製した。
＜評価＞
（１）リーク電流の測定
まず、ソース電極とドレイン電極との間において、ＡｌＧａＮ電子供給層の表面からＧａＮ電子走行層の途中部（ＢＧａＮ部の上方）までエッチングした。これにより、図１０に示すように、２次元電子ガスをピンチオフした状態を発生させ、擬似的なオフ状態を形成した。
【００８５】
そして、実施例（ＢＧａＮ厚５ｎｍの構造のみ）および比較例で得られたIII族窒化物半導体積層構造のソース−ドレイン間に電圧（１００Ｖ）を印加したときのリーク電流を図１１に示す。
図１１により、ＧａＮ電子走行層にＢＧａＮ部が設けられた実施例の構造では、比較例の構造に比べて、リーク電流の大きさが約１桁減少していることがわかった（図１１の黒い丸のプロット参照）。
（２）ロッキングカーブ測定
実施例および比較例で得られたIII族窒化物半導体積層構造のＧａＮ電子走行層に対して、（１０００）面のωスキャンによるＸ線ロッキングカーブ測定を行なった。測定により得られた半値幅を図１１に示す。
【００８６】
図１１により、ＧａＮ電子走行層にＢＧａＮ部が設けられた実施例の構造では、比較例の構造に比べて半値幅（arcsec.：秒）が減少していることがわかった。これにより、ＧａＮ電子走行層の刃状転位密度を低減できることが確認された（図１１の黒い三角のプロット参照）。
【符号の説明】
【００８７】
１ ＨＥＭＴパッケージ
３ ＨＥＭＴ素子
４ 樹脂パッケージ
１４Ｄ （ドレインパッドの）電極部
２０Ｓ （ソースパッドの）電極部
２５Ｇ （ゲートパッドの）電極部
４１ 基板
４３ （基板の）主面
４４ バッファ層
４５ ＧａＮ電子走行層
４６ ＡｌＧａＮ電子供給層
４７ ＡｌＮ層
４８ 第１ＡｌＧａＮ層
４９ 第２ＡｌＧａＮ層
５０ ＢＧａＮ部
５２ ＡｌＮ層
５３ ＡｌＮ層
５４ ＡｌＧａＮ層
５５ ＡｌＮ／ＡｌＧａＮ超格子層
５６ ＡｌＧａＮ層
５７ ＧａＮ層
５８ ＡｌＧａＮ／ＧａＮ超格子層
【技術分野】
【０００１】
本発明は、III族窒化物半導体を用いた窒化物半導体素子および当該素子の半導体パッケージに関する。
【背景技術】
【０００２】
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
このようなIII族窒化物半導体は、高温・高出力デバイス、高周波デバイスに適した物性を有している。かかる物性に鑑みて、III族窒化物半導体は、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）などのデバイスを構成する半導体として使用されている。
【０００３】
たとえば、Ｓｉ基板と、Ｓｉ基板上にエピタキシャル成長によって順に積層された、ＡｌＮ層、ＡｌＧａＮ層（Ａｌ組成が０．３以上かつ０．６以下）、ＧａＮ層およびＡｌＧａＮ電子供給層と、ＡｌＧａＮ電子供給層上に間隔を空けて設けられたソース電極およびドレイン電極と、ソース電極とドレイン電極との間に設けられたゲート電極とを備えるＨＥＭＴが提案されている（たとえば、特許文献１参照）。
【０００４】
このＨＥＭＴでは、ＧａＮ層におけるＡｌＧａＮ電子供給層との界面近傍に２次元電子ガスが生成され、その２次元電子ガスがソース電極とドレイン電極との間を導通させるチャネルとして機能することにより、トランジスタ動作が行なわれる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１６６３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のＨＥＭＴでは、トランジスタ動作のオフ時（２次元電子ガスのピンチオフ時）にも関わらず、ソース電極からＳｉ基板を経由してドレイン電極に至る縦方向（各層を厚さ方向に貫通する方向）の電流路が形成され、ソース−ドレイン間にリーク電流が流れる場合がある。
そこで、本発明の目的は、トランジスタ動作のオフ時におけるリーク電流を低減することができる窒化物半導体素子を提供することである。
【０００７】
また、本発明の他の目的は、リーク電流が少なく、信頼性に優れる窒化物半導体素子パッケージを提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板上に形成されたＧａＮ電子走行層と、前記ＧａＮ電子走行層の厚さ方向途中部において、当該厚さ方向に直交する方向に沿って層状に形成されたＢＧａＮ部と、前記ＧａＮ電子走行層上に形成されたＡｌＧａＮ電子供給層と、前記ＡｌＧａＮ電子供給層上において、互いに間隔を空けて形成されたソース電極およびドレイン電極と、前記ＡｌＧａＮ電子供給層上において、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを含む、窒化物半導体素子である。
【０００９】
この構成によれば、ＧａＮ電子走行層の途中部にＢＧａＮ部が形成されている。ＢＧａＮは、ＢＮ（窒化ホウ素）とＧａＮ（窒化ガリウム）との混晶である。ＧａＮ電子走行層の途中部に、高い絶縁性を有するＢＮがＧａＮとの混晶として含まれているので、ＧａＮ電子走行層において、ＢＧａＮ部に対して厚さ方向ＡｌＧａＮ電子供給層側と半導体基板側との間の導電性を小さくすることができる。これにより、ソース電極とドレイン電極との間がオフになっているとき、ソース電極から半導体基板へ向かう縦方向の電流路の発生を防止することができるか、または、発生しても当該電流路に流れる電流を小さくすることができる。その結果、トランジスタ動作のオフ時におけるリーク電流を低減することができる。
【００１０】
たとえば、特許文献１の発明のように、ＧａＮ電子走行層と半導体基板との間に、ＧａＮよりも高い絶縁性を有する窒化物半導体層（特許文献１では、ＡｌＧａＮ層およびＡｌＮ層）が介在されている場合、当該窒化物半導体層を厚くすることにより、当該層の直列抵抗を増やせば、リーク電流を低減できるかもしれない。しかしながら、これらの窒化物半導体層を厚くしすぎると、ウエハにクラックが発生するおそれがあるため、実用上不向きである。
【００１１】
そこで、本発明では、ＧａＮ電子走行層中に、ＧａＮとの混晶として存在できるＢＧａＮ部を設けることにより、リーク電流を低減することができ、同時に、ウエハにおけるクラックの発生も防止することができる。
また、前記ＢＧａＮ部のＢＧａＮは、請求項２記載のように、ウルツ鉱型結晶構造を有していることが好ましい。
【００１２】
ＢＧａＮ部のＢＧａＮがウルツ鉱型結晶構造であれば、ＢＧａＮ部とＧａＮ電子走行層との結晶構造を同種（ウルツ鉱型結晶構造）に揃えることができるので、刃状転位の伝播を抑制することができる。そのため、刃状転位密度を低減することができる。その結果、品質のよいデバイスを得ることができる。
そして、ウルツ鉱型結晶構造を有するＢＧａＮを得るためには、具体的には、請求項３記載のように、ＢＧａＮ部のＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有していることが好ましい。
【００１３】
ＢＮの結晶構造としては、一般的に、常圧安定相の六方晶（ｈＢＮ）と菱面体晶（ｒＢＮ）、高温高圧安定相の立方晶閃亜鉛鉱型（ｃＢＮ）と六方晶ウルツ鉱型（ｗＢＮ）の４つの結晶構造が知られている。
ＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有していれば、六方晶ウルツ鉱型（ｗＢＮ）単結晶構造を有するＢＮを良好に得ることができる。その結果、ウルツ鉱型結晶構造を有するＢＧａＮ部を良好に得ることができる。
【００１４】
たとえば、ＢＮの結晶構造が立方晶閃亜鉛鉱型（ｃＢＮ）単結晶構造であると、その結晶構造が、ＢＧａＮ部に対してＡｌＧａＮ電子供給層側のＧａＮに引き継がれてしまい、ＧａＮが本来有するウルツ鉱型結晶構造を維持できなくなるので、好ましくない。
また、ＢＧａＮのＢ組成ｘは、請求項４記載のように、０．０＜ｘ＜０．００５であることが好ましい。Ｂ組成ｘが上記した範囲であれば、ＢＧａＮ部の平坦性を維持することができ、ＧａＮ電子走行層の品質（膜質）を良好にすることができる。
【００１５】
また、ＢＧａＮ部の厚さは、請求項５記載のように、５ｎｍ以下であることが好ましい。ＢＧａＮ部の厚さが上記した範囲であれば、ＢＧａＮ部の平坦性を維持することができ、ＧａＮ電子走行層の品質（膜質）を良好にすることができる。
また、ＢＧａＮ部は、請求項６記載のように、前記ＧａＮ電子走行層の厚さ方向中央位置よりも前記半導体基板側に形成されていることが好ましい。具体的には、請求項７記載のように、前記ＧａＮ電子走行層が５００ｎｍ〜１５００ｎｍの厚さを有している場合、前記ＢＧａＮ部は、前記ＧａＮ電子走行層の下端から１００ｎｍ〜３００ｎｍの高さ位置に形成されていることが好ましい。
【００１６】
また、前記ＧａＮ電子走行層と前記半導体基板との間には、請求項８記載のように、バッファ層が介在されていることが好ましい。
これにより、たとえば、請求項９記載のように、半導体基板が、窒化物半導体基板とは異なる異種基板（Ｓｉ基板）である場合でも、ＧａＮ電子走行層の結晶状態を良好に維持することができる。
【００１７】
半導体基板がＳｉ基板である場合、前記バッファ層は、請求項１０記載のように、前記半導体基板上に形成されたＡｌＮ層と、当該ＡｌＮ層上に形成され、複数のＡｌＧａＮ層を積層して形成されたＡｌＧａＮ積層構造とを含み、前記ＡｌＧａＮ積層構造では、或る基準ＡｌＧａＮ層のＡｌ組成が、当該基準ＡｌＧａＮ層よりも前記ＡｌＮ層に近い側のＡｌＧａＮ層のＡｌ組成よりも小さいことが好ましい。換言すれば、複数のＡｌＧａＮ層は、第１ＡｌＧａＮ層と、当該第１ＡｌＧａＮ層に対して前記ＡｌＮ層とは反対側（ＧａＮ電子走行層側）に配置され、当該第１ＡｌＧａＮ層よりもＡｌ組成の小さな第２ＡｌＧａＮ層とを含むことが好ましい。
【００１８】
たとえば、ＡｌＮ層とＧａＮ電子走行層との間にＡｌＧａＮ層単層を単に設けるだけでは、ＡｌＧａＮとＧａＮとの格子定数の差が大きいので、大きな厚さを有するＧａＮ電子走行層が積層されると、ＧａＮの格子緩和が起こってしまう。そのため、ＨＥＭＴに十分な耐圧を付与することが困難になる。その結果、ＧａＮ電子走行層の厚さが制限され、デバイス設計の自由度が小さい。
【００１９】
そこで、請求項１０に記載の構成によれば、複数のＡｌＧａＮ層は、ＧａＮ電子走行層に近い層ほど、Ａｌ組成が小さくなるように、それぞれの組成が定められている。これにより、ＡｌＧａＮ層の格子定数を、ＡｌＮの格子定数に近い値から、ＧａＮの格子定数に近い値にまで段階的に大きくすることができる。そのため、ＧａＮ電子走行層と、当該ＧａＮ電子走行層に接する最上層のＡｌＧａＮ層との格子定数の差を小さくすることができる。その結果、ＧａＮ電子走行層の厚さを自由に設計することができる。よって、ＧａＮ電子走行層を厚く設計することにより、素子耐圧を向上させることができる。
【００２０】
ところで、ＧａＮ結晶が、たとえば、エピタキシャル成長によってＳｉ基板上に積層される場合、エピタキシャル成長後の冷却中または冷却後に、Ｓｉ基板とＧａＮ層との線膨張係数の差（つまり、降温時の収縮率の差）に起因してＧａＮ層に大きな引張り応力が発生することがある。その結果、ＧａＮ層のひび割れ（クラック）およびＳｉ基板の反りが発生する場合がある。
【００２１】
請求項１０記載の発明によれば、Ｓｉ基板上にＡｌＮ層が形成され、当該ＡｌＮ層とＧａＮ電子走行層との間にＡｌＧａＮ積層構造が設けられている。また、ＡｌＧａＮ積層構造においては、複数のＡｌＧａＮ層は、ＧａＮ電子走行層に近い層ほど、Ａｌ組成が小さくなるように、それぞれの組成が定められている。そのため、ＡｌＮ層と最下層のＡｌＧａＮ層との格子定数差に起因して当該ＡｌＧａＮ層に加わる圧縮応力（歪み）を、最上層のＡｌＧａＮ層にまで伝播させることができる。その結果、ＧａＮ電子走行層に引張り応力が生じても、その引張り応力を、ＡｌＮ層およびＡｌＧａＮバッファ層からＧａＮ電子走行層に加えられる圧縮応力によって緩和することができる。よって、ＧａＮ電子走行層のクラックおよびＳｉ基板の反りを軽減することができる。
【００２２】
また、前記ＡｌＧａＮ積層構造では、請求項１１に記載のように、前記基準ＡｌＧａＮ層のＡｌ組成（％）と、当該基準ＡｌＧａＮ層の前記ＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のＡｌ組成（％）との差が１０％以上であることが好ましい。
これにより、基準ＡｌＧａＮ層と、当該基準ＡｌＧａＮ層に接するＡｌＧａＮ層との間に、格子定数差を確実に発生させることができる。
【００２３】
たとえば、基準ＡｌＧａＮ層のＡｌ組成（％）と、当該基準ＡｌＧａＮ層のＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のＡｌ組成（％）との差が１％程度であると、基準ＡｌＧａＮ層の格子定数が、それに接するＡｌＧａＮ層の格子定数に揃ってしまう場合がある。そのため、最上層のＡｌＧａＮ層とＧａＮ電子走行層との格子定数の差が大きくなり、完全な格子緩和が発生するため、バッファ層からＧａＮ電子走行層に対して圧縮応力（歪み）を伝達することが困難になる。
【００２４】
そこで、請求項１１に係る発明の構成であれば、そのように格子定数が揃う箇所が生じる場合よりも、ＧａＮ電子走行層と最上層のＡｌＧａＮ層との格子定数の差を小さくできる。よって、バッファ層からＧａＮ電子走行層に対して圧縮応力（歪み）を良好に伝達することができ、結果、ＧａＮ電子走行層のクラックおよびＳｉ基板の反りを良好に軽減することができる。
【００２５】
たとえば、前記ＡｌＧａＮ積層構造は、請求項１２記載のように、前記ＡｌＮ層から順に、Ａｌ組成が５０％の第１ＡｌＧａＮ層およびＡｌ組成が２０％の第２ＡｌＧａＮ層が積層された構造からなっていてもよい。
また、請求項１３載の発明は、前記バッファ層の主面の面方位がｃ面であり、前記ＡｌＧａＮ積層構造では、前記基準ＡｌＧａＮ層のａ軸平均格子定数が、当該基準ＡｌＧａＮ層の前記ＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のａ軸面内格子定数よりも大きく、当該基準ＡｌＧａＮ層が本来有するａ軸平均格子定数よりも小さい、請求項１０〜１２のいずれか一項に記載の窒化物半導体素子である。
【００２６】
この構成によれば、基準ＡｌＧａＮ層のａ軸平均格子定数が、当該基準ＡｌＧａＮ層に接するＡｌＧａＮ層のａ軸面内格子定数よりも大きく、当該基準ＡｌＧａＮ層が本来有するａ軸平均格子定数（無歪みの状態でのａ軸格子定数）よりも小さい。これにより、基準ＡｌＧａＮ層には、当該基準ＡｌＧａＮ層のＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のａ軸格子定数に揃わない程度のａ軸圧縮応力が加わっている。そして、このａ軸圧縮応力を、最上層のＡｌＧａＮ層にまで伝播させることができる。そのため、ＧａＮ電子走行層にａ軸引張り応力が生じても、そのａ軸引張り応力を、ＡｌＮ層およびＡｌＧａＮバッファ層からＧａＮ電子走行層に加えられるａ軸圧縮応力によって緩和することができる。
【００２７】
なお、面内格子定数とは、基準ＡｌＧａＮ層のＡｌＮ層側の面に接するＡｌＧａＮ層における、基準ＡｌＧａＮ層との界面の格子定数のことである。
また、Ｓｉ基板の主面は、請求項１４記載のように、（１１１）面であってもよい。
また、ＧａＮ電子走行層のｃ軸格子定数の歪み度は、請求項１５記載のように、−０．０７％以上であることが好ましい。
【００２８】
これにより、ＧａＮ電子走行層のクラックの発生を確実に防止することができる。
また、前記バッファ層は、請求項１６記載のように、前記半導体基板上に形成されたＡｌＮ層の単一層からなっていてもよい。また、請求項１７記載のように、ＡｌＮ層およびＡｌＧａＮ層を複数対交互に積層した超格子構造からなっていてもよい。また、請求項１８記載のように、ＡｌＧａＮ層およびＧａＮ層を複数対交互に積層した超格子構造からなっていてもよい。
【００２９】
また、請求項１９記載の発明は、請求項１〜１８のいずれか一項に記載の窒化物半導体素子と、前記窒化物半導体素子を覆うように形成された樹脂パッケージとを含む、窒化物半導体パッケージである。
この構成によれば、本発明の窒化物半導体素子が用いられており、トランジスタ動作のオフ時におけるリーク電流を低減することができるので、信頼性の高いパッケージを提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係るＨＥＭＴパッケージの模式的な全体図である。
【図２】図１に示すＨＥＭＴパッケージの内部を透視して示す図である。
【図３】図２の破線Ａで囲まれた部分の拡大図である。
【図４】本発明の一実施形態に係るＨＥＭＴ素子の模式断面図であって、図３のＢ−Ｂ切断面における断面を示す。
【図５】窒化物半導体層に生じる残留応力のイメージ図である。
【図６】III族窒化物半導体積層構造を構成する各層を成長させるための処理装置の構成を説明するための図解図である。
【図７】図４のバッファ層の第１変形例を説明するための図である。
【図８】図４のバッファ層の第２変形例を説明するための図である。
【図９】図４のバッファ層の第３変形例を説明するための図である。
【図１０】実施例のＨＥＭＴ素子の構成を示す模式断面図である。
【図１１】リーク電流および刃状転位密度の低減効果を証明するためのグラフである。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るＨＥＭＴパッケージの模式的な全体図である。図２は、図１に示すＨＥＭＴパッケージの内部を透視して示す図である。図３は、図２の破線Ａで囲まれた部分の拡大図である。
【００３２】
本発明の窒化物半導体パッケージの一例としてのＨＥＭＴパッケージ１は、端子フレーム２と、ＨＥＭＴ素子３（チップ）と、樹脂パッケージ４とを含んでいる。
端子フレーム２は、金属製の板状に形成されている。端子フレーム２は、平面視において四角形状を有し、ＨＥＭＴパッケージ１を支持するベース部５と、当該ベース部５と一体的に形成されたソース端子６と、当該ベース部５に対して離間して形成されたドレイン端子７およびゲート端子８とを含んでいる。
【００３３】
ソース端子６、ドレイン端子７およびゲート端子８は、それぞれ一端および他端を有する平面視直線状に形成され、ソース端子６、ドレイン端子７およびゲート端子８の順に互いに平行に並べて配置されている。これらの端子６〜８のうち、ベース部５と一体的なソース端子６の一端のみが、ベース部５の一角部に接続されている。残りの端子７〜８のうち、ゲート端子８は、その一端が、ソース端子６が接続された角部と隣り合うベース部５の他の角部に対向するように配置されており、ドレイン端子７は、ゲート端子８とソース端子６との間に配置されている。
【００３４】
ＨＥＭＴ素子３は、本発明の窒化物半導体素子の一例であり、ドレインパッド９、ソースパッド１０およびゲートパッド１１を有している。これらドレインパッド９、ソースパッド１０およびゲートパッド１１は、金属製の板状に形成されており、互いに離間して配置されている。
ドレインパッド９は、ボンディング部１２Ｄ、アーム部１３Ｄおよび電極部１４Ｄを一体的に有している。
【００３５】
ドレインパッド９のボンディング部１２Ｄは、一端および他端を有し、端子フレーム２の各端子６〜８を横切る方向に延びる平面視直線状に形成されている。ボンディング部１２Ｄは、ボンディングワイヤ１５Ｄ（図２では、３本のワイヤ）を用いて、ドレイン端子７に電気的に接続されている。
ドレインパッド９のアーム部１３Ｄは、当該ボンディング部１２Ｄの一端および他端から、端子６〜８から離れる方向へ延びる互いに平行な平面視直線状に一対形成されている。ドレインパッド９は、ボンディング部１２Ｄおよび一対のアーム部１３Ｄにより、アーム部１３Ｄの遊端（他端）側が開放された平面視凹状（コ字状）に取り囲まれる素子領域１６を区画している。
【００３６】
ドレインパッド９の電極部１４Ｄは、素子領域１６内に設けられ、各アーム部１３Ｄから他方のアーム部１３Ｄへ向かって延びるストライプ状に多数形成されている。一方のアーム部１３Ｄに接続された電極部１４Ｄの先端と、他方のアーム部１３Ｄに接続された電極部１４Ｄの先端との間には、所定幅を有する隙間１７が設けられている。ドレインパッド９の電極部１４Ｄは、本発明のドレイン電極の一例である。
【００３７】
ソースパッド１０は、ボンディング部１８Ｓ、アーム部１９Ｓおよび電極部２０Ｓを一体的に有している。
ソースパッド１０のボンディング部１８Ｓは、素子領域１６の開放端において、ドレインパッド９のボンディング部１２Ｄに平行に延びる平面視直線状に形成されている。ボンディング部１８Ｓは、ボンディングワイヤ２１Ｓ（図２では、２本のワイヤ）を用いて、ベース部５に電気的に接続されている。これにより、ソースパッド１０のボンディング部１８Ｓは、ベース部５と一体的なソース端子６に電気的に接続される。
【００３８】
ソースパッド１０のアーム部１９Ｓは、ドレインパッド９の電極部１４Ｄの隙間１７を、ドレインパッド９の電極部１４Ｄを横切る方向に延びるように１本形成されている。
ソースパッド１０の電極部２０Ｓは、アーム部１９Ｓから、ドレインパッド９の各アーム部１３Ｄへ向かう両方向へ延びるストライプ状に多数形成されている。電極部２０Ｓは、本発明のソース電極の一例であり、ドレインパッド９の電極部１４Ｄの各間に１本ずつ設けられている。
【００３９】
ゲートパッド１１は、ボンディング部２２Ｇ、第１アーム部２３Ｇ、第２アーム部２４Ｇおよび電極部２５Ｇを一体的に有している。
ゲートパッド１１のボンディング部２２Ｇは、平面視四角形状に形成され、ドレインパッド９の一方のアーム部１３Ｄの遊端部近傍に配置されている。ボンディング部２２Ｇは、ボンディングワイヤ２６Ｇ（図２では、１本のワイヤ）を用いて、ゲート端子８に電気的に接続されている。
【００４０】
ゲートパッド１１の第１アーム部２３Ｇは、ボンディング部２２Ｇの角部からドレインパッド９の他方のアーム部１３Ｄの遊端部まで、ソースパッド１０のボンディング部１８Ｓに対して素子領域１６に近い側をドレインパッド９のボンディング部１２Ｄに対して平行に延びる平面視直線状に形成されている。
ゲートパッド１１の第２アーム部２４Ｇは、第１アーム部２３Ｇからドレインパッド９の電極部１４Ｄの隙間１７を、ドレインパッド９の電極部１４Ｄを横切る方向に延びるように、ソースパッド１０のアーム部１９Ｓの両側に１本ずつ形成されている。
【００４１】
ゲートパッド１１の電極部２５Ｇは、各第２アーム部２４Ｇから、ドレインパッド９の各アーム部１３Ｄへ向かう両方向へ延びるストライプ状に多数形成されている。電極部２５Ｇは、本発明のゲート電極の一例であり、ドレインパッド９の電極部１４Ｄとソースパッド１０の電極部２０Ｓとの各間に１本ずつ設けられている。また、当該電極部２５Ｇと電極部１４Ｄとの間隔ＧＤは、電極部２５Ｇと電極部２０Ｓとの間隔ＧＳよりも広くされている。つまり、電極部２５Ｇは、電極部１４Ｄと電極部２０Ｓとの中間位置に対して電極部２０Ｓに近い側に配置されている。これにより、ドレイン側の電極部１４Ｄに正の電圧が印加され、ゲート側の電極部２５Ｇに０（ゼロ）Ｖ以下の電圧が印加されたときに、ドレイン−ゲート間において十分な電圧降下を図ることができる。その結果、電極部２５Ｇに対する電界集中を防止することができる。
【００４２】
樹脂パッケージ４は、ＨＥＭＴパッケージ１の外形をなし、略直方体状に形成されている。樹脂パッケージ４は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、ＨＥＭＴ素子３とともに端子フレーム２のベース部５およびボンディングワイヤ１５Ｄ，２１Ｓ，２６Ｇを覆い、３本の端子（ソース端子６、ドレイン端子７およびゲート端子８）を露出させるように、ＨＥＭＴ素子３を封止している。
【００４３】
図４は、本発明の一実施形態に係るＨＥＭＴ素子の模式断面図であって、図３のＢ−Ｂ切断面における断面を示す。
次いで、図４を参照して、ＨＥＭＴ素子の内部構造を詳細に説明する。
ＨＥＭＴ素子３は、半導体基板としての基板４１と、基板４１上にエピタキシャル成長（結晶成長）によって形成されたIII族窒化物半導体積層構造４２とを備えている。
【００４４】
基板４１は、この実施形態では、Ｓｉ単結晶基板（線膨張係数α１が、たとえば、２．５×１０−６〜３．５×１０−６（２９３Ｋ））で構成されている。この基板４１は、（１１１）面を主面４３としたオフ角が０°のジャスト（１１１）面Ｓｉ基板である。
基板４１のａ軸平均格子定数ＬＣ１（基板４１の主面４３に沿う方向の窒化物半導体を構成する原子と結合するＳｉ原子の格子間距離）は、たとえば、０．７６８ｎｍ〜０．７６９ｎｍである。そして、この主面４３上における結晶成長によって、III族窒化物半導体積層構造４２が形成されている。III族窒化物半導体積層構造４２は、たとえば、ｃ面（（０００１）面））を結晶成長主面とするIII族窒化物半導体からなる。
【００４５】
III族窒化物半導体積層構造４２を形成する各層と、下地層との格子不整合は、結晶成長される層の格子の歪みによって吸収され、下地層との界面での格子の連続性が保たれる。たとえば、ＧａＮ層のｃ面（（０００１）面））からＩｎＧａＮ層およびＡｌＧａＮ層をそれぞれ成長させる場合、無歪みの状態でのＩｎＧａＮのａ軸方向の平均格子定数（ａ軸平均格子定数）はＧａＮのａ軸平均格子定数よりも大きいので、ＩｎＧａＮ層にはａ軸方向への圧縮応力（圧縮歪み）が生じる。これに対して、無歪みの状態でのＡｌＧａＮのａ軸平均格子定数はＧａＮのａ軸平均格子定数よりも小さいので、ＡｌＧａＮ層にはａ軸方向への引張り応力（引張り歪み）が生じる。
【００４６】
III族窒化物半導体積層構造４２は、基板４１側から順に、バッファ層４４と、ＧａＮ電子走行層４５と、ＡｌＧａＮ電子供給層４６とを積層して構成されている。
バッファ層４４は、ＡｌＮ層４７と、第１ＡｌＧａＮ層４８と、第２ＡｌＧａＮ層４９とを積層して構成されている。この実施形態では、第１ＡｌＧａＮ層４８と第２ＡｌＧａＮ層４９との積層構造が、本発明のＡｌＧａＮ積層構造の一例である。また、第２ＡｌＧａＮ層４９が、本発明の基準ＡｌＧａＮ層の一例であり、第１ＡｌＧａＮ層４８が、基準ＡｌＧａＮ層のＡｌＮ層側の面に接して配置されたＡｌＧａＮ層の一例である。
【００４７】
ＡｌＮ層４７の厚さは、５０ｎｍ〜２００ｎｍ、たとえば、１２０ｎｍである。また、ＡｌＮ層４７のａ軸平均格子定数ＬＣ２は、たとえば、０．３１１ｎｍ〜０．３１２ｎｍであり、線膨張係数α２は、たとえば、４．１×１０−６〜４．２×１０−６（２９３Ｋ）である。
第１ＡｌＧａＮ層４８は、この実施形態では、不純物が意図的に添加されていないアンドープＡｌＧａＮ層として構成されている。ただし、第１ＡｌＧａＮ層４８には、意図しない微量の不純物が含まれている場合がある。第１ＡｌＧａＮ層４８の厚さは、１００ｎｍ〜５００ｎｍ、たとえば、１４０ｎｍである。また、第１ＡｌＧａＮ層４８の平均Ａｌ組成は、４０〜６０％（たとえば、５０％）である。また、第１ＡｌＧａＮ層４８のａ軸平均格子定数ＬＣ３は、たとえば、０．３１４ｎｍ〜０．３１６ｎｍであり、線膨張係数α３は、たとえば、４．６×１０−６〜５．０×１０−６（２９３Ｋ）である。
【００４８】
また、第１ＡｌＧａＮ層４８の上面（第２ＡｌＧａＮ層４９との界面）のａ軸面内格子定数ＬＣ３´は、たとえば、０．３１２ｎｍ〜０．３１４ｎｍである。
第２ＡｌＧａＮ層４９は、この実施形態では、不純物が意図的に添加されていないアンドープＡｌＧａＮ層として構成されている。ただし、第２ＡｌＧａＮ層４９には、意図しない微量の不純物が含まれている場合がある。第２ＡｌＧａＮ層４９の厚さは、１００ｎｍ〜５００ｎｍ、たとえば、１４０ｎｍである。また、第２ＡｌＧａＮ層４９の平均Ａｌ組成は、第１ＡｌＧａＮ層４８よりも１０％以上小さく、具体的には、１０〜３０％（たとえば、２０％）である。また、第２ＡｌＧａＮ層４９のａ軸平均格子定数ＬＣ４は、第１ＡｌＧａＮ層４８の上面（第２ＡｌＧａＮ層４９との界面）のａ軸面内格子定数ＬＣ３´よりも大きく、ＡｌＧａＮが本来有するａ軸平均格子定数（０．３１６ｎｍ〜０．３１８ｎｍ）よりも小さく、たとえば、０．３１４ｎｍ〜０．３１６ｎｍである。また、第２ＡｌＧａＮ層４９の線膨張係数α４は、たとえば、５．０×１０−６〜５．４×１０−６（２９３Ｋ）である。
【００４９】
ＧａＮ電子走行層４５は、この実施形態では、不純物が意図的に添加されていないアンドープＧａＮ層として構成されている。ただし、ＧａＮ電子走行層４５には、意図しない微量の不純物が含まれている場合がある。ＧａＮ電子走行層４５のａ軸平均格子定数ＬＣ５は、たとえば、０．３１８ｎｍ〜０．３１９ｎｍであり、線膨張係数α５は、たとえば、５．５×１０−６〜５．６×１０−６（２９３Ｋ）である。
【００５０】
また、ＧａＮ電子走行層４５のｃ軸格子定数の歪み度は、たとえば、−０．０７％以上０（ゼロ）以下である。このｃ軸格子定数の歪み度は、たとえば、Ｘ線回折測定によってＧａＮ電子走行層４５のｃ軸格子定数を測定し、ＧａＮが本来有するｃ軸格子定数と比較することにより得ることができる。ＧａＮ電子走行層４５のｃ軸格子定数の歪み度が上記した範囲であれば、ＧａＮ電子走行層４５に加わるｃ軸圧縮応力が抑制されており、クラックの発生を防ぐことができる。
【００５１】
ｃ軸およびａ軸は、互いに直交する関係にある。そのため、これらの各方向に沿う圧縮応力および引張り応力は、図５に示すように、一方の方向（たとえばｃ軸方向）に圧縮応力が加わっているとき、他方の方向（たとえばａ軸方向）に引張り応力が加わるというように、相反する関係にある。
したがって、上記のように、ＧａＮ電子走行層４５のｃ軸格子定数の歪み度が−０．０７％以上０（ゼロ）以下であるということは、ＧａＮ電子走行層４５に加わるｃ軸圧縮応力が抑制されており、クラックの発生を防ぐことができるということである。
【００５２】
ＧａＮ電子走行層４５の厚さ方向途中部には、ａ軸方向に沿って層状に形成されたＢＧａＮ部５０が形成されている。
ＢＧａＮ部５０は、ＢＮ（窒化ホウ素）とＧａＮ（窒化ガリウム）との混晶であり、ウルツ鉱型結晶構造を有している。ＢＧａＮ部５０のＢＧａＮがウルツ鉱型結晶構造であれば、ＢＧａＮ部５０とＧａＮ電子走行層４５との結晶構造を同種（ウルツ鉱型結晶構造）に揃えることができる。すなわち、ＢＧａＮ部５０は、刃状転位の伝播を抑制するバッファ層として働くことができる。その結果、品質のよいデバイスを得ることができる。
【００５３】
そして、ウルツ鉱型結晶構造を有するＢＧａＮ部５０は、具体的には、ＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有していることが好ましい。
ＢＮの結晶構造としては、一般的に、常圧安定相の六方晶（ｈＢＮ）と菱面体晶（ｒＢＮ）、高温高圧安定相の立方晶閃亜鉛鉱型（ｃＢＮ）と六方晶ウルツ鉱型（ｗＢＮ）の４つの結晶構造が知られている。
【００５４】
ＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有していれば、六方晶ウルツ鉱型（ｗＢＮ）単結晶構造を有するＢＮを良好に得ることができる。その結果、ウルツ鉱型結晶構造を有するＢＧａＮ部５０を良好に得ることができる。
たとえば、ＢＮの結晶構造が立方晶閃亜鉛鉱型（ｃＢＮ）単結晶構造であると、その結晶構造が、ＢＧａＮ部５０に対してＡｌＧａＮ電子供給層４６側のＧａＮに引き継がれてしまい、ＧａＮが本来有するウルツ鉱型結晶構造を維持できなくなるので、好ましくない。
【００５５】
また、ＢＧａＮ部５０のＢＧａＮのＢ組成ｘは、０．０＜ｘ＜０．００５であることが好ましい。Ｂ組成ｘが上記した範囲であれば、ＢＧａＮ部５０の平坦性を維持することができ、ＧａＮ電子走行層４５の品質（膜質）を良好にすることができる。
また、層状のＢＧａＮ部５０とは、ＧａＮ電子走行層４５を構成するＧａＮとの間に明確な界面を形成する層として形成されているものではなく、ＧａＮ電子走行層４５中において、ＧａＮよりも密度が濃いＢＮが層状に存在する部分のことである。
【００５６】
このような層状のＢＧａＮ部５０の厚さは、たとえば、５ｎｍ以下であり、好ましくは、２ｎｍ〜５ｎｍである。ＢＧａＮ部５０の厚さが上記した範囲であれば、ＢＧａＮ部５０の平坦性を維持することができ、ＧａＮ電子走行層４５の品質（膜質）を良好にすることができる。
また、ＢＧａＮ部５０は、ＧａＮ電子走行層４５の厚さ方向中央位置よりも基板４１側に形成されていることが好ましい。具体的には、ＢＧａＮ部５０は、ＧａＮ電子走行層４５の下端から１００ｎｍ〜３００ｎｍ（たとえば、２００ｎｍ）の高さ位置に形成されていることが好ましい。
【００５７】
ＡｌＧａＮ電子供給層４６は、この実施形態では、不純物が意図的に添加されていないアンドープＡｌＧａＮ層として構成されている。ただし、ＡｌＧａＮ電子供給層４６には、意図しない微量の不純物が含まれている場合がある。ＡｌＧａＮ電子供給層４６のａ軸平均格子定数ＬＣ６は、たとえば、０．３１８ｎｍ〜０．３１９ｎｍである。また、ＡｌＧａＮ電子供給層４６の平均Ａｌ組成は、２０〜３０％（たとえば、２５％）である。また、ＡｌＧａＮ電子供給層４６の線膨張係数α６は、たとえば、５．０×１０−６〜５．２×１０−６（２９３Ｋ）である。
【００５８】
このように、互いに組成の異なるＧａＮ電子走行層４５とＡｌＧａＮ電子供給層４６との接合がヘテロ接合となることから、ＧａＮ電子走行層４５には、ＡｌＧａＮ電子供給層４６との接合界面近傍において、２次元電子ガス（２ＤＥＧ）が生じている。２次元電子ガスは、ＧａＮ電子走行層４５におけるＡｌＧａＮ電子供給層４６との接合界面近傍のほぼ全域に存在しており、その濃度は、たとえば、８×１０１２ｃｍ−２〜２×１０１３ｃｍ−２である。ＨＥＭＴ素子３では、この２次元電子ガスを利用してソース−ドレイン間に電流を流すことによって素子動作が実行される。
【００５９】
ＡｌＧａＮ電子供給層４６上には、このＡｌＧａＮ電子供給層４６に接するように、前述したゲートパッド１１の電極部２５Ｇ、ソースパッド１０の電極部２０Ｓおよびドレインパッド９の電極部１４Ｄが互いに間隔を空けて設けられている。
ゲートパッド１１の電極部２５Ｇ（以下、ゲート電極２５Ｇ）は、ＡｌＧａＮ電子供給層４６との間でショットキー接合を形成できる電極材料、たとえば、Ｎｉ／Ａｕ（ニッケル／金の合金）などで構成することができる。
【００６０】
ソースパッド１０の電極部２０Ｓ（以下、ソース電極２０Ｓ）およびドレインパッド９の電極部１４Ｄ（以下、ドレイン電極１４Ｄ）はいずれも、ＡｌＧａＮ電子供給層４６に対してオーミック接触することができる電極材料、たとえば、Ｔｉ／Ａｌ（チタン／アルミニウムの合金）、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（チタン／アルミニウム／ニッケル／金の合金）、Ｔｉ／Ａｌ／Ｎｂ／Ａｕ（チタン／アルミニウム／ニオブ／金の合金）、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ（チタン／アルミニウム／モリブデン／金の合金）などで構成することができる。
【００６１】
また、基板４１の裏面には、裏面電極５１が形成されている。この裏面電極５１は、端子フレーム２のベース部５に接続されることにより、基板４１の電位を接地（グランド）電位にする。なお、基板４１の電位をソース電極２０Ｓと同一の電位にすることにより、ソース電極２０Ｓを接地電位にしてもよい。
図６は、III族窒化物半導体積層構造を構成する各層を成長させるための処理装置の構成を説明するための図解図である。
【００６２】
次いで、図６を参照して、III族窒化物半導体積層構造の作製方法を詳細に説明する。
処理室６０内に、ヒータ６１を内蔵したサセプタ６２が配置されている。サセプタ６２は、回転軸６３に結合されており、この回転軸６３は、処理室６０外に配置された回転駆動機構６４によって回転されるようになっている。これにより、サセプタ６２に処理対象のウエハ６５を保持させることにより、処理室６０内でウエハ６５を所定温度に昇温することができ、かつ、回転させることができる。ウエハ６５は、前述のＳｉ単結晶基板４１を構成するＳｉ単結晶ウエハである。
【００６３】
処理室６０には、排気配管６６が接続されている。排気配管６６はロータリポンプ等の排気設備に接続されている。これにより、処理室６０内の圧力は、１／１０気圧〜常圧とされ、処理室６０内の雰囲気は常時排気されている。
一方、処理室６０には、サセプタ６２に保持されたウエハ６５の表面に向けて原料ガスを供給するための原料ガス供給路７０が導入されている。この原料ガス供給路７０には、窒素原料ガスとしてのアンモニアを供給する窒素原料配管７１と、ガリウム原料ガスとしてのトリメチルガリウム（ＴＭＧ）を供給するガリウム原料配管７２と、アルミニウム原料ガスとしてのトリメチルアルミニウム（ＴＭＡｌ）を供給するアルミニウム原料配管７３と、ホウ素原料ガスとしてのトリエチルホウ素（ＴＥＢ）を供給するホウ素原料配管７４と、マグネシウム原料ガスとしてのエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を供給するマグネシウム原料配管７５と、シリコンの原料ガスとしてのシラン（ＳｉＨ４）を供給するシリコン原料配管７６と、キャリヤガスを供給するキャリヤガス配管７７とが接続されている。これらの原料配管７１〜７７には、それぞれバルブ８１〜８７が介装されている。各原料ガスは、いずれも水素もしくは窒素またはこれらの両方からなるキャリヤガスとともに供給されるようになっている。
【００６４】
たとえば、（１１１）面を主面とするＳｉ単結晶ウエハをウエハ６５としてサセプタ６２に保持させる。この状態で、バルブ８１〜８６は閉じておき、キャリヤガスバルブ８７を開いて、処理室６０内に、キャリヤガスが供給される。さらに、ヒータ６１への通電が行われ、ウエハ温度が１０００℃〜１１００℃（たとえば、１０５０℃）まで昇温される。これにより、表面の荒れを生じさせることなくIII族窒化物半導体を成長させることができるようになる。
【００６５】
ウエハ温度が１０００℃〜１１００℃に達するまで待機した後、窒素原料バルブ８１およびアルミニウム原料バルブ８３が開かれる。これにより、原料ガス供給路７０から、キャリヤガスとともに、アンモニアおよびトリメチルアルミニウムが供給される。その結果、ウエハ６５の表面に、ＡｌＮ層４７がエピタキシャル成長させられる。
次いで、第１ＡｌＧａＮ層４８が形成される。すなわち、窒素原料バルブ８１、ガリウム原料バルブ８２およびアルミニウム原料バルブ８３が開かれ、他のバルブ８４〜８６が閉じられる。これにより、ウエハ６５に向けて、アンモニア、トリメチルガリウムおよびトリメチルアルミニウムが供給され、ＡｌＧａＮからなる第１ＡｌＧａＮ層４８が形成されることになる。この第１ＡｌＧａＮ層４８の形成時には、ウエハ６５の温度は、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましい。
【００６６】
次いで、第２ＡｌＧａＮ層４９が形成される。すなわち、窒素原料バルブ８１、ガリウム原料バルブ８２およびアルミニウム原料バルブ８３が開かれ、他のバルブ８４〜８６が閉じられる。これにより、ウエハ６５に向けて、アンモニア、トリメチルガリウムおよびトリメチルアルミニウムが供給され、ＡｌＧａＮからなる第２ＡｌＧａＮ層４９が形成されることになる。この第２ＡｌＧａＮ層４９の形成時には、ウエハ６５の温度は、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましい。
【００６７】
次いで、ＧａＮ電子走行層４５が形成される。ＧａＮ電子走行層４５の形成に際しては、窒素原料バルブ８１およびガリウム原料バルブ８２を開いてアンモニアおよびトリメチルガリウムをウエハ６５へと供給することによりＧａＮ層を成長させる。そして、第２ＡｌＧａＮ層４９上に所定の厚さのＧａＮ層が成長した時点で、バルブ８１，８２を開いたまま、ホウ素原料バルブ８４を開いてトリエチルホウ素をウエハ６５へと供給する。これにより、ＧａＮ電子走行層４５の厚さ方向途中部にＢＧａＮ部５０を形成する。所定の厚さのＢＧａＮ部５０の形成後、バルブ８１，８２を開いたまま、ホウ素原料バルブ８４を閉じて、トリエチルホウ素の供給を停止する一方、ＧａＮ層の成長を継続する。これにより、ＢＧａＮ部５０が形成されたＧａＮ電子走行層４５を形成する。ＧａＮ電子走行層４５の形成時には、ウエハ６５の温度は、たとえば、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましく、また、ＢＧａＮ部５０の形成時には、ウエハ６５の温度は、たとえば、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましい。
【００６８】
次いで、ＡｌＧａＮ電子供給層４６が形成される。すなわち、窒素原料バルブ８１、ガリウム原料バルブ８２およびアルミニウム原料バルブ８３が開かれ、他のバルブ８４，８５が閉じられる。これにより、ウエハ６５に向けて、アンモニア、トリメチルガリウムおよびトリメチルアルミニウムが供給され、ＡｌＧａＮ電子供給層４６が形成されることになる。このＡｌＧａＮ電子供給層４６の形成時には、ウエハ６５の温度は、１０００℃〜１１００℃（たとえば１０５０℃）とされることが好ましい。
【００６９】
その後、ウエハ６５が、常温で２０分〜６０分間放置され、冷却される。こうしてIII族窒化物半導体積層構造４２が形成される。
以上のように、この実施形態によれば、ＧａＮ電子走行層４５の途中部に層状のＢＧａＮ部５０が形成されている。当該ＢＧａＮ部５０のＢＧａＮとは、ＢＮ（窒化ホウ素）とＧａＮ（窒化ガリウム）との混晶である。
【００７０】
ＧａＮ電子走行層４５の途中部に、高い絶縁性を有するＢＮがＧａＮとの混晶として含まれているので、ＧａＮ電子走行層４５において、ＢＧａＮ部５０に対して厚さ方向ＡｌＧａＮ電子供給層４６側と基板４１側との間の導電性を小さくすることができる。これにより、ソース電極２０Ｓとドレイン電極１４Ｄとの間がオフになっているとき、ソース電極２０Ｓから基板４１へ向かうIII族窒化物半導体積層構造４２の積層方向（縦方向）の電流路の発生を防止することができるか、または、発生しても当該電流路に流れる電流を小さくすることができる。その結果、ＨＥＭＴ素子３のオフ時におけるリーク電流を低減することができる。
【００７１】
一方、バッファ層４４のＡｌＮ層４７、第１ＡｌＧａＮ層４８および／または第２ＡｌＧａＮ層４９は、ＧａＮよりも高い絶縁性を有する窒化物半導体である。そのため、これらの窒化物半導体層４７〜４９を厚くすることにより、当該窒化物半導体層４７〜４９の直列抵抗を増やせば、リーク電流を低減できるかもしれない。しかしながら、これらの窒化物半導体層４７〜４９を厚くしすぎると、ウエハにクラックが発生するおそれがあるため、実用上不向きである。
【００７２】
そこで、この実施形態では、ＧａＮ電子走行層４５中に、ＧａＮとの混晶として存在できるＢＧａＮ部５０を設けることにより、リーク電流を低減することができ、同時に、窒化物半導体層４７〜４９の厚さを、それぞれ１２０ｎｍ（ＡｌＮ層４７）、１４０ｎｍ（第１ＡｌＧａＮ層４８）、１４０ｎｍ（第２ＡｌＧａＮ層４９）程度に留めることができる。その結果、ウエハにおけるクラックの発生も防止することができる。
【００７３】
また、ＢＧａＮ部５０が、ＧａＮ電子走行層４５におけるバッファ層４４（第２ＡｌＧａＮ層４９）との界面ではなく、ＧａＮ電子走行層４５の途中においてその厚さ方向両側からＧａＮ層によって挟まれている。そのため、ホウ素原子（Ｂ）と、ガリウム原子（Ｇａ）および窒素原子（Ｎ）によって、ウルツ鉱型結晶構造を有する３元混晶のＢＧａＮを精度よく形成することができる。一方、ＢＧａＮ部５０が、ＧａＮ電子走行層４５における第２ＡｌＧａＮ層４９との界面を形成するように設けられていると、ＢＧａＮ結晶の不完全性に起因して、ＡｌＧａＮバッファ層４８，４９からＧａＮ電子走行層４５へと伝達する圧縮応力が弱められてしまい好ましくない。圧縮応力が弱いと、クラックが発生する場合がある。
【００７４】
そして、ＨＥＭＴ素子３を備えるＨＥＭＴパッケージ１は、ＨＥＭＴ素子３のトランジスタ動作のオフ時におけるリーク電流を低減することができるので、信頼性の高いパッケージを提供することができる。
また、この実施形態では、Ｓｉ単結晶基板４１上に、ＡｌＮ層４７、第１ＡｌＧａＮ層４８（Ａｌ平均組成５０％）および第２ＡｌＧａＮ層４９（Ａｌ平均組成２０％）をこの順で積層してなるバッファ層４４が設けられており、ＧａＮ電子走行層４５は、第２ＡｌＧａＮ層４９の主面（ｃ面）に接して形成されている。
【００７５】
これにより、ＡｌＮ層４７からＧａＮ電子走行層４５までのａ軸平均格子定数を、ＬＣ２（０．３１１ｎｍ）、ＬＣ３（０．３１４ｎｍ）およびＬＣ４（０．３１６ｎｍ）とＧａＮ電子走行層のａ軸平均格子定数ＬＣ５（０．３１８ｎｍ）に近い値にまで段階的に大きくすることができる。そのため、ＧａＮ電子走行層４５と、当該ＧａＮ電子走行層４５に接する第２ＡｌＧａＮ層４９とのａ軸平均格子定数の差（ＬＣ５−ＬＣ４）を小さくすることができる。その結果、ＧａＮ電子走行層４５の厚さを自由に設計することができる。よって、ＧａＮ電子走行層４５を厚く設計することにより、ＨＥＭＴ素子３の耐圧を向上させることができる。
【００７６】
また、ＡｌＮ層４７と第１ＡｌＧａＮ層４８とのａ軸平均格子定数差（ＬＣ３−ＬＣ２）に起因して第１ＡｌＧａＮ層４８に加わる圧縮応力を、第２ＡｌＧａＮ層４９にまで伝播させることができる。これにより、第２ＡｌＧａＮ層４９のａ軸平均格子定数ＬＣ４が、第２ＡｌＧａＮ層４９に接する第１ＡｌＧａＮ層４８のａ軸面内格子定数ＬＣ３´よりも大きく、第２ＡｌＧａＮ層４９が本来有するａ軸平均格子定数よりも小さくなっている。つまり、第２ＡｌＧａＮ層４９には、第１ＡｌＧａＮ層４８のａ軸面内格子定数ＬＣ３´に揃わない程度のａ軸圧縮応力が加わっている。そして、このａ軸圧縮応力を、ＧａＮ電子走行層４５に加えることができる。
【００７７】
そのため、III族窒化物半導体積層構造４２の形成後の冷却中また冷却後に、基板４１とＧａＮ電子走行層４５との線膨張係数の差（α５−α１）に起因する引張り応力がＧａＮ電子走行層４５に生じても、その引張り応力を、第２ＡｌＧａＮ層４９からＧａＮ電子走行層４５に加えられる圧縮応力によって緩和することができる。
その結果、上記のように、ＧａＮ電子走行層４５のｃ軸格子定数の歪み度を−０．０７％以上０（ゼロ）以下にすることができ、すなわち、ＧａＮ電子走行層４５を、クラックが発生しない程度のａ軸引張り応力が加わった状態に保持することができる。よって、ＧａＮ電子走行層４５のクラックおよび基板４１の反りを軽減することができる。
【００７８】
以上、本発明の一実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、ＢＧａＮの組成は、ＨＥＭＴ素子３のリーク電流を低減できるのであれば、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）に限られない。また、ＢＧａＮ部５０の厚さも同様に、ＨＥＭＴ素子３のリーク電流を低減できるのであれば、５ｎｍを超えていてもよい。
【００７９】
また、基板４１は、Ｓｉ単結晶基板に代えて、ＧａＮ基板（たとえば、ｃ面を主面とするＧａＮ基板）、ＳｉＣ基板（たとえば、ｃ面を主面とするＳｉＣ基板）やサファイア基板（たとえば、ｃ面を主面とするサファイア基板）で構成することもできる。基板４１がＧａＮ基板である場合、バッファ層４４を省略することができる。
また、バッファ層４４のＡｌＧａＮ積層構造は、互いにＡｌ組成の異なる２つのＡｌＧａＮ層４８，４９で構成されている必要はなく、たとえば、ＡｌＮ層４７側から順に、第１ＡｌＧａＮ層（平均Ａｌ組成が、たとえば８０％）、第２ＡｌＧａＮ層（平均Ａｌ組成が、たとえば６０％）、第３ＡｌＧａＮ層（平均Ａｌ組成が、たとえば４０％）および第４ＡｌＧａＮ層（平均Ａｌ組成が、たとえば２０％）を積層して構成されていてもよい。また、互いにＡｌ組成が異なる３つのＡｌＧａＮ層、５つのＡｌＧａＮ層、およびそれ以上の数のＡｌＧａＮ層を積層して構成されていてもよい。
【００８０】
また、バッファ層４４は、図７に示すように、ＡｌＮ層５２の単一層からなっていてもよい。また、図８に示すように、ＡｌＮ層５３およびＡｌＧａＮ層５４が複数対交互に積層されたＡｌＮ／ＡｌＧａＮ超格子層５５からなっていてもよい。また、図９に示すように、ＡｌＧａＮ層５６およびＧａＮ層５７が複数対交互に積層されたＡｌＧａＮ／ＧａＮ超格子層５８からなっていてもよい。
【００８１】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【実施例】
【００８２】
次に、本発明を実施例および比較例に基づいて説明するが、この発明は下記の実施例によって限定されるものではない。
＜実施例および比較例＞
実施例および比較例は、本発明によるリーク電流および刃状転位密度の低減効果を証明するために行ったものである。
（１）実施例
まず、（１１１）面を主面とするＳｉ単結晶基板の表面に、ＡｌＮ層（１２０ｎｍ厚）をエピタキシャル成長させた。次いで、第１ＡｌＧａＮ層（平均Ａｌ組成５０％ １４０ｎｍ厚）および第２ＡｌＧａＮ層（平均Ａｌ組成２０％ １４０ｎｍ厚）を順にエピタキシャル成長させた。これにより、バッファ層を形成した。
【００８３】
次いで、第２ＡｌＧａＮ層上に、ＧａＮ電子走行層（１０００ｎｍ厚）およびＡｌＧａＮ電子供給層を順に形成することにより、図１０に示すIII族窒化物半導体積層構造を作製した。ＧａＮ電子走行層の成長の際、ＧａＮ電子走行層における第２ＡｌＧａＮ層との面から２００ｎｍの位置に、ＢＧａＮ部（Ｂ組成０．５％ ５ｎｍ厚）を形成した。
その後、ＡｌＧａＮ電子供給層上にソース電極およびドレイン電極を形成した。
【００８４】
また、１０ｎｍの厚さを有するＢＧａＮ部および１５ｎｍの厚さを有するＢＧａＮ部が設けられたIII族窒化物半導体積層構造を、同様に作製した。
（２）比較例
ＢＧａＮ部を形成しなかったこと（ＢＧａＮ厚が０ｎｍ）以外は、実施例と同様の方法により、III族窒化物半導体積層構造を作製した。
＜評価＞
（１）リーク電流の測定
まず、ソース電極とドレイン電極との間において、ＡｌＧａＮ電子供給層の表面からＧａＮ電子走行層の途中部（ＢＧａＮ部の上方）までエッチングした。これにより、図１０に示すように、２次元電子ガスをピンチオフした状態を発生させ、擬似的なオフ状態を形成した。
【００８５】
そして、実施例（ＢＧａＮ厚５ｎｍの構造のみ）および比較例で得られたIII族窒化物半導体積層構造のソース−ドレイン間に電圧（１００Ｖ）を印加したときのリーク電流を図１１に示す。
図１１により、ＧａＮ電子走行層にＢＧａＮ部が設けられた実施例の構造では、比較例の構造に比べて、リーク電流の大きさが約１桁減少していることがわかった（図１１の黒い丸のプロット参照）。
（２）ロッキングカーブ測定
実施例および比較例で得られたIII族窒化物半導体積層構造のＧａＮ電子走行層に対して、（１０００）面のωスキャンによるＸ線ロッキングカーブ測定を行なった。測定により得られた半値幅を図１１に示す。
【００８６】
図１１により、ＧａＮ電子走行層にＢＧａＮ部が設けられた実施例の構造では、比較例の構造に比べて半値幅（arcsec.：秒）が減少していることがわかった。これにより、ＧａＮ電子走行層の刃状転位密度を低減できることが確認された（図１１の黒い三角のプロット参照）。
【符号の説明】
【００８７】
１ ＨＥＭＴパッケージ
３ ＨＥＭＴ素子
４ 樹脂パッケージ
１４Ｄ （ドレインパッドの）電極部
２０Ｓ （ソースパッドの）電極部
２５Ｇ （ゲートパッドの）電極部
４１ 基板
４３ （基板の）主面
４４ バッファ層
４５ ＧａＮ電子走行層
４６ ＡｌＧａＮ電子供給層
４７ ＡｌＮ層
４８ 第１ＡｌＧａＮ層
４９ 第２ＡｌＧａＮ層
５０ ＢＧａＮ部
５２ ＡｌＮ層
５３ ＡｌＮ層
５４ ＡｌＧａＮ層
５５ ＡｌＮ／ＡｌＧａＮ超格子層
５６ ＡｌＧａＮ層
５７ ＧａＮ層
５８ ＡｌＧａＮ／ＧａＮ超格子層
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたＧａＮ電子走行層と、
前記ＧａＮ電子走行層の厚さ方向途中部において、当該厚さ方向に直交する方向に沿って層状に形成されたＢＧａＮ部と、
前記ＧａＮ電子走行層上に形成されたＡｌＧａＮ電子供給層と、
前記ＡｌＧａＮ電子供給層上において、互いに間隔を空けて形成されたソース電極およびドレイン電極と、
前記ＡｌＧａＮ電子供給層上において、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを含む、窒化物半導体素子。
【請求項２】
前記ＢＧａＮ部のＢＧａＮが、ウルツ鉱型結晶構造を有している、請求項１に記載の窒化物半導体素子。
【請求項３】
前記ＢＧａＮ部のＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有している、請求項１または２に記載の窒化物半導体素子。
【請求項４】
ＢＧａＮのＢ組成ｘが、０．０＜ｘ＜０．００５である、請求項３に記載の窒化物半導体素子。
【請求項５】
前記ＢＧａＮ部の厚さが、５ｎｍ以下である、請求項１〜４のいずれか一項に記載の窒化物半導体素子。
【請求項６】
前記ＢＧａＮ部が、前記ＧａＮ電子走行層の厚さ方向中央位置よりも前記半導体基板側に形成されている、請求項１〜５のいずれか一項に記載の窒化物半導体素子。
【請求項７】
前記ＧａＮ電子走行層が５００ｎｍ〜１５００ｎｍの厚さを有しており、
前記ＢＧａＮ部が、前記ＧａＮ電子走行層の下端から１００ｎｍ〜３００ｎｍの高さ位置に形成されている、請求項６に記載の窒化物半導体素子。
【請求項８】
前記ＧａＮ電子走行層と前記半導体基板との間に介在されたバッファ層をさらに含む、請求項１〜７のいずれか一項に記載の窒化物半導体素子。
【請求項９】
前記半導体基板が、Ｓｉ基板である、請求項８に記載の窒化物半導体素子。
【請求項１０】
前記バッファ層が、前記半導体基板上に形成されたＡｌＮ層と、当該ＡｌＮ層上に形成され、複数のＡｌＧａＮ層を積層して形成されたＡｌＧａＮ積層構造とを含み、
前記ＡｌＧａＮ積層構造では、或る基準ＡｌＧａＮ層のＡｌ組成が、当該基準ＡｌＧａＮ層よりも前記ＡｌＮ層に近い側のＡｌＧａＮ層のＡｌ組成よりも小さい、請求項９に記載の窒化物半導体素子。
【請求項１１】
前記ＡｌＧａＮ積層構造では、前記基準ＡｌＧａＮ層のＡｌ組成（％）と、当該基準ＡｌＧａＮ層の前記ＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のＡｌ組成（％）との差が１０％以上である、請求項１０に記載の窒化物半導体素子。
【請求項１２】
前記ＡｌＧａＮ積層構造が、前記ＡｌＮ層から順に、Ａｌ組成が５０％の第１ＡｌＧａＮ層およびＡｌ組成が２０％の第２ＡｌＧａＮ層が積層された構造からなる、請求項１０または１１に記載の窒化物半導体素子。
【請求項１３】
前記バッファ層の主面の面方位がｃ面であり、
前記ＡｌＧａＮ積層構造では、前記基準ＡｌＧａＮ層のａ軸平均格子定数が、当該基準ＡｌＧａＮ層の前記ＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のａ軸面内格子定数よりも大きく、当該基準ＡｌＧａＮ層が本来有するａ軸平均格子定数よりも小さい、請求項１０〜１２のいずれか一項に記載の窒化物半導体素子。
【請求項１４】
前記Ｓｉ基板の前記主面が（１１１）面である、請求項９〜１３のいずれか一項に記載の窒化物半導体素子。
【請求項１５】
前記ＧａＮ電子走行層のｃ軸格子定数の歪み度が、−０．０７％以上である、請求項１４に記載の窒化物半導体素子。
【請求項１６】
前記バッファ層が、前記半導体基板上に形成されたＡｌＮ層の単一層からなる、請求項８または９に記載の窒化物半導体素子。
【請求項１７】
前記バッファ層が、ＡｌＮ層およびＡｌＧａＮ層を複数対交互に積層した超格子構造からなる、請求項８または９に記載の窒化物半導体素子。
【請求項１８】
前記バッファ層が、ＡｌＧａＮ層およびＧａＮ層を複数対交互に積層した超格子構造からなる、請求項８または９に記載の窒化物半導体素子。
【請求項１９】
請求項１〜１８のいずれか一項に記載の窒化物半導体素子と、
前記窒化物半導体素子を覆うように形成された樹脂パッケージとを含む、窒化物半導体パッケージ。
【請求項１】
半導体基板と、
前記半導体基板上に形成されたＧａＮ電子走行層と、
前記ＧａＮ電子走行層の厚さ方向途中部において、当該厚さ方向に直交する方向に沿って層状に形成されたＢＧａＮ部と、
前記ＧａＮ電子走行層上に形成されたＡｌＧａＮ電子供給層と、
前記ＡｌＧａＮ電子供給層上において、互いに間隔を空けて形成されたソース電極およびドレイン電極と、
前記ＡｌＧａＮ電子供給層上において、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを含む、窒化物半導体素子。
【請求項２】
前記ＢＧａＮ部のＢＧａＮが、ウルツ鉱型結晶構造を有している、請求項１に記載の窒化物半導体素子。
【請求項３】
前記ＢＧａＮ部のＢＧａＮが、ＢｘＧａ１−ｘＮ（０．０＜ｘ＜０．０２）で表される組成を有している、請求項１または２に記載の窒化物半導体素子。
【請求項４】
ＢＧａＮのＢ組成ｘが、０．０＜ｘ＜０．００５である、請求項３に記載の窒化物半導体素子。
【請求項５】
前記ＢＧａＮ部の厚さが、５ｎｍ以下である、請求項１〜４のいずれか一項に記載の窒化物半導体素子。
【請求項６】
前記ＢＧａＮ部が、前記ＧａＮ電子走行層の厚さ方向中央位置よりも前記半導体基板側に形成されている、請求項１〜５のいずれか一項に記載の窒化物半導体素子。
【請求項７】
前記ＧａＮ電子走行層が５００ｎｍ〜１５００ｎｍの厚さを有しており、
前記ＢＧａＮ部が、前記ＧａＮ電子走行層の下端から１００ｎｍ〜３００ｎｍの高さ位置に形成されている、請求項６に記載の窒化物半導体素子。
【請求項８】
前記ＧａＮ電子走行層と前記半導体基板との間に介在されたバッファ層をさらに含む、請求項１〜７のいずれか一項に記載の窒化物半導体素子。
【請求項９】
前記半導体基板が、Ｓｉ基板である、請求項８に記載の窒化物半導体素子。
【請求項１０】
前記バッファ層が、前記半導体基板上に形成されたＡｌＮ層と、当該ＡｌＮ層上に形成され、複数のＡｌＧａＮ層を積層して形成されたＡｌＧａＮ積層構造とを含み、
前記ＡｌＧａＮ積層構造では、或る基準ＡｌＧａＮ層のＡｌ組成が、当該基準ＡｌＧａＮ層よりも前記ＡｌＮ層に近い側のＡｌＧａＮ層のＡｌ組成よりも小さい、請求項９に記載の窒化物半導体素子。
【請求項１１】
前記ＡｌＧａＮ積層構造では、前記基準ＡｌＧａＮ層のＡｌ組成（％）と、当該基準ＡｌＧａＮ層の前記ＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のＡｌ組成（％）との差が１０％以上である、請求項１０に記載の窒化物半導体素子。
【請求項１２】
前記ＡｌＧａＮ積層構造が、前記ＡｌＮ層から順に、Ａｌ組成が５０％の第１ＡｌＧａＮ層およびＡｌ組成が２０％の第２ＡｌＧａＮ層が積層された構造からなる、請求項１０または１１に記載の窒化物半導体素子。
【請求項１３】
前記バッファ層の主面の面方位がｃ面であり、
前記ＡｌＧａＮ積層構造では、前記基準ＡｌＧａＮ層のａ軸平均格子定数が、当該基準ＡｌＧａＮ層の前記ＡｌＮ層側の面に接して配置されたＡｌＧａＮ層のａ軸面内格子定数よりも大きく、当該基準ＡｌＧａＮ層が本来有するａ軸平均格子定数よりも小さい、請求項１０〜１２のいずれか一項に記載の窒化物半導体素子。
【請求項１４】
前記Ｓｉ基板の前記主面が（１１１）面である、請求項９〜１３のいずれか一項に記載の窒化物半導体素子。
【請求項１５】
前記ＧａＮ電子走行層のｃ軸格子定数の歪み度が、−０．０７％以上である、請求項１４に記載の窒化物半導体素子。
【請求項１６】
前記バッファ層が、前記半導体基板上に形成されたＡｌＮ層の単一層からなる、請求項８または９に記載の窒化物半導体素子。
【請求項１７】
前記バッファ層が、ＡｌＮ層およびＡｌＧａＮ層を複数対交互に積層した超格子構造からなる、請求項８または９に記載の窒化物半導体素子。
【請求項１８】
前記バッファ層が、ＡｌＧａＮ層およびＧａＮ層を複数対交互に積層した超格子構造からなる、請求項８または９に記載の窒化物半導体素子。
【請求項１９】
請求項１〜１８のいずれか一項に記載の窒化物半導体素子と、
前記窒化物半導体素子を覆うように形成された樹脂パッケージとを含む、窒化物半導体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１０９３４４（Ｐ２０１２−１０９３４４Ａ）
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願番号】特願２０１０−２５５９１１（Ｐ２０１０−２５５９１１）
【出願日】平成２２年１１月１６日（２０１０．１１．１６）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２４年６月７日（２０１２．６．７）
【国際特許分類】
【出願日】平成２２年１１月１６日（２０１０．１１．１６）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]