電界効果トランジスタ
【課題】蛇行した形状に形成されたリセス部を備えることにより、オン抵抗を低減することができる電界効果トランジスタを提供することを目的とする。
【解決手段】電界効果トランジスタ１は、チャネル層１１と、チャネル層１１とヘテロ接合を構成するキャリア供給層１２と、キャリア供給層１２の表面から掘り下げて形成されたリセス部１３と、リセス部１３に沿って形成された第１絶縁層３１と、第１絶縁層３１の上に形成された第１ゲート電極２３と、リセス部１３に対してチャネル長方向の一方側に形成されたソース電極２１と、リセス部１３に対してチャネル長方向の他方側に形成されたドレイン電極２２とを備える。リセス部１３は、ソース電極２１とドレイン電極２２とが平面視で平行に対向するチャネル長の範囲内において、蛇行しながらチャネル長方向と交差する方向に延長されている。
【解決手段】電界効果トランジスタ１は、チャネル層１１と、チャネル層１１とヘテロ接合を構成するキャリア供給層１２と、キャリア供給層１２の表面から掘り下げて形成されたリセス部１３と、リセス部１３に沿って形成された第１絶縁層３１と、第１絶縁層３１の上に形成された第１ゲート電極２３と、リセス部１３に対してチャネル長方向の一方側に形成されたソース電極２１と、リセス部１３に対してチャネル長方向の他方側に形成されたドレイン電極２２とを備える。リセス部１３は、ソース電極２１とドレイン電極２２とが平面視で平行に対向するチャネル長の範囲内において、蛇行しながらチャネル長方向と交差する方向に延長されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、ヘテロ構造を有する電界効果トランジスタに関する。
【背景技術】
【０００２】
ヘテロ構造を有する電界効果トランジスタは、次世代のパワーエレクトロニクスのキーデバイスとして注目されている。電界効果トランジスタに対する高耐圧化、大電流化への要求は更に高まっている。
【０００３】
図１０は、従来のヘテロ接合を用いたＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；ヘテロ構造電界効果トランジスタ）の一例の構造図である。従来のＨＦＥＴの構造は、基板１１０の上に、チャネル層１１１とキャリア供給層１１２とが順次形成されている。キャリア供給層１１２の上に電極として、ソース電極１２１とドレイン電極１２２とが形成され、キャリア供給層１１２の表面に絶縁層１３１が形成されている。ソース電極１２１とドレイン電極１２２との間であって、絶縁層１３１の上にゲート電極１２３が形成されている。チャネル層１１１は、アンドープのＧａＮ（窒化ガリウム）からなり、キャリア供給層１１２は、ｎ型のＡｌＧａＮ（窒化アルミニウムガリウム）からなる。
【０００４】
キャリア供給層１１２で発生した電子は、チャネル層１１１に集まり、チャネル層１１１／キャリア供給層１１２界面近傍のチャネル層１１１側の領域に、２次元電子ガス層（２ＤＥＧ層１１５）からなるチャネルを形成する。２ＤＥＧ層１１５は、電子が走行するチャネルとなり、高い移動度を持つ電子走行領域となる。ゲート電極１２３に印加する電圧によって２次元電子ガスの濃度を制御し、ソース電極１２１−ドレイン電極１２２間に流れる電流を制御している。
【０００５】
従来のＨＦＥＴにおいては、ゲート電極１２３に電圧を印加しないときに、ソース電極１２１とドレイン電極１２２との間に電流が流れ続ける、いわゆるノーマリーオンの動作をする。近年では、パワーエレクトロニクスの分野において、ゲート電極に電圧を印加しないときに、ソース電極とドレイン電極との間に電流が流れない、いわゆるノーマリーオフの動作をする電界効果トランジスタが望まれている。
【０００６】
このような背景から、高電子移動度トランジスタ（ＨＥＭＴ＝Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）において、ノーマリーオフの動作の実現を可能にする技術が開示されている（例えば、特許文献１参照）。
【０００７】
図１１Ａに、従来の高電子移動度トランジスタの断面図を示す。図１１Ｂは、図１１Ａの矢符Ｃ−Ｃでの断面を示す平面構造図である。なお、図１０に示したＨＦＥＴと同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。
【０００８】
図１１Ａに示した高電子移動度トランジスタは、窒化物系化合物半導体からなる電子走行層（チャネル層１１１）と電子供給層（キャリア供給層１１２）とのヘテロ接合構造を有し、電子供給層には凹部（リセス部１１３）が形成され、少なくともゲート直下に相当する部分の電子走行層の上面が凹部の底面を構成している。リセス部１１３を形成することによって、２ＤＥＧ層１１５へのゲート電圧の影響を大きくし、閾値電圧を高くしている。特に、チャネル層１１１までリセス部１１３を掘り下げた場合、２ＤＥＧ層１１５を分断できることから、確実にノーマリーオフで動作する。
【０００９】
従来の電界効果トランジスタでは、図１１Ｂに示すように、絶縁層１３１を介してリセス部１１３に充填されたゲート電極１２３は、平面視においてソース電極１２１およびドレイン電極１２２と平行に対向した形状である。つまり、リセス部１１３は、平面視で平行に形成されている。
【００１０】
しかしながら、パワーエレクトロニクスの分野においては、従来の電界効果トランジスタよりもオン抵抗（オン状態でのソース電極−ドレイン電極間の抵抗）を低減することが望まれている。オン抵抗が低減されると、素子での電力損失を低減することができる。また、素子での発熱を低減することができるので、熱設計が容易になる。それによって、素子のさらなる高耐圧化、大電流化が実現される。
【００１１】
そこで、オン抵抗を低減するためには、ゲート長を短くすることが考えられ、短ゲート長の電界効果型トランジスタを製造する技術が開示されている（例えば、特許文献２参照）。しかしながら、素子のゲート長を短くする微細化技術には、製造装置の加工精度などによる限界があり、また、ゲート長を短くすることによって、短チャネル効果による閾値電圧の低下が問題になる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−１８３７３３号公報
【特許文献２】特開２００１−２１０６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
従来の電界効果トランジスタ（ＨＦＥＴ、ＨＥＭＴ）では、オン抵抗が低減されていないため、素子のさらなる高耐圧化、大電流化は実現できない。また、ゲート長を短くすることによって、オン抵抗は低減できるが、素子の微細化の限界、短チャネル効果による閾値電圧の低下といった他の問題が生じる。
【００１４】
本発明は、上記の課題を解決するためになされたものであり、蛇行した形状に形成されたリセス部を備えることにより、オン抵抗を低減することができる電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る電界効果トランジスタは、基板の上に形成されたチャネル層と、前記チャネル層の上に形成され、前記チャネル層とヘテロ接合を構成するキャリア供給層と、前記キャリア供給層の表面から掘り下げて形成されたリセス部と、前記リセス部に沿って形成された第１絶縁層と、前記第１絶縁層の上に形成された第１ゲート電極と、前記キャリア供給層の上であって、前記リセス部に対してチャネル長方向の一方側に形成されたソース電極と、前記キャリア供給層の上であって、前記リセス部に対して前記チャネル長方向の他方側に形成されたドレイン電極とを備え、前記リセス部は、前記ソース電極と前記ドレイン電極とが平面視で平行に対向する前記チャネル長の範囲内において、蛇行しながら前記チャネル長方向と交差する方向に延長されていることを特徴とする。
【００１６】
したがって、本発明に係る電界効果トランジスタでは、リセス部は、蛇行した形状に形成されているので、直線的に形成した形状よりも、リセス部の境界の長さが増加している。つまり、境界の長さ（チャネル幅）を増加させることによって、ソース電極−ドレイン電極間の抵抗を低減し、第１ゲート電極に一定の電圧を印加したときに流れるチャネル電流を増加できる。
【００１７】
本発明に係る電界効果トランジスタでは、前記リセス部は、前記チャネル層まで掘り下げて形成されていることを特徴とする。
【００１８】
したがって、本発明に係る電界効果トランジスタは、キャリア供給層を分断して、リセス部の下側で２ＤＥＧ層を分断することにより、電界効果トランジスタは確実にノーマリーオフで動作できる。
【００１９】
本発明に係る電界効果トランジスタでは、前記リセス部は、平面視において一定幅で延長されていることを特徴とする。
【００２０】
したがって、本発明に係る電界効果トランジスタは、最適なゲート長を保つことができるため、特性の安定した電界効果トランジスタが得られる。
【００２１】
本発明に係る電界効果トランジスタでは、前記リセス部の前記ドレイン電極側の側面は、平面視における複数の屈曲部を連結して形成され、複数の前記屈曲部のなす角度は、鈍角であることを特徴とする。
【００２２】
したがって、本発明に係る電界効果トランジスタでは、第１ゲート電極は、ドレイン電極側に対して屈曲した屈曲部であっても鈍角とすることにより、電界が集中されにくい構造となっているので、第１ゲート電極にかかる電界強度を低減できる。
【００２３】
本発明に係る電界効果トランジスタでは、前記リセス部の前記ドレイン電極側の側面は、平面視における円弧を有する複数の弧状部を連結して形成されていることを特徴とする。
【００２４】
したがって、本発明に係る電界効果トランジスタでは、第１ゲート電極は、ドレイン電極側に対して複数の弧状部を連結して滑らかな曲線とすることにより、電界が集中されにくい構造となっているので、第１ゲート電極にかかる電界強度を低減できる。
【００２５】
本発明に係る電界効果トランジスタでは、前記第１絶縁層は、前記キャリア供給層の上に延長して形成された表面絶縁部を備え、前記第１ゲート電極は、前記表面絶縁部の上に形成された電界緩和部を備え、前記電界緩和部の前記ドレイン電極側の側面は、平面視で前記ドレイン電極と平行に対向した形状であることを特徴とする。
【００２６】
したがって、本発明に係る電界効果トランジスタでは、電界緩和部は、ドレイン電極に対して平行に対向させることにより、電界が集中されにくい構造となっていることから、第１ゲート電極にかかる電界強度を低減できる。また、電界緩和部により、第１ゲート電極と第１絶縁層との接触面積を確保できるため、剥がれにくくなり、歩留まりを向上できる。
【００２７】
本発明に係る電界効果トランジスタは、前記キャリア供給層の上に形成された第２絶縁層と、前記第１ゲート電極の上に形成された第２ゲート電極とを備え、前記第２ゲート電極は、前記第１ゲート電極よりも前記ドレイン電極側に突出した形状であることを特徴とする。
【００２８】
したがって、本発明に係る電界効果トランジスタは、第２ゲート電極を形成することにより、第１ゲート電極の下部に集中する電界を第２ゲート電極に分散して、第１ゲート電極の下部にかかる電界集中を緩和できる。
【００２９】
本発明に係る電界効果トランジスタでは、前記第２ゲート電極の前記ドレイン電極側の側面は、平面視で前記ドレイン電極と平行に対向した形状であることを特徴とする。
【００３０】
したがって、本発明に係る電界効果トランジスタでは、第２ゲート電極は、ドレイン電極に対して平行に対向させることにより、電界が集中されにくい構造となっていることから、第２ゲート電極にかかる電界強度を低減できる。
【００３１】
本発明に係る電界効果トランジスタでは、前記チャネル層は、ＧａＮで形成され、前記キャリア供給層は、ＡｌＧａＮで形成されていることを特徴とする。
【００３２】
したがって、本発明に係る電界効果トランジスタは、窒化物半導体を用いることによって、電子の飽和速度が大きく、耐圧が高く、熱伝導性が大きいため放熱性がよく、高温での動作が可能であり、有害物質を含まない電界効果トランジスタを提供することができる。
【００３３】
本発明に係る電界効果トランジスタでは、前記第１ゲート電極は、前記リセス部を充填して形成されていることを特徴とする。
【００３４】
したがって、本発明に係る電界効果トランジスタは、第１ゲート電極を最適な形状に形成できるため、特性の安定した電界効果トランジスタが得られる。
【発明の効果】
【００３５】
本発明に係る電界効果トランジスタによれば、リセス部は、蛇行した形状に形成されているので、直線的に形成した形状よりも、リセス部の境界の長さが増加している。つまり、境界の長さ（チャネル幅）を増加させることによって、ソース電極−ドレイン電極間の抵抗を低減し、第１ゲート電極に一定の電圧を印加したときに流れるチャネル電流を増加できる。
【図面の簡単な説明】
【００３６】
【図１Ａ】本発明の実施の形態１に係る電界効果トランジスタの断面図である。
【図１Ｂ】図１Ａの矢符Ａ−Ａでの断面を示す平面構造図である。
【図１Ｃ】図１Ａに示した電界効果トランジスタの平面図である。
【図２】図１Ａの矢符Ａ−Ａでの断面の変形例１を示す平面構造図である。
【図３】図１Ａの矢符Ａ−Ａでの断面の変形例２を示す平面構造図である。
【図４】図１１Ｂのソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。
【図５】図１Ｂのソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。
【図６】図２のソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。
【図７】図３のソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。
【図８】シミュレーションで得られた抵抗値の特性図表である。
【図９Ａ】本発明の実施の形態２に係る電界効果トランジスタの断面図である。
【図９Ｂ】図９Ａの矢符Ｂ−Ｂでの断面を示す電界効果トランジスタの平面構造図である。
【図９Ｃ】図９Ａに示した電界効果トランジスタの平面図である。
【図１０】従来のヘテロ接合を用いたＨＦＥＴの一例の構造図である。
【図１１Ａ】従来の高電子移動度トランジスタの断面図である。
【図１１Ｂ】図１１Ａの矢符Ｃ−Ｃでの断面を示す平面構造図である。
【発明を実施するための形態】
【００３７】
＜実施の形態１＞
図１Ａないし図１Ｃに基づいて、本発明の実施の形態１に係る電界効果トランジスタについて説明する。
【００３８】
図１Ａは、本発明の実施の形態１に係る電界効果トランジスタの断面図である。図１Ｂは、図１Ａの矢符Ａ−Ａでの断面を示す平面構造図である。図１Ｃは、図１Ａに示した電界効果トランジスタの平面図である。なお、ハッチングは図の見易さを考慮して省略するが、主要部（第１ゲート電極２３）にはハッチングを入れてある。
【００３９】
本実施の形態に係る電界効果トランジスタ１は、基板１０の上に形成されたチャネル層１１と、チャネル層１１の上に形成され、チャネル層１１とヘテロ接合を構成するキャリア供給層１２と、キャリア供給層１２の表面から掘り下げて形成されたリセス部１３と、リセス部１３に沿って形成された第１絶縁層３１と、第１絶縁層３１の上に形成された第１ゲート電極２３と、キャリア供給層１２の上であって、リセス部１３に対してチャネル長方向Ｘの一方側に形成されたソース電極２１と、キャリア供給層１２の上であって、リセス部１３に対してチャネル長方向Ｘの他方側に形成されたドレイン電極２２とを備える。
【００４０】
リセス部１３は、ソース電極２１とドレイン電極２２とが平面視で平行に対向するチャネル長Ｌｃｈの範囲内において、蛇行しながらチャネル長方向Ｘと交差する方向に延長されている。以下では、平面視において、チャネル長方向Ｘと直行する方向をチャネル幅方向Ｙと呼ぶ。したがって、リセス部１３は、蛇行した形状に形成されているので、直線的に形成した形状よりも、リセス部１３の境界の長さが増加している。つまり、境界の長さ（チャネル幅）を増加させることによって、ソース電極２１−ドレイン電極２２間の抵抗を低減し、第１ゲート電極２３に一定の電圧を印加したときに流れるチャネル電流を増加できる。
【００４１】
以下では、各部について詳細に説明する。
【００４２】
基板１０は、Ｓｉ基板である。なお、基板１０は、チャネル層１１とある程度格子整合する基板であればよく、例えば、サファイア基板、ＳｉＣ基板またはＧａＮ基板でも構わない。
【００４３】
チャネル層１１とキャリア供給層１２とはヘテロ接合を構成しており、キャリア供給層１２で発生した電子は、チャネル層１１に集まり、チャネル層１１とキャリア供給層１２との界面のチャネル層１１側の領域に２ＤＥＧ層１５として２次元電子ガス層からなるチャネルを形成する。２ＤＥＧ層１５は、電子が走行するチャネルとなり、高い移動度を持つ電子走行領域となる。
【００４４】
つまり、ソース電極２１とドレイン電極２２との間に電子を流すチャネルとして、チャネル層１１とキャリア供給層１２との界面に２ＤＥＧ層１５が形成される。第１ゲート電極２３に印加する電圧によって電界効果トランジスタ１に流れる電流を制御できる。
【００４５】
チャネル層１１は、ＧａＮで形成され、キャリア供給層１２は、ＡｌＧａＮで形成されている。したがって、窒化物半導体を用いることによって、電子の飽和速度が大きく、耐圧が高く、熱伝導性が大きいため放熱性がよく、高温での動作が可能であり、有害物質を含まない電界効果トランジスタを提供することができる。
【００４６】
なお、チャネル層１１とキャリア供給層１２とは、ヘテロ接合を構成していれば、各層を構成する元素および各元素の組成比を適宜選択して形成できる。例えば、Ａｌ0.1Ｇａ0.9Ｎ／Ａｌ0.3Ｇａ0.7ＮまたはＧａＮ／ＡｌＧａＩｎＮ（窒化アルミニウムガリウムインジウム）の組み合わせ等が挙げられる。（「／」は左を下層とし、右を上層として積層していることを意味している）。
【００４７】
ソース電極２１およびドレイン電極２２は、Ｔｉ／Ａｌ／Ａｕ（チタン／アルミニウム／金）で形成されている。なお、ソース電極２１およびドレイン電極２２に用いられる材料は、導電性を示す金属であり、キャリア供給層１２とオーミック接合を形成する物質であればよい。
【００４８】
第１絶縁層３１は、ＳｉＯ2で形成されている。なお、第１絶縁層３１に用いられる材料は、絶縁性を有する物質であればよく、例えば、ＳｉＮ（窒化シリコン）、Ａｌ2Ｏ3（アルミナ）、ＨｆＯX（酸化ハフニウム）またはＡｌＮ（窒化アルミニウム）などが挙げられる。
【００４９】
第１ゲート電極２３は、ＷＮ／Ａｕ（窒化タングステン／金）で形成されている。なお、第１ゲート電極２３に用いられる材料は、導電性を示す金属であり、第１絶縁層３１との密着性があればよい。
【００５０】
第１ゲート電極２３は、リセス部１３を充填して形成されている。つまり、第１ゲート電極２３は、リセス部１３に延長して形成されている。リセス部１３に延長された第１ゲート電極２３を、便宜上、第１ゲート電極２３ｄとする。また、ソース電極−ドレイン電極間における電流経路であり、第１ゲート電極２３ｄの底面に相当する部分を下部領域２５と呼ぶ。したがって、第１ゲート電極２３を最適な形状に形成できるため、特性の安定した電界効果トランジスタが得られる。
【００５１】
リセス部１３は、チャネル層１１まで掘り下げて形成されていることが望ましい。したがって、キャリア供給層１２を分断して、リセス部１３の下側で２ＤＥＧ層１５を分断することにより、電界効果トランジスタは確実にノーマリーオフで動作できる。
【００５２】
また、リセス部１３は、平面視において一定幅で延長されていることが望ましい。したがって、最適なゲート長を保つことができるため、特性の安定した電界効果トランジスタが得られる。
【００５３】
電界効果トランジスタにおいて、ゲート長が長くなると、ソース電極−ドレイン電極間の抵抗が増大してしまう。一方、ゲート長を短くする場合、微細加工を制御することが困難になり歩留まりが低下することや、短チャネル効果による閾値電圧の低下が問題になる。そのため、素子の特性を安定化するために、ゲート長を一定にすることが望ましい。
【００５４】
平面視におけるリセス部１３のレイアウトは、図１Ｂに示すように、蛇行した形状に形成されている。リセス部１３は、平面視において、チャネル幅方向Ｙに平行に延長された領域Ｒ１およびＲ３と、領域Ｒ１と領域Ｒ３との間で、チャネル長方向Ｘおよびチャネル幅方向Ｙに対して斜めに延長された領域Ｒ２とからなる。つまり、リセス部１３は、連結された台形状に形成されている。
【００５５】
第１絶縁層３１は、キャリア供給層１２の上に形成された表面絶縁部３１ａを備え、第１ゲート電極２３は、表面絶縁部３１ａの上に延長して形成された電界緩和部２３ａを備え、電界緩和部２３ａのドレイン電極２２側の側面は、平面視でドレイン電極２２と平行に対向した形状である。したがって、電界緩和部２３ａは、ドレイン電極２２に対して平行に対向させることにより、電界が集中されにくい構造となっていることから、第１ゲート電極２３にかかる電界強度を低減できる。また、電界緩和部２３ａにより、第１ゲート電極２３と第１絶縁層３１との接触面積を確保できるため、剥がれにくくなり、歩留まりを向上できる。
【００５６】
また、基板１０とチャネル層１１との間には、低温成長したＧａＮからなるバッファ層を形成してもよい。バッファ層を形成することによって、チャネル層１１の結晶性を向上させ、深さ方向の耐圧を向上させることができる。
【００５７】
また、チャネル層１１とキャリア供給層１２との間には、スペーサー層を形成してもよい。スペーサー層を形成することによって、２ＤＥＧ層１５の電子移動度を向上させることができる。スペーサー層の材料は、例えば、ＡｌＮ、ＡｌＩｎＮ（窒化アルミニウムインジウム）、ＡｌＧａＩｎＮなどが挙げられる。
【００５８】
また、キャリア供給層１２の上には、キャップ層を形成してもよい。キャップ層を形成することによって、キャリア供給層１２の酸化や不純物の取り込みを防ぐことができる。キャップ層の材料は、例えば、ＧａＮが挙げられる。
【００５９】
また、キャリア供給層１２の上には、１０19／ｃｍ3程度のＳｉドーピングを行ったＧａＮからなるコンタクト層を形成してもよい。コンタクト層を形成することによって、キャリア供給層１２とソース電極２１およびドレイン電極２２との間で、容易にオーミック接合を形成することができる。
【００６０】
リセス部１３のレイアウトとして、図１Ｂを例示したが、他の形状でも構わない。例えば、図２（変形例１）および図３（変形例２）に示した形状でもよい。
【００６１】
リセス部１３のドレイン電極２２側の側面は、平面視における複数の屈曲部を連結して形成され、複数の前記屈曲部のなす角度は鈍角である。したがって、第１ゲート電極２３は、ドレイン電極２２側に対して屈曲した屈曲部であっても鈍角とすることにより、電界が集中されにくい構造となっているので、第１ゲート電極２３にかかる電界強度を低減できる。
【００６２】
図２は、図１Ａの矢符Ａ−Ａでの断面の変形例１を示す平面構造図である。平面視におけるリセス部１３のレイアウトの変形例１であり、リセス部１３は、屈曲部を連結して三角波状に形成されている。
【００６３】
また、リセス部１３のドレイン電極２２側の側面は、平面視における円弧を有する複数の弧状部を連結して形成されていてもよい（図７参照）。上記の形状であっても、変形例１と同様の効果が得られる。
【００６４】
図３は、図１Ａの矢符Ａ−Ａでの断面の変形例２を示す平面構造図である。平面視におけるリセス部１３のレイアウトの変形例２であり、リセス部１３は、弧状部を連結して正弦波状に形成されている。
【００６５】
次に、本実施の形態に係る電界効果トランジスタ１の製造方法について説明する。
【００６６】
基板１０の上に、膜厚２μｍのＧａＮからなるチャネル層１１と、膜厚３０ｎｍのＡｌＧａＮからなるキャリア供給層１２とを、有機金属ＣＶＤ（ＭＯＣＶＤ）により積層して成膜する。
【００６７】
次に、キャリア供給層１２の上に、膜厚２００ｎｍのソース電極２１とドレイン電極２２とを蒸着し、キャリア供給層１２に対してオーミック接合を形成する。ソース電極２１およびドレイン電極２２の間隔は、電界効果トランジスタ１の所望する性能に応じて調整される。ソース電極２１及びドレイン電極２２の製造方法は、特に限定されず、公知の方法を使用できる。
【００６８】
キャリア供給層１２の表面から３５ｎｍ掘り下げてリセス部１３を形成する。掘り下げる深さは、特に限定されず、適宜選択可能である。本実施の形態では、反応性イオンエッチング（ＲＩＥ）を行ってリセス部１３を形成したが、特に限定されず、公知の方法を使用できる。
【００６９】
リセス部１３の上に、膜厚２０ｎｍの第１絶縁層３１を公知の方法で形成する。第１ゲート電極２３とリセス部１３との間が絶縁されていれば、第１絶縁層３１は、比較的薄く形成されるのが望ましい。それは、第１絶縁層３１が厚くなると、電界効果トランジスタ１の閾値電圧が低くなり、ノーマリーオフで動作しなくなるからである。
【００７０】
第１絶縁層３１の上に、膜厚２００ｎｍの第１ゲート電極２３を蒸着等の公知の方法で形成する。このときに、第１ゲート電極２３ｄは、リセス部１３に充填される。
【００７１】
＜シミュレーション結果＞
ここで、図１１Ｂに示した従来例のようにリセス部が直線的に形成された場合と、図１Ｂ、図２および図３のように蛇行した形状に形成された場合とにおけるオン抵抗の値をシミュレーションして比較し、その結果を以下に示す。
【００７２】
図４ないし図７に基づいて、シミュレーションの条件を説明する。
【００７３】
図４は、図１１Ｂのソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。つまり、直線状に形成されたリセス部の場合である。図５は、図１Ｂのソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。つまり、実施の形態１のように台形状に形成されたリセス部の場合である。図６は、図２のソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。つまり、変形例１のように三角波状に形成されたリセス部の場合である。図７は、図３のソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。つまり、変形例２のように正弦波状に形成されたリセス部の場合である。なお、図１Ｂ、図２、図３および図１１Ｂと同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。また、図４における２ＤＥＧ層１１５は、図５ないし図７における２ＤＥＧ層１５に相当し、図４におけるソース電極１２１は、図５ないし図７におけるソース電極２１に相当し、図４におけるドレイン電極１２２は、図５ないし図７におけるドレイン電極２１に相当する。
【００７４】
図４ないし図７における斜線の領域は、下部領域２５であって、下部領域２５以外の領域は、２ＤＥＧ層１５としてある。シミュレーションでは、下部領域２５における抵抗率は、２ＤＥＧ層１５の２０倍となるように設定した。なお、図４における下部領域２５は、ゲート電極１２３の底面に相当する部分である。
【００７５】
図４ないし図７の左端は、ソース電極２１端に相当し、図４ないし図７の右端は、ドレイン電極２２端に相当する。図５ないし図７には、補助線ＳＬ１と補助線ＳＬ２とが引いてあり、下部領域２５は、補助線ＳＬ１と補助線ＳＬ２との間で蛇行した形状としてある。図４において、下部領域２５は、一定の溝幅Ｌｇでチャネル幅方向Ｙに直線状に延長された形状である。図５ないし図７において、下部領域２５は、一定の溝幅Ｌｇでチャネル幅方向Ｙに延長されている。
【００７６】
図４ないし図７において、ソース電極２１とドレイン電極２２との間の距離を距離Ｌｓｄとし、ソース電極２１と補助線ＳＬ１との間の距離を距離Ｌｓｇとし、補助線ＳＬ２とドレイン電極２２との間の距離を距離Ｌｇｄとしている。なお、図４においては、下部領域２５のソース電極２１側の端が補助線ＳＬ１に相当し、下部領域２５のドレイン電極２２側の端が補助線ＳＬ２に相当する。図５ないし図７においては、下部領域２５は、チャネル幅方向Ｙに沿った周期的な形状とされている。
【００７７】
図５（実施の形態１）において、下部領域２５では、補助線ＳＬ１に沿う領域ＲＧ５１と、補助線ＳＬ１に対して傾斜角θで領域ＲＧ５１から補助線ＳＬ２に向かう領域ＲＧ５２と、補助線ＳＬ２に沿う領域ＲＧ５３と、補助線ＳＬ２に対して傾斜角θで領域ＲＧ５３から補助線ＳＬ１に向かう領域ＲＧ５４とで１周期が構成され、１周期のチャネル幅方向Ｙの長さを周期Ｌｗとされている。
【００７８】
領域ＲＧ５１および領域ＲＧ５３のチャネル幅方向Ｙの長さを距離Ｌ１とし、領域ＲＧ５２および領域ＲＧ５４のチャネル幅方向Ｙの長さを距離Ｌ２としてあり、距離Ｌ２は距離Ｌ１の２倍である。また、傾斜角θは６０度である。
【００７９】
図６（変形例１）において、下部領域２５では、ソース電極２１側に突出したくさび状の領域ＲＧ６１と、ドレイン電極２２側に突出したくさび状の領域ＲＧ６２とで１周期が構成され、１周期のチャネル幅方向Ｙの長さを周期Ｌｗとされている。
【００８０】
領域ＲＧ６１の先端は補助線ＳＬ１と接しており、領域ＲＧ６２の先端は補助線ＳＬ２と接している。領域ＲＧ６１の先端から伸びる境界線ＢＬ１は、補助線ＳＬ１に対して傾斜角φをなし、領域ＲＧ６２の先端から伸びる境界線ＢＬ２は、補助線ＳＬ２に対して傾斜角φをなす。
【００８１】
図６においては、傾斜角φを１０度から６０度（１０度間隔）までの形状についてシミュレーションを行った（図８参照）。
【００８２】
図７（変形例２）においては、下部領域２５では、ソース電極２１側に突出し半円弧状の領域ＲＧ７１と、ドレイン電極２２側に突出し半円弧状の領域ＲＧ７２とで１周期が構成され、１周期のチャネル幅方向Ｙの長さを周期Ｌｗとされている。
【００８３】
領域ＲＧ７１の先端は補助線ＳＬ１と接しており、領域ＲＧ７２の先端は補助線ＳＬ２と接している。領域ＲＧ７１および領域ＲＧ７２において、円弧の中心から溝幅Ｌｇの中央までの距離を半径ｒとし、半径ｒは０．５μｍである。
【００８４】
図４ないし図７において、距離Ｌｇは０．５μｍであり、距離Ｌｓｄは６μｍであり、距離Ｌｓｇは１μｍであり、周期Ｌｗは２μｍである。距離Ｌｇｄは、シミュレーションの条件によって変化する。
【００８５】
以上のシミュレーションの条件としたときに、ソース電極−ドレイン電極間における周期Ｌｗあたりのオン抵抗の値と、周期Ｌｗに対応する境界の長さとを計算した。
【００８６】
図８は、シミュレーションで得られた抵抗値の特性図表である。なお、それぞれの抵抗値は、図４における抵抗値を１として規格化してあり、境界の長さは、図４における境界の長さを１として規格化してある。
【００８７】
図５の形状においては、境界の長さは１．６６７であり、抵抗値は０．９２７であった。図６の形状において、傾斜角φが１０度のとき、境界の長さは１．０１５であり、抵抗値は０．９９１であった。傾斜角φが６０度のとき、境界の長さは２．０００であり、抵抗値は０．８５９であった。傾斜角φが大きくなるにつれて、境界の長さは増大され、抵抗値は低減された。図７の形状においては、境界の長さは１．５７１であり、抵抗値は０．９０９であった。
【００８８】
図８から、図５ないし図７のいずれの形状においても、オン抵抗が低減されていることがわかる。また、図６の形状では、傾斜角φが大きくなるほど、オン抵抗は低減されている。
【００８９】
＜実施の形態２＞
図９Ａないし図９Ｃに基づいて、本発明の実施の形態２に係る電界効果トランジスタについて説明する。なお、実施の形態１と同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。
【００９０】
図９Ａは、本発明の実施の形態２に係る電界効果トランジスタの断面図である。図９Ｂは、図９Ａの矢符Ｂ−Ｂでの断面を示す電界効果トランジスタの平面構造図である。図９Ｃは、図９Ａに示した電界効果トランジスタの平面図である。なお、ハッチングは図の見易さを考慮して省略するが、主要部（第１ゲート電極２３、第２ゲート電極２４）にはハッチングを入れてある。
【００９１】
本実施の形態に係る電界効果トランジスタ２は、基板１０の上に形成されたチャネル層１１と、チャネル層１１の上に形成され、チャネル層１１とヘテロ接合を構成するキャリア供給層１２と、キャリア供給層１２の表面から掘り下げて形成されたリセス部１３と、リセス部１３に沿って形成された第１絶縁層３１と、第１絶縁層３１の上に形成された第１ゲート電極２３と、キャリア供給層１２の上であって、リセス部１３に対してチャネル長方向の一方側に形成されたソース電極２１と、キャリア供給層１２の上であって、リセス部１３に対してチャネル長方向の他方側に形成されたドレイン電極２２とを備える。
【００９２】
リセス部１３は、ソース電極２１とドレイン電極２２とが平面視で平行に対向するチャネル長の範囲内において、蛇行しながらチャネル長方向と交差する方向に延長されている。
【００９３】
本実施の形態に係る電界効果トランジスタ２は、キャリア供給層１２の上に形成された第２絶縁層３２と、第１ゲート電極２３の上に形成された第２ゲート電極２４とを備える。第２ゲート電極２４は、第１ゲート電極２３よりもドレイン電極２２側に突出した形状である。したがって、第２ゲート電極２４を形成することにより、第１ゲート電極２３の下部に集中する電界を第２ゲート電極２４に分散して、第１ゲート電極２３の下部にかかる電界集中を緩和できる。
【００９４】
第２ゲート電極２４のドレイン電極２２側の側面は、平面視でドレイン電極２２と平行に対向した形状である。したがって、第２ゲート電極２４は、ドレイン電極２２に対して平行に対向させることにより、電界が集中されにくい構造となっていることから、第２ゲート電極２４にかかる電界強度を低減できる。
【００９５】
第２絶縁層３２は、膜厚２００ｎｍのＳｉＮで形成されている。なお、第２絶縁層３２に用いられる材料は、絶縁性を有する物質であればよく、例えば、ＳｉＯ2、Ａｌ2Ｏ3、ＨｆＯXまたはＡｌＮなどが挙げられる。また、第２ゲート電極２４に集中する電界強度を低減するために、第２絶縁層３２は、誘電率の高い材料を用いることが望ましい。
【００９６】
第２ゲート電極２４は、膜厚２００ｎｍのＡｕで形成されている。なお、第２ゲート電極２４に用いられる材料は、導電性を示す金属であり、第１ゲート電極２３および第２絶縁層３２との密着性があればよい。また、第１絶縁層３１と第２絶縁層３２とを形成した後、第１ゲート電極２３と第２ゲート電極２４とを連続して形成してもよい。
【００９７】
また、本実施の形態において、第１絶縁層３１は、第１ゲート電極２３の近傍にのみ形成されていても構わない。その場合、第２ゲート電極２４とキャリア供給層１２とは、第２絶縁層３２によって絶縁される。
【００９８】
以上のように、本発明を実施するための形態に関して説明したが、本発明は上述した実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【００９９】
１、２ 電界効果トランジスタ
１０、１１０ 基板
１１、１１１ チャネル層
１２、１１２ キャリア供給層
１３、１１３ リセス部
１５、１１５ ２ＤＥＧ層
２１、１２１ ソース電極
２２、１２２ ドレイン電極
２３、２３ｄ、１２３ 第１ゲート電極
２３ａ 電界緩和部
２４ 第２ゲート電極
２５ 下部領域
３１ 第１絶縁層
３１ａ 表面絶縁部
３２ 第２絶縁層
１３１ 絶縁膜
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、ヘテロ構造を有する電界効果トランジスタに関する。
【背景技術】
【０００２】
ヘテロ構造を有する電界効果トランジスタは、次世代のパワーエレクトロニクスのキーデバイスとして注目されている。電界効果トランジスタに対する高耐圧化、大電流化への要求は更に高まっている。
【０００３】
図１０は、従来のヘテロ接合を用いたＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；ヘテロ構造電界効果トランジスタ）の一例の構造図である。従来のＨＦＥＴの構造は、基板１１０の上に、チャネル層１１１とキャリア供給層１１２とが順次形成されている。キャリア供給層１１２の上に電極として、ソース電極１２１とドレイン電極１２２とが形成され、キャリア供給層１１２の表面に絶縁層１３１が形成されている。ソース電極１２１とドレイン電極１２２との間であって、絶縁層１３１の上にゲート電極１２３が形成されている。チャネル層１１１は、アンドープのＧａＮ（窒化ガリウム）からなり、キャリア供給層１１２は、ｎ型のＡｌＧａＮ（窒化アルミニウムガリウム）からなる。
【０００４】
キャリア供給層１１２で発生した電子は、チャネル層１１１に集まり、チャネル層１１１／キャリア供給層１１２界面近傍のチャネル層１１１側の領域に、２次元電子ガス層（２ＤＥＧ層１１５）からなるチャネルを形成する。２ＤＥＧ層１１５は、電子が走行するチャネルとなり、高い移動度を持つ電子走行領域となる。ゲート電極１２３に印加する電圧によって２次元電子ガスの濃度を制御し、ソース電極１２１−ドレイン電極１２２間に流れる電流を制御している。
【０００５】
従来のＨＦＥＴにおいては、ゲート電極１２３に電圧を印加しないときに、ソース電極１２１とドレイン電極１２２との間に電流が流れ続ける、いわゆるノーマリーオンの動作をする。近年では、パワーエレクトロニクスの分野において、ゲート電極に電圧を印加しないときに、ソース電極とドレイン電極との間に電流が流れない、いわゆるノーマリーオフの動作をする電界効果トランジスタが望まれている。
【０００６】
このような背景から、高電子移動度トランジスタ（ＨＥＭＴ＝Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）において、ノーマリーオフの動作の実現を可能にする技術が開示されている（例えば、特許文献１参照）。
【０００７】
図１１Ａに、従来の高電子移動度トランジスタの断面図を示す。図１１Ｂは、図１１Ａの矢符Ｃ−Ｃでの断面を示す平面構造図である。なお、図１０に示したＨＦＥＴと同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。
【０００８】
図１１Ａに示した高電子移動度トランジスタは、窒化物系化合物半導体からなる電子走行層（チャネル層１１１）と電子供給層（キャリア供給層１１２）とのヘテロ接合構造を有し、電子供給層には凹部（リセス部１１３）が形成され、少なくともゲート直下に相当する部分の電子走行層の上面が凹部の底面を構成している。リセス部１１３を形成することによって、２ＤＥＧ層１１５へのゲート電圧の影響を大きくし、閾値電圧を高くしている。特に、チャネル層１１１までリセス部１１３を掘り下げた場合、２ＤＥＧ層１１５を分断できることから、確実にノーマリーオフで動作する。
【０００９】
従来の電界効果トランジスタでは、図１１Ｂに示すように、絶縁層１３１を介してリセス部１１３に充填されたゲート電極１２３は、平面視においてソース電極１２１およびドレイン電極１２２と平行に対向した形状である。つまり、リセス部１１３は、平面視で平行に形成されている。
【００１０】
しかしながら、パワーエレクトロニクスの分野においては、従来の電界効果トランジスタよりもオン抵抗（オン状態でのソース電極−ドレイン電極間の抵抗）を低減することが望まれている。オン抵抗が低減されると、素子での電力損失を低減することができる。また、素子での発熱を低減することができるので、熱設計が容易になる。それによって、素子のさらなる高耐圧化、大電流化が実現される。
【００１１】
そこで、オン抵抗を低減するためには、ゲート長を短くすることが考えられ、短ゲート長の電界効果型トランジスタを製造する技術が開示されている（例えば、特許文献２参照）。しかしながら、素子のゲート長を短くする微細化技術には、製造装置の加工精度などによる限界があり、また、ゲート長を短くすることによって、短チャネル効果による閾値電圧の低下が問題になる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−１８３７３３号公報
【特許文献２】特開２００１−２１０６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
従来の電界効果トランジスタ（ＨＦＥＴ、ＨＥＭＴ）では、オン抵抗が低減されていないため、素子のさらなる高耐圧化、大電流化は実現できない。また、ゲート長を短くすることによって、オン抵抗は低減できるが、素子の微細化の限界、短チャネル効果による閾値電圧の低下といった他の問題が生じる。
【００１４】
本発明は、上記の課題を解決するためになされたものであり、蛇行した形状に形成されたリセス部を備えることにより、オン抵抗を低減することができる電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る電界効果トランジスタは、基板の上に形成されたチャネル層と、前記チャネル層の上に形成され、前記チャネル層とヘテロ接合を構成するキャリア供給層と、前記キャリア供給層の表面から掘り下げて形成されたリセス部と、前記リセス部に沿って形成された第１絶縁層と、前記第１絶縁層の上に形成された第１ゲート電極と、前記キャリア供給層の上であって、前記リセス部に対してチャネル長方向の一方側に形成されたソース電極と、前記キャリア供給層の上であって、前記リセス部に対して前記チャネル長方向の他方側に形成されたドレイン電極とを備え、前記リセス部は、前記ソース電極と前記ドレイン電極とが平面視で平行に対向する前記チャネル長の範囲内において、蛇行しながら前記チャネル長方向と交差する方向に延長されていることを特徴とする。
【００１６】
したがって、本発明に係る電界効果トランジスタでは、リセス部は、蛇行した形状に形成されているので、直線的に形成した形状よりも、リセス部の境界の長さが増加している。つまり、境界の長さ（チャネル幅）を増加させることによって、ソース電極−ドレイン電極間の抵抗を低減し、第１ゲート電極に一定の電圧を印加したときに流れるチャネル電流を増加できる。
【００１７】
本発明に係る電界効果トランジスタでは、前記リセス部は、前記チャネル層まで掘り下げて形成されていることを特徴とする。
【００１８】
したがって、本発明に係る電界効果トランジスタは、キャリア供給層を分断して、リセス部の下側で２ＤＥＧ層を分断することにより、電界効果トランジスタは確実にノーマリーオフで動作できる。
【００１９】
本発明に係る電界効果トランジスタでは、前記リセス部は、平面視において一定幅で延長されていることを特徴とする。
【００２０】
したがって、本発明に係る電界効果トランジスタは、最適なゲート長を保つことができるため、特性の安定した電界効果トランジスタが得られる。
【００２１】
本発明に係る電界効果トランジスタでは、前記リセス部の前記ドレイン電極側の側面は、平面視における複数の屈曲部を連結して形成され、複数の前記屈曲部のなす角度は、鈍角であることを特徴とする。
【００２２】
したがって、本発明に係る電界効果トランジスタでは、第１ゲート電極は、ドレイン電極側に対して屈曲した屈曲部であっても鈍角とすることにより、電界が集中されにくい構造となっているので、第１ゲート電極にかかる電界強度を低減できる。
【００２３】
本発明に係る電界効果トランジスタでは、前記リセス部の前記ドレイン電極側の側面は、平面視における円弧を有する複数の弧状部を連結して形成されていることを特徴とする。
【００２４】
したがって、本発明に係る電界効果トランジスタでは、第１ゲート電極は、ドレイン電極側に対して複数の弧状部を連結して滑らかな曲線とすることにより、電界が集中されにくい構造となっているので、第１ゲート電極にかかる電界強度を低減できる。
【００２５】
本発明に係る電界効果トランジスタでは、前記第１絶縁層は、前記キャリア供給層の上に延長して形成された表面絶縁部を備え、前記第１ゲート電極は、前記表面絶縁部の上に形成された電界緩和部を備え、前記電界緩和部の前記ドレイン電極側の側面は、平面視で前記ドレイン電極と平行に対向した形状であることを特徴とする。
【００２６】
したがって、本発明に係る電界効果トランジスタでは、電界緩和部は、ドレイン電極に対して平行に対向させることにより、電界が集中されにくい構造となっていることから、第１ゲート電極にかかる電界強度を低減できる。また、電界緩和部により、第１ゲート電極と第１絶縁層との接触面積を確保できるため、剥がれにくくなり、歩留まりを向上できる。
【００２７】
本発明に係る電界効果トランジスタは、前記キャリア供給層の上に形成された第２絶縁層と、前記第１ゲート電極の上に形成された第２ゲート電極とを備え、前記第２ゲート電極は、前記第１ゲート電極よりも前記ドレイン電極側に突出した形状であることを特徴とする。
【００２８】
したがって、本発明に係る電界効果トランジスタは、第２ゲート電極を形成することにより、第１ゲート電極の下部に集中する電界を第２ゲート電極に分散して、第１ゲート電極の下部にかかる電界集中を緩和できる。
【００２９】
本発明に係る電界効果トランジスタでは、前記第２ゲート電極の前記ドレイン電極側の側面は、平面視で前記ドレイン電極と平行に対向した形状であることを特徴とする。
【００３０】
したがって、本発明に係る電界効果トランジスタでは、第２ゲート電極は、ドレイン電極に対して平行に対向させることにより、電界が集中されにくい構造となっていることから、第２ゲート電極にかかる電界強度を低減できる。
【００３１】
本発明に係る電界効果トランジスタでは、前記チャネル層は、ＧａＮで形成され、前記キャリア供給層は、ＡｌＧａＮで形成されていることを特徴とする。
【００３２】
したがって、本発明に係る電界効果トランジスタは、窒化物半導体を用いることによって、電子の飽和速度が大きく、耐圧が高く、熱伝導性が大きいため放熱性がよく、高温での動作が可能であり、有害物質を含まない電界効果トランジスタを提供することができる。
【００３３】
本発明に係る電界効果トランジスタでは、前記第１ゲート電極は、前記リセス部を充填して形成されていることを特徴とする。
【００３４】
したがって、本発明に係る電界効果トランジスタは、第１ゲート電極を最適な形状に形成できるため、特性の安定した電界効果トランジスタが得られる。
【発明の効果】
【００３５】
本発明に係る電界効果トランジスタによれば、リセス部は、蛇行した形状に形成されているので、直線的に形成した形状よりも、リセス部の境界の長さが増加している。つまり、境界の長さ（チャネル幅）を増加させることによって、ソース電極−ドレイン電極間の抵抗を低減し、第１ゲート電極に一定の電圧を印加したときに流れるチャネル電流を増加できる。
【図面の簡単な説明】
【００３６】
【図１Ａ】本発明の実施の形態１に係る電界効果トランジスタの断面図である。
【図１Ｂ】図１Ａの矢符Ａ−Ａでの断面を示す平面構造図である。
【図１Ｃ】図１Ａに示した電界効果トランジスタの平面図である。
【図２】図１Ａの矢符Ａ−Ａでの断面の変形例１を示す平面構造図である。
【図３】図１Ａの矢符Ａ−Ａでの断面の変形例２を示す平面構造図である。
【図４】図１１Ｂのソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。
【図５】図１Ｂのソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。
【図６】図２のソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。
【図７】図３のソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。
【図８】シミュレーションで得られた抵抗値の特性図表である。
【図９Ａ】本発明の実施の形態２に係る電界効果トランジスタの断面図である。
【図９Ｂ】図９Ａの矢符Ｂ−Ｂでの断面を示す電界効果トランジスタの平面構造図である。
【図９Ｃ】図９Ａに示した電界効果トランジスタの平面図である。
【図１０】従来のヘテロ接合を用いたＨＦＥＴの一例の構造図である。
【図１１Ａ】従来の高電子移動度トランジスタの断面図である。
【図１１Ｂ】図１１Ａの矢符Ｃ−Ｃでの断面を示す平面構造図である。
【発明を実施するための形態】
【００３７】
＜実施の形態１＞
図１Ａないし図１Ｃに基づいて、本発明の実施の形態１に係る電界効果トランジスタについて説明する。
【００３８】
図１Ａは、本発明の実施の形態１に係る電界効果トランジスタの断面図である。図１Ｂは、図１Ａの矢符Ａ−Ａでの断面を示す平面構造図である。図１Ｃは、図１Ａに示した電界効果トランジスタの平面図である。なお、ハッチングは図の見易さを考慮して省略するが、主要部（第１ゲート電極２３）にはハッチングを入れてある。
【００３９】
本実施の形態に係る電界効果トランジスタ１は、基板１０の上に形成されたチャネル層１１と、チャネル層１１の上に形成され、チャネル層１１とヘテロ接合を構成するキャリア供給層１２と、キャリア供給層１２の表面から掘り下げて形成されたリセス部１３と、リセス部１３に沿って形成された第１絶縁層３１と、第１絶縁層３１の上に形成された第１ゲート電極２３と、キャリア供給層１２の上であって、リセス部１３に対してチャネル長方向Ｘの一方側に形成されたソース電極２１と、キャリア供給層１２の上であって、リセス部１３に対してチャネル長方向Ｘの他方側に形成されたドレイン電極２２とを備える。
【００４０】
リセス部１３は、ソース電極２１とドレイン電極２２とが平面視で平行に対向するチャネル長Ｌｃｈの範囲内において、蛇行しながらチャネル長方向Ｘと交差する方向に延長されている。以下では、平面視において、チャネル長方向Ｘと直行する方向をチャネル幅方向Ｙと呼ぶ。したがって、リセス部１３は、蛇行した形状に形成されているので、直線的に形成した形状よりも、リセス部１３の境界の長さが増加している。つまり、境界の長さ（チャネル幅）を増加させることによって、ソース電極２１−ドレイン電極２２間の抵抗を低減し、第１ゲート電極２３に一定の電圧を印加したときに流れるチャネル電流を増加できる。
【００４１】
以下では、各部について詳細に説明する。
【００４２】
基板１０は、Ｓｉ基板である。なお、基板１０は、チャネル層１１とある程度格子整合する基板であればよく、例えば、サファイア基板、ＳｉＣ基板またはＧａＮ基板でも構わない。
【００４３】
チャネル層１１とキャリア供給層１２とはヘテロ接合を構成しており、キャリア供給層１２で発生した電子は、チャネル層１１に集まり、チャネル層１１とキャリア供給層１２との界面のチャネル層１１側の領域に２ＤＥＧ層１５として２次元電子ガス層からなるチャネルを形成する。２ＤＥＧ層１５は、電子が走行するチャネルとなり、高い移動度を持つ電子走行領域となる。
【００４４】
つまり、ソース電極２１とドレイン電極２２との間に電子を流すチャネルとして、チャネル層１１とキャリア供給層１２との界面に２ＤＥＧ層１５が形成される。第１ゲート電極２３に印加する電圧によって電界効果トランジスタ１に流れる電流を制御できる。
【００４５】
チャネル層１１は、ＧａＮで形成され、キャリア供給層１２は、ＡｌＧａＮで形成されている。したがって、窒化物半導体を用いることによって、電子の飽和速度が大きく、耐圧が高く、熱伝導性が大きいため放熱性がよく、高温での動作が可能であり、有害物質を含まない電界効果トランジスタを提供することができる。
【００４６】
なお、チャネル層１１とキャリア供給層１２とは、ヘテロ接合を構成していれば、各層を構成する元素および各元素の組成比を適宜選択して形成できる。例えば、Ａｌ0.1Ｇａ0.9Ｎ／Ａｌ0.3Ｇａ0.7ＮまたはＧａＮ／ＡｌＧａＩｎＮ（窒化アルミニウムガリウムインジウム）の組み合わせ等が挙げられる。（「／」は左を下層とし、右を上層として積層していることを意味している）。
【００４７】
ソース電極２１およびドレイン電極２２は、Ｔｉ／Ａｌ／Ａｕ（チタン／アルミニウム／金）で形成されている。なお、ソース電極２１およびドレイン電極２２に用いられる材料は、導電性を示す金属であり、キャリア供給層１２とオーミック接合を形成する物質であればよい。
【００４８】
第１絶縁層３１は、ＳｉＯ2で形成されている。なお、第１絶縁層３１に用いられる材料は、絶縁性を有する物質であればよく、例えば、ＳｉＮ（窒化シリコン）、Ａｌ2Ｏ3（アルミナ）、ＨｆＯX（酸化ハフニウム）またはＡｌＮ（窒化アルミニウム）などが挙げられる。
【００４９】
第１ゲート電極２３は、ＷＮ／Ａｕ（窒化タングステン／金）で形成されている。なお、第１ゲート電極２３に用いられる材料は、導電性を示す金属であり、第１絶縁層３１との密着性があればよい。
【００５０】
第１ゲート電極２３は、リセス部１３を充填して形成されている。つまり、第１ゲート電極２３は、リセス部１３に延長して形成されている。リセス部１３に延長された第１ゲート電極２３を、便宜上、第１ゲート電極２３ｄとする。また、ソース電極−ドレイン電極間における電流経路であり、第１ゲート電極２３ｄの底面に相当する部分を下部領域２５と呼ぶ。したがって、第１ゲート電極２３を最適な形状に形成できるため、特性の安定した電界効果トランジスタが得られる。
【００５１】
リセス部１３は、チャネル層１１まで掘り下げて形成されていることが望ましい。したがって、キャリア供給層１２を分断して、リセス部１３の下側で２ＤＥＧ層１５を分断することにより、電界効果トランジスタは確実にノーマリーオフで動作できる。
【００５２】
また、リセス部１３は、平面視において一定幅で延長されていることが望ましい。したがって、最適なゲート長を保つことができるため、特性の安定した電界効果トランジスタが得られる。
【００５３】
電界効果トランジスタにおいて、ゲート長が長くなると、ソース電極−ドレイン電極間の抵抗が増大してしまう。一方、ゲート長を短くする場合、微細加工を制御することが困難になり歩留まりが低下することや、短チャネル効果による閾値電圧の低下が問題になる。そのため、素子の特性を安定化するために、ゲート長を一定にすることが望ましい。
【００５４】
平面視におけるリセス部１３のレイアウトは、図１Ｂに示すように、蛇行した形状に形成されている。リセス部１３は、平面視において、チャネル幅方向Ｙに平行に延長された領域Ｒ１およびＲ３と、領域Ｒ１と領域Ｒ３との間で、チャネル長方向Ｘおよびチャネル幅方向Ｙに対して斜めに延長された領域Ｒ２とからなる。つまり、リセス部１３は、連結された台形状に形成されている。
【００５５】
第１絶縁層３１は、キャリア供給層１２の上に形成された表面絶縁部３１ａを備え、第１ゲート電極２３は、表面絶縁部３１ａの上に延長して形成された電界緩和部２３ａを備え、電界緩和部２３ａのドレイン電極２２側の側面は、平面視でドレイン電極２２と平行に対向した形状である。したがって、電界緩和部２３ａは、ドレイン電極２２に対して平行に対向させることにより、電界が集中されにくい構造となっていることから、第１ゲート電極２３にかかる電界強度を低減できる。また、電界緩和部２３ａにより、第１ゲート電極２３と第１絶縁層３１との接触面積を確保できるため、剥がれにくくなり、歩留まりを向上できる。
【００５６】
また、基板１０とチャネル層１１との間には、低温成長したＧａＮからなるバッファ層を形成してもよい。バッファ層を形成することによって、チャネル層１１の結晶性を向上させ、深さ方向の耐圧を向上させることができる。
【００５７】
また、チャネル層１１とキャリア供給層１２との間には、スペーサー層を形成してもよい。スペーサー層を形成することによって、２ＤＥＧ層１５の電子移動度を向上させることができる。スペーサー層の材料は、例えば、ＡｌＮ、ＡｌＩｎＮ（窒化アルミニウムインジウム）、ＡｌＧａＩｎＮなどが挙げられる。
【００５８】
また、キャリア供給層１２の上には、キャップ層を形成してもよい。キャップ層を形成することによって、キャリア供給層１２の酸化や不純物の取り込みを防ぐことができる。キャップ層の材料は、例えば、ＧａＮが挙げられる。
【００５９】
また、キャリア供給層１２の上には、１０19／ｃｍ3程度のＳｉドーピングを行ったＧａＮからなるコンタクト層を形成してもよい。コンタクト層を形成することによって、キャリア供給層１２とソース電極２１およびドレイン電極２２との間で、容易にオーミック接合を形成することができる。
【００６０】
リセス部１３のレイアウトとして、図１Ｂを例示したが、他の形状でも構わない。例えば、図２（変形例１）および図３（変形例２）に示した形状でもよい。
【００６１】
リセス部１３のドレイン電極２２側の側面は、平面視における複数の屈曲部を連結して形成され、複数の前記屈曲部のなす角度は鈍角である。したがって、第１ゲート電極２３は、ドレイン電極２２側に対して屈曲した屈曲部であっても鈍角とすることにより、電界が集中されにくい構造となっているので、第１ゲート電極２３にかかる電界強度を低減できる。
【００６２】
図２は、図１Ａの矢符Ａ−Ａでの断面の変形例１を示す平面構造図である。平面視におけるリセス部１３のレイアウトの変形例１であり、リセス部１３は、屈曲部を連結して三角波状に形成されている。
【００６３】
また、リセス部１３のドレイン電極２２側の側面は、平面視における円弧を有する複数の弧状部を連結して形成されていてもよい（図７参照）。上記の形状であっても、変形例１と同様の効果が得られる。
【００６４】
図３は、図１Ａの矢符Ａ−Ａでの断面の変形例２を示す平面構造図である。平面視におけるリセス部１３のレイアウトの変形例２であり、リセス部１３は、弧状部を連結して正弦波状に形成されている。
【００６５】
次に、本実施の形態に係る電界効果トランジスタ１の製造方法について説明する。
【００６６】
基板１０の上に、膜厚２μｍのＧａＮからなるチャネル層１１と、膜厚３０ｎｍのＡｌＧａＮからなるキャリア供給層１２とを、有機金属ＣＶＤ（ＭＯＣＶＤ）により積層して成膜する。
【００６７】
次に、キャリア供給層１２の上に、膜厚２００ｎｍのソース電極２１とドレイン電極２２とを蒸着し、キャリア供給層１２に対してオーミック接合を形成する。ソース電極２１およびドレイン電極２２の間隔は、電界効果トランジスタ１の所望する性能に応じて調整される。ソース電極２１及びドレイン電極２２の製造方法は、特に限定されず、公知の方法を使用できる。
【００６８】
キャリア供給層１２の表面から３５ｎｍ掘り下げてリセス部１３を形成する。掘り下げる深さは、特に限定されず、適宜選択可能である。本実施の形態では、反応性イオンエッチング（ＲＩＥ）を行ってリセス部１３を形成したが、特に限定されず、公知の方法を使用できる。
【００６９】
リセス部１３の上に、膜厚２０ｎｍの第１絶縁層３１を公知の方法で形成する。第１ゲート電極２３とリセス部１３との間が絶縁されていれば、第１絶縁層３１は、比較的薄く形成されるのが望ましい。それは、第１絶縁層３１が厚くなると、電界効果トランジスタ１の閾値電圧が低くなり、ノーマリーオフで動作しなくなるからである。
【００７０】
第１絶縁層３１の上に、膜厚２００ｎｍの第１ゲート電極２３を蒸着等の公知の方法で形成する。このときに、第１ゲート電極２３ｄは、リセス部１３に充填される。
【００７１】
＜シミュレーション結果＞
ここで、図１１Ｂに示した従来例のようにリセス部が直線的に形成された場合と、図１Ｂ、図２および図３のように蛇行した形状に形成された場合とにおけるオン抵抗の値をシミュレーションして比較し、その結果を以下に示す。
【００７２】
図４ないし図７に基づいて、シミュレーションの条件を説明する。
【００７３】
図４は、図１１Ｂのソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。つまり、直線状に形成されたリセス部の場合である。図５は、図１Ｂのソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。つまり、実施の形態１のように台形状に形成されたリセス部の場合である。図６は、図２のソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。つまり、変形例１のように三角波状に形成されたリセス部の場合である。図７は、図３のソース電極−ドレイン電極間における主要な電流経路を平面で表した模式図である。つまり、変形例２のように正弦波状に形成されたリセス部の場合である。なお、図１Ｂ、図２、図３および図１１Ｂと同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。また、図４における２ＤＥＧ層１１５は、図５ないし図７における２ＤＥＧ層１５に相当し、図４におけるソース電極１２１は、図５ないし図７におけるソース電極２１に相当し、図４におけるドレイン電極１２２は、図５ないし図７におけるドレイン電極２１に相当する。
【００７４】
図４ないし図７における斜線の領域は、下部領域２５であって、下部領域２５以外の領域は、２ＤＥＧ層１５としてある。シミュレーションでは、下部領域２５における抵抗率は、２ＤＥＧ層１５の２０倍となるように設定した。なお、図４における下部領域２５は、ゲート電極１２３の底面に相当する部分である。
【００７５】
図４ないし図７の左端は、ソース電極２１端に相当し、図４ないし図７の右端は、ドレイン電極２２端に相当する。図５ないし図７には、補助線ＳＬ１と補助線ＳＬ２とが引いてあり、下部領域２５は、補助線ＳＬ１と補助線ＳＬ２との間で蛇行した形状としてある。図４において、下部領域２５は、一定の溝幅Ｌｇでチャネル幅方向Ｙに直線状に延長された形状である。図５ないし図７において、下部領域２５は、一定の溝幅Ｌｇでチャネル幅方向Ｙに延長されている。
【００７６】
図４ないし図７において、ソース電極２１とドレイン電極２２との間の距離を距離Ｌｓｄとし、ソース電極２１と補助線ＳＬ１との間の距離を距離Ｌｓｇとし、補助線ＳＬ２とドレイン電極２２との間の距離を距離Ｌｇｄとしている。なお、図４においては、下部領域２５のソース電極２１側の端が補助線ＳＬ１に相当し、下部領域２５のドレイン電極２２側の端が補助線ＳＬ２に相当する。図５ないし図７においては、下部領域２５は、チャネル幅方向Ｙに沿った周期的な形状とされている。
【００７７】
図５（実施の形態１）において、下部領域２５では、補助線ＳＬ１に沿う領域ＲＧ５１と、補助線ＳＬ１に対して傾斜角θで領域ＲＧ５１から補助線ＳＬ２に向かう領域ＲＧ５２と、補助線ＳＬ２に沿う領域ＲＧ５３と、補助線ＳＬ２に対して傾斜角θで領域ＲＧ５３から補助線ＳＬ１に向かう領域ＲＧ５４とで１周期が構成され、１周期のチャネル幅方向Ｙの長さを周期Ｌｗとされている。
【００７８】
領域ＲＧ５１および領域ＲＧ５３のチャネル幅方向Ｙの長さを距離Ｌ１とし、領域ＲＧ５２および領域ＲＧ５４のチャネル幅方向Ｙの長さを距離Ｌ２としてあり、距離Ｌ２は距離Ｌ１の２倍である。また、傾斜角θは６０度である。
【００７９】
図６（変形例１）において、下部領域２５では、ソース電極２１側に突出したくさび状の領域ＲＧ６１と、ドレイン電極２２側に突出したくさび状の領域ＲＧ６２とで１周期が構成され、１周期のチャネル幅方向Ｙの長さを周期Ｌｗとされている。
【００８０】
領域ＲＧ６１の先端は補助線ＳＬ１と接しており、領域ＲＧ６２の先端は補助線ＳＬ２と接している。領域ＲＧ６１の先端から伸びる境界線ＢＬ１は、補助線ＳＬ１に対して傾斜角φをなし、領域ＲＧ６２の先端から伸びる境界線ＢＬ２は、補助線ＳＬ２に対して傾斜角φをなす。
【００８１】
図６においては、傾斜角φを１０度から６０度（１０度間隔）までの形状についてシミュレーションを行った（図８参照）。
【００８２】
図７（変形例２）においては、下部領域２５では、ソース電極２１側に突出し半円弧状の領域ＲＧ７１と、ドレイン電極２２側に突出し半円弧状の領域ＲＧ７２とで１周期が構成され、１周期のチャネル幅方向Ｙの長さを周期Ｌｗとされている。
【００８３】
領域ＲＧ７１の先端は補助線ＳＬ１と接しており、領域ＲＧ７２の先端は補助線ＳＬ２と接している。領域ＲＧ７１および領域ＲＧ７２において、円弧の中心から溝幅Ｌｇの中央までの距離を半径ｒとし、半径ｒは０．５μｍである。
【００８４】
図４ないし図７において、距離Ｌｇは０．５μｍであり、距離Ｌｓｄは６μｍであり、距離Ｌｓｇは１μｍであり、周期Ｌｗは２μｍである。距離Ｌｇｄは、シミュレーションの条件によって変化する。
【００８５】
以上のシミュレーションの条件としたときに、ソース電極−ドレイン電極間における周期Ｌｗあたりのオン抵抗の値と、周期Ｌｗに対応する境界の長さとを計算した。
【００８６】
図８は、シミュレーションで得られた抵抗値の特性図表である。なお、それぞれの抵抗値は、図４における抵抗値を１として規格化してあり、境界の長さは、図４における境界の長さを１として規格化してある。
【００８７】
図５の形状においては、境界の長さは１．６６７であり、抵抗値は０．９２７であった。図６の形状において、傾斜角φが１０度のとき、境界の長さは１．０１５であり、抵抗値は０．９９１であった。傾斜角φが６０度のとき、境界の長さは２．０００であり、抵抗値は０．８５９であった。傾斜角φが大きくなるにつれて、境界の長さは増大され、抵抗値は低減された。図７の形状においては、境界の長さは１．５７１であり、抵抗値は０．９０９であった。
【００８８】
図８から、図５ないし図７のいずれの形状においても、オン抵抗が低減されていることがわかる。また、図６の形状では、傾斜角φが大きくなるほど、オン抵抗は低減されている。
【００８９】
＜実施の形態２＞
図９Ａないし図９Ｃに基づいて、本発明の実施の形態２に係る電界効果トランジスタについて説明する。なお、実施の形態１と同様の機能を有する構成要素については同じ符号を付し、その説明を省略する。
【００９０】
図９Ａは、本発明の実施の形態２に係る電界効果トランジスタの断面図である。図９Ｂは、図９Ａの矢符Ｂ−Ｂでの断面を示す電界効果トランジスタの平面構造図である。図９Ｃは、図９Ａに示した電界効果トランジスタの平面図である。なお、ハッチングは図の見易さを考慮して省略するが、主要部（第１ゲート電極２３、第２ゲート電極２４）にはハッチングを入れてある。
【００９１】
本実施の形態に係る電界効果トランジスタ２は、基板１０の上に形成されたチャネル層１１と、チャネル層１１の上に形成され、チャネル層１１とヘテロ接合を構成するキャリア供給層１２と、キャリア供給層１２の表面から掘り下げて形成されたリセス部１３と、リセス部１３に沿って形成された第１絶縁層３１と、第１絶縁層３１の上に形成された第１ゲート電極２３と、キャリア供給層１２の上であって、リセス部１３に対してチャネル長方向の一方側に形成されたソース電極２１と、キャリア供給層１２の上であって、リセス部１３に対してチャネル長方向の他方側に形成されたドレイン電極２２とを備える。
【００９２】
リセス部１３は、ソース電極２１とドレイン電極２２とが平面視で平行に対向するチャネル長の範囲内において、蛇行しながらチャネル長方向と交差する方向に延長されている。
【００９３】
本実施の形態に係る電界効果トランジスタ２は、キャリア供給層１２の上に形成された第２絶縁層３２と、第１ゲート電極２３の上に形成された第２ゲート電極２４とを備える。第２ゲート電極２４は、第１ゲート電極２３よりもドレイン電極２２側に突出した形状である。したがって、第２ゲート電極２４を形成することにより、第１ゲート電極２３の下部に集中する電界を第２ゲート電極２４に分散して、第１ゲート電極２３の下部にかかる電界集中を緩和できる。
【００９４】
第２ゲート電極２４のドレイン電極２２側の側面は、平面視でドレイン電極２２と平行に対向した形状である。したがって、第２ゲート電極２４は、ドレイン電極２２に対して平行に対向させることにより、電界が集中されにくい構造となっていることから、第２ゲート電極２４にかかる電界強度を低減できる。
【００９５】
第２絶縁層３２は、膜厚２００ｎｍのＳｉＮで形成されている。なお、第２絶縁層３２に用いられる材料は、絶縁性を有する物質であればよく、例えば、ＳｉＯ2、Ａｌ2Ｏ3、ＨｆＯXまたはＡｌＮなどが挙げられる。また、第２ゲート電極２４に集中する電界強度を低減するために、第２絶縁層３２は、誘電率の高い材料を用いることが望ましい。
【００９６】
第２ゲート電極２４は、膜厚２００ｎｍのＡｕで形成されている。なお、第２ゲート電極２４に用いられる材料は、導電性を示す金属であり、第１ゲート電極２３および第２絶縁層３２との密着性があればよい。また、第１絶縁層３１と第２絶縁層３２とを形成した後、第１ゲート電極２３と第２ゲート電極２４とを連続して形成してもよい。
【００９７】
また、本実施の形態において、第１絶縁層３１は、第１ゲート電極２３の近傍にのみ形成されていても構わない。その場合、第２ゲート電極２４とキャリア供給層１２とは、第２絶縁層３２によって絶縁される。
【００９８】
以上のように、本発明を実施するための形態に関して説明したが、本発明は上述した実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【００９９】
１、２ 電界効果トランジスタ
１０、１１０ 基板
１１、１１１ チャネル層
１２、１１２ キャリア供給層
１３、１１３ リセス部
１５、１１５ ２ＤＥＧ層
２１、１２１ ソース電極
２２、１２２ ドレイン電極
２３、２３ｄ、１２３ 第１ゲート電極
２３ａ 電界緩和部
２４ 第２ゲート電極
２５ 下部領域
３１ 第１絶縁層
３１ａ 表面絶縁部
３２ 第２絶縁層
１３１ 絶縁膜
【特許請求の範囲】
【請求項１】
基板の上に形成されたチャネル層と、
前記チャネル層の上に形成され、前記チャネル層とヘテロ接合を構成するキャリア供給層と、
前記キャリア供給層の表面から掘り下げて形成されたリセス部と、
前記リセス部に沿って形成された第１絶縁層と、
前記第１絶縁層の上に形成された第１ゲート電極と、
前記キャリア供給層の上であって、前記リセス部に対してチャネル長方向の一方側に形成されたソース電極と、
前記キャリア供給層の上であって、前記リセス部に対して前記チャネル長方向の他方側に形成されたドレイン電極とを備えた電界効果トランジスタであって、
前記リセス部は、前記ソース電極と前記ドレイン電極とが平面視で平行に対向する前記チャネル長の範囲内において、蛇行しながら前記チャネル長方向と交差する方向に延長されていること
を特徴とする電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタであって、
前記リセス部は、前記チャネル層まで掘り下げて形成されていること
を特徴とする電界効果トランジスタ。
【請求項３】
請求項１から請求項２までのいずれか一つに記載の電界効果トランジスタであって、
前記リセス部は、平面視において一定幅で延長されていること
を特徴とする電界効果トランジスタ。
【請求項４】
請求項１から請求項３までのいずれか一つに記載の電界効果トランジスタであって、
前記リセス部の前記ドレイン電極側の側面は、平面視における複数の屈曲部を連結して形成され、
複数の前記屈曲部のなす角度は、鈍角であること
を特徴とする電界効果トランジスタ。
【請求項５】
請求項１から請求項３までのいずれか一つに記載の電界効果トランジスタであって、
前記リセス部の前記ドレイン電極側の側面は、平面視における円弧を有する複数の弧状部を連結して形成されていること
を特徴とする電界効果トランジスタ。
【請求項６】
請求項１から請求項５までのいずれか一つに記載の電界効果トランジスタであって、
前記第１絶縁層は、前記キャリア供給層の上に延長して形成された表面絶縁部を備え、
前記第１ゲート電極は、前記表面絶縁部の上に形成された電界緩和部を備え、
前記電界緩和部の前記ドレイン電極側の側面は、平面視で前記ドレイン電極と平行に対向した形状であること
を特徴とする電界効果トランジスタ。
【請求項７】
請求項１から請求項６までのいずれか一つに記載の電界効果トランジスタであって、
前記キャリア供給層の上に形成された第２絶縁層と、
前記第１ゲート電極の上に形成された第２ゲート電極とを備え、
前記第２ゲート電極は、前記第１ゲート電極よりも前記ドレイン電極側に突出した形状であること
を特徴とする電界効果トランジスタ。
【請求項８】
請求項７に記載の電界効果トランジスタであって、
前記第２ゲート電極の前記ドレイン電極側の側面は、平面視で前記ドレイン電極と平行に対向した形状であること
を特徴とする電界効果トランジスタ。
【請求項９】
請求項１から請求項８までのいずれか一つに記載の電界効果トランジスタであって、
前記チャネル層は、ＧａＮで形成され、前記キャリア供給層は、ＡｌＧａＮで形成されていること
を特徴とする電界効果トランジスタ。
【請求項１０】
請求項１から請求項９までのいずれか一つに記載の電界効果トランジスタであって、
前記第１ゲート電極は、前記リセス部を充填して形成されていること
を特徴とする電界効果トランジスタ。
【請求項１】
基板の上に形成されたチャネル層と、
前記チャネル層の上に形成され、前記チャネル層とヘテロ接合を構成するキャリア供給層と、
前記キャリア供給層の表面から掘り下げて形成されたリセス部と、
前記リセス部に沿って形成された第１絶縁層と、
前記第１絶縁層の上に形成された第１ゲート電極と、
前記キャリア供給層の上であって、前記リセス部に対してチャネル長方向の一方側に形成されたソース電極と、
前記キャリア供給層の上であって、前記リセス部に対して前記チャネル長方向の他方側に形成されたドレイン電極とを備えた電界効果トランジスタであって、
前記リセス部は、前記ソース電極と前記ドレイン電極とが平面視で平行に対向する前記チャネル長の範囲内において、蛇行しながら前記チャネル長方向と交差する方向に延長されていること
を特徴とする電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタであって、
前記リセス部は、前記チャネル層まで掘り下げて形成されていること
を特徴とする電界効果トランジスタ。
【請求項３】
請求項１から請求項２までのいずれか一つに記載の電界効果トランジスタであって、
前記リセス部は、平面視において一定幅で延長されていること
を特徴とする電界効果トランジスタ。
【請求項４】
請求項１から請求項３までのいずれか一つに記載の電界効果トランジスタであって、
前記リセス部の前記ドレイン電極側の側面は、平面視における複数の屈曲部を連結して形成され、
複数の前記屈曲部のなす角度は、鈍角であること
を特徴とする電界効果トランジスタ。
【請求項５】
請求項１から請求項３までのいずれか一つに記載の電界効果トランジスタであって、
前記リセス部の前記ドレイン電極側の側面は、平面視における円弧を有する複数の弧状部を連結して形成されていること
を特徴とする電界効果トランジスタ。
【請求項６】
請求項１から請求項５までのいずれか一つに記載の電界効果トランジスタであって、
前記第１絶縁層は、前記キャリア供給層の上に延長して形成された表面絶縁部を備え、
前記第１ゲート電極は、前記表面絶縁部の上に形成された電界緩和部を備え、
前記電界緩和部の前記ドレイン電極側の側面は、平面視で前記ドレイン電極と平行に対向した形状であること
を特徴とする電界効果トランジスタ。
【請求項７】
請求項１から請求項６までのいずれか一つに記載の電界効果トランジスタであって、
前記キャリア供給層の上に形成された第２絶縁層と、
前記第１ゲート電極の上に形成された第２ゲート電極とを備え、
前記第２ゲート電極は、前記第１ゲート電極よりも前記ドレイン電極側に突出した形状であること
を特徴とする電界効果トランジスタ。
【請求項８】
請求項７に記載の電界効果トランジスタであって、
前記第２ゲート電極の前記ドレイン電極側の側面は、平面視で前記ドレイン電極と平行に対向した形状であること
を特徴とする電界効果トランジスタ。
【請求項９】
請求項１から請求項８までのいずれか一つに記載の電界効果トランジスタであって、
前記チャネル層は、ＧａＮで形成され、前記キャリア供給層は、ＡｌＧａＮで形成されていること
を特徴とする電界効果トランジスタ。
【請求項１０】
請求項１から請求項９までのいずれか一つに記載の電界効果トランジスタであって、
前記第１ゲート電極は、前記リセス部を充填して形成されていること
を特徴とする電界効果トランジスタ。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１Ｂ】
【図１Ｃ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【公開番号】特開２０１１−１２４２８２（Ｐ２０１１−１２４２８２Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２７８７２７（Ｐ２００９−２７８７２７）
【出願日】平成２１年１２月８日（２００９．１２．８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月８日（２００９．１２．８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]