説明

Fターム[5F102GV09]の内容

接合型電界効果トランジスタ (42,929) | その他の構造 (2,409) | 表面保護膜を形成したもの (2,097) | ネイティブオキサイド(表面酸化膜) (143)

Fターム[5F102GV09]に分類される特許

141 - 143 / 143


【課題】HEMT性能を向上させる。
【解決手段】
本発明は、ヘテロ構造上で、若干のHEMTトランジスタを製造する方法と同様に、MOCVDを用いてSiN層をいささかも除去することなく、表面に接点を蒸着させることにより、構造の冷却および反応器からの試料の取り出しに先立ち、高温で成長が起こる反応器内で、最上部AlGaN層上の表面を薄いSiN層で覆うことにより、より高性能(出力)を伴い、有機金属気相成長法により成長させられた、HEMT、MOSHFET、MISHFET素子、またはMESFET素子のような、III族−N電界効果素子を製造するための新規な方法を解説している。本発明は素子も解説している。 (もっと読む)


ソース電極およびドレイン電極が半導体層に接触した、基板上の複数の活性半導体層を備えるトランジスタ。ゲートが、ソース電極とドレイン電極との間に、複数の半導体層上に形成される。複数のフィールドプレートが、半導体層上に配置され、各フィールドプレートは、ゲートのエッジからドレイン電極に向かって延び、また各フィールドプレートは、前記半導体層から、また他のフィールドプレートから分離される。最上部のフィールドプレートは、ソース電極に電気的に接続され、他のフィールドプレートは、ゲートまたはソース電極に電気的に接続される。
(もっと読む)


本発明に係る電界効果トランジスタは、基板(12)上に連続的に形成されるバッファ及びチャネル層(16)を備える。ソース電極(18)、ドレイン電極(20)、並びに、ソース及びドレイン電極間にあるゲート(22)はすべて、チャネル層に電気的に接続して形成される。スペーサ層(26)は、前記ゲートと前記ドレイン電極との間にあるチャネル層の表面の少なくとも一部の上に形成され、フィールドプレート(30)は、前記ゲート及びチャネル層から絶縁されるスペーサ層上に形成される。フィールドプレート(30)は、少なくとも1つの導電性パスによってソース電極に電気的に接続され、金属半導体電界効果トランジスタ内におけるピーク操作電界を低減する。
(もっと読む)


141 - 143 / 143