【課題】 非極性面を主面としたIII族窒化物半導体を用いて、積層欠陥の密度が小さい電界効果トランジスタを提供すること。
【解決手段】 非極性面を主面とする基板２の主面からチャネル層４を成長させ、このチャネル層４上にさらに電子閉じ込め層５を成長させることによって、基板２の一方側に窒化物半導体積層構造部３を形成する。チャネル層４および電子閉じ込め層５を成長させるとき、これらを構成するIII族窒化物半導体の格子定数が一致するように、これらのIII族原子のモル分率を適切な値に定める。これにより、チャネル層４上に、チャネル層４とのｃ軸方向における格子定数が一致する格子整合系の電子閉じ込め層５を形成する。 （もっと読む）

【課題】コストの低減と回路の小型化を図ることができるＧａＮ系電界効果トランジスタを提供する。
【解決手段】デプレッション型ＧａＮ系電界効果トランジスタ１０は、ゲート電極２５と直列に接続されたコンデンサ４０を備える。このコンデンサ４０は、ゲート電極２５の上に形成された絶縁膜２９とこの絶縁膜２９上に形成された第２のゲート電極４１とで構成される。また、ショットキー電極であるゲート電極２５とオーミック電極であるソース電極２６とでダイオード（ショットキーダイオード）Ｄ１が構成される。コンデンサ４０とダイオードＤ１を有する電界効果トランジスタ１０を駆動する回路には、外付けのコンデンサが不要になるので、コストの低減と駆動回路の小型化が可能になる。 （もっと読む）

【課題】III族窒化物半導体を有する半導体素子の耐圧を高くすること。
【解決手段】半導体素子は、ＡｌＧａＮで構成された第１層３２と、ＧａＮで構成された第２層４２と、ゲート電極３４と、ソース電極３８と、ドレイン電極２８を有する。第１層３２は、ゲート電極３４と第２層４２の間に形成された領域３２ａを有する。第１層３２と第２層４２の境界部２４付近にチャネルが形成される。第２層４２の導電型はｐ型であり、ｐ型不純物であるＭｇがドーピングされている。第２層４２は、ソース電極３８に接している。 （もっと読む）

【課題】 電流コラプスの抑制と高耐圧化が実現できると共に、微結晶構造の窒化物半導体層を緩やかに傾斜した形状に形成し、電界集中を緩和することができる窒化物半導体装置の製造方法を提供する。
【解決手段】 アルミニウムを含まない高絶縁性の第２の窒化物半導体層に形成した側壁が斜めに傾斜した凹部内に、ゲート電極を形成する。側壁が斜めの凹部は、第２の窒化物半導体装置の成長温度を徐々に低くしながら成長させ、その後、成長温度に応じてエッチングレートが異なるエッチング液を使用してエッチングして形成する。 （もっと読む）

【課題】ソース／ドレイン電極の下側のポテンシャル障壁を低くすることにより、寄生抵抗の増大を防止することを目的とする。
【解決手段】本発明に係るヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３０と、チャネル層３０上にスペーサ層４０を介して形成されたバリア層５０を備える。そして、バリア層５０上に形成されたゲート電極８０と、バリア層５０上に、ゲート電極８０を挟んで形成されたソース／ドレイン電極７０とを備える。スペーサ層４０は、ゲート電極８０の下側の領域に形成され、チャネル層３０およびバリア層５０のいずれよりもバンドギャップが大きい第１のスペーサ層４１を備える。そして、スペーサ層４０は、ソース／ドレイン電極７０の下側の領域に形成され、第１のスペーサ層４１よりもバンドギャップが小さい第２のスペーサ層４２を備える。 （もっと読む）

【課題】シートキャリア濃度を向上させると共に、シートキャリア濃度の向上効果を有効に利用する電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、基板１１の上に形成された第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された結晶性の窒化シリコンからなる第１の絶縁膜１５と、第１の絶縁膜１５の上に形成された第２の絶縁膜１６とを備えている。第２の絶縁膜１６の上には、ゲート電極２１が形成されている。ゲート電極２１の両側方にはソース電極２２及びドレイン電極２２が形成されている。 （もっと読む）

【課題】 窒化物半導体層に形成されるゲート電極のリーク電流を低減し、窒化物半導体層内での衝突イオン化を抑制することにより高耐圧化を実現し、同時に電流コラプスを抑制することができる窒化物半導体装置を提供する。
【解決手段】 基板上に、第１の窒化物半導体層と、アルミニウムを含まない微結晶構造の第２の窒化物半導体層とを備え、ゲート電極は、第２の窒化物半導体層の一部を切り欠き形成された凹部内に露出する前記第１の窒化物半導体層あるいはわずかに残した第２の窒化物半導体層にショットキ接触し、ドレイン側に延出するフィールドプレート部を備える。 （もっと読む）

【課題】 本発明が解決しようとする課題は、ヘテロ接合構造に形成されたチャンネル内の電子が加速された場合に、容易に表面準位にトラップされないようにすることである。またトラップされた電子が容易に戻れるようにすることである。
【解決手段】 ドレインとゲートの間又はゲートとソースの間の半導体表面に、Ｉｎ及びＮ並びに、Ａｌ及び／又はＧａを含有し、格子定数がＧａＮ結晶よりも大きいキャップ層を有する、ＧａＮをチャネル層とする窒化物半導体トランジスタである。 （もっと読む）

本発明は、第１および第２メインコンタクト（７）、例えば、ソースおよびドレインコンタクトと、制御コンタクト、例えば、ゲートコンタクト（１０ａ）とを備えたＩＩＩ−Ｖ族ＣＭＯＳデバイスの製造方法に関する。該方法は、ダマシンプロセスを用いて制御コンタクト（１０ａ）を設けることを少なくとも含む。こうして２０ｎｍ〜５μｍの長さおよびショットキー挙動を持つ制御コンタクト（１０ａ）が得られる。Ｃｕなどの低抵抗材料の使用によりゲート抵抗を減少させることができ、ＩＩＩ−Ｖ族ＣＭＯＳデバイスの高周波性能を改善できる。
（もっと読む）

【課題】ｉｎ−ｓｉｔｕプロセスで作製可能なノーマリオフ型のIII族窒化物系半導体トランジスタを提供する。
【解決手段】ノーマリオフ型のIII族窒化物系半導体トランジスタ１１では、第１のバリア層１５は、窒化ガリウム系半導体層１３上に設けられ、またＡｌ_Ｘ１Ｉｎ_Ｙ１Ｇａ_{１−Ｘ１−Ｙ１}Ｎ（０＜Ｘ１≦１、０≦Ｙ１≦１）からなる。第１のバリア層１５の主面１５ａは、第１および第２のエリア１５ｂ、１５ｃを含む。ゲート電極１９が第１のバリア層１５の第２のエリア１５ｃ上に設けられている。窒化ガリウム系半導体層１３と第１のバリア層１５とは、二次元電子ガスのためのヘテロ接合２１を形成する。第２のバリア層１７は、第１のバリア層１５の第１のエリア１５ｃ上に設けられており、またＡｌ_Ｘ２Ｉｎ_Ｙ２Ｇａ_{１−Ｘ２−Ｙ２}Ｎ（０＜Ｘ１＜Ｘ２≦１、０≦Ｙ２≦１）からなる。 （もっと読む）

【課題】ゲート電極と各ソース／ドレイン電極間に有限の間隔が存在するため、寄生抵抗が発生する。
【解決手段】バリア層４の内で第１及び第２高濃度ｎ型不純物領域６Ａ，６Ｂ間の領域４Ａ全体の表面上に、ＡｌＧａＯから成る絶縁膜８が全面的に形成されている。更に、絶縁膜８の表面上に、ゲート電極９が全面的に形成されている。本構造によって、ゲート電極９と第１及び第２高濃度ｎ型不純物領域６Ａ，６Ｂないしは第１及び第２ソース／ドレイン電極７Ａ，７Ｂとが直接に接触することはない。 （もっと読む）

【課題】利得を高くしかつゲートリーク電流を小さくする。
【解決手段】チャネル層半導体１１上に障壁層半導体１２を形成し、障壁層半導体１２に凹部１３を設け、凹部１３内にゲート絶縁膜１４を形成し、ゲート絶縁膜１４上にゲート電極１５を形成し、ゲート絶縁膜１４の誘電率をεi、障壁層半導体１２の誘電率をεsとし、ゲート電極１５の下方の障壁層半導体１２の膜厚をｄsg、それ以外の障壁層半導体１２の膜厚をｄs、ゲート絶縁膜１４の膜厚をｄiとしたとき、ｄi／εi＋ｄsg／εs≦ｄs／εsまたはｄi／εi＋ｄsg／εs≦２(ｄs／εs)とする。 （もっと読む）

【課題】本発明は、高出力化及び高耐圧化が可能なヘテロ接合電界効果型トランジスタの半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明は、基板上に形成されたＡｌの組成比ｘ（０＜ｘ＜１）とするＡｌ_xＧａ_1-xＮのチャネル層３と、チャネル層３上に形成されたＡｌの組成比ｙ（０＜ｙ≦１）とするＡｌ_yＧａ_1-yＮのバリア層４と、バリア層４上に形成されたソース／ドレイン電極６及びゲート電極７とを備えるヘテロ接合電界効果型トランジスタの半導体装置であって、組成比ｙは、組成比ｘより大きい。 （もっと読む）

【課題】耐圧を向上させかつドリフト層と基板との接触抵抗を低減すること。
【解決手段】本発明は、導電性の基板１０と、基板１０上に離間して設けられＡｌを含有する窒化物半導体層１２と、窒化物半導体層１２及び基板１０と直接接して設けられ導電性の窒化物半導体からなるバッファ層１４と、バッファ層１４上に設けられ、バッファ層１４及び基板１０よりキャリア濃度が低いドリフト層１６と、ドリフト層１６上に設けられた第１電極３２と、基板１０に接続された第２電極３６と、第１電極３２と第２電極３６との間に流れる電流を制御する制御電極３４と、を具備することを特徴とする半導体装置である。 （もっと読む）

【課題】ＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）およびその作製方法を提供すること。
【解決手段】キャップ層がその上に提供されるバリア層から離れたキャップ層の表面近くに高アルミニウム濃度を有する、不均一なアルミニウム濃度のＡｌＧａＮベースのキャップ層を含む、高電子移動度トランジスタが提供される。キャップ層がその上に提供されるバリア層から離れたキャップ層の表面近くにドープ領域を有するキャップ層を含む、高電子移動度トランジスタが提供される。ワイドバンドギャップ半導体デバイスのための黒鉛状ＢＮ不動態化構造が提供される。ＩＩＩ族窒化物半導体デバイスのためのＳｉＣ不動態化構造が提供される。不動態化構造の酸素アニールもまた提供される。リセスのないオーミックコンタクトもまた提供される。 （もっと読む）

【課題】 バックオフ領域で動作しているときの利得を抑制することができ、ピーク増幅器に好ましく適用され得る化合物半導体装置を提供する。
【解決手段】 化合物半導体材料からなる下側電子走行層(3)の上に、ｎ型にドーピングされ、下側電子走行層よりも電子親和力の小さな化合物半導体材料からなる下側電子供給層(4)が配置されている。下側電子供給層の上に、該下側電子供給層よりもドーピング濃度が低いか、またはノンドープの化合物半導体材料からなる上側電子走行層(5)が配置されている。上側電子走行層の上に、該上側電子走行層よりも電子親和力の小さなｎ型化合物半導体材料からなる上側電子供給層(7)が配置されている。上側電子供給層の上に、相互に離隔して配置され、下側電子走行層及び上側電子走行層にオーミックに接続されるソース電極及びドレイン電極が配置されている。ソース電極とドレイン電極との間の、上側電子供給層の上に、ゲート電極が配置されている。 （もっと読む）

【課題】素子形成された複数の半導体層を積層し、集積可能な素子数を飛躍的に高めることができる積層型半導体集積装置を提供する。
【解決手段】本発明に係る積層型半導体集積装置は、基板上に直接、または緩衝層を介して積層されたＧａＮ層と、前記ＧａＮ層の表面近傍に形成された複数のトランジスタと、前記トランジスタの表面及び側面を被覆する酸化膜または窒化膜と、前記酸化膜または窒化膜を含む前記ＧａＮ層上に、ＥＬＯによって積層されたＡｌＧａＮ層と、を集積すべきトランジスタの数量に応じて繰り返し積層して形成される。 （もっと読む）

その底部孔口よりも幅が広い最上部孔口を有するゲートウェルを備えるパッシベーション体を含むＩＩＩ族窒化物ヘテロ接合パワー半導体素子、およびその製造方法。
（もっと読む）

【課題】絶縁ゲート構造のＧａＮ−ＨＥＭＴ等において、下地の結晶と格子定数・熱膨張係数の異なる結晶薄膜のＡｌＮ膜等をゲート絶縁膜として用いた時に、表面形状の劣化が生じることを防止する。
【解決手段】バリア層又は電子供給層（３３）とこのバリア層又は電子供給層（３３）に隣接するチャネル層（３２）とのヘテロ構造上に、結晶薄膜のゲート絶縁膜（３４）が設けられた絶縁ゲート構造のＧａＮ−ＨＥＭＴ等において、下地のバリア層又は電子供給層（３３）と同じか、あるいは同様な格子定数又は熱膨張係数を有するキャップ層（３５）をゲート絶縁膜（３４）上に形成している。そのため、応力がゲート絶縁膜（３４）の上下で平均化され、これによって表面形状の改善や、及びその結果得られる電気特性の改善を向上出来る。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース、ドレイン、およびゲートを含む。第１のスペーサ層が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層が、活性領域の上方でドレインとゲートの間にある。第１のスペーサ層上の第１のフィールドプレート、及び第２のスペーサ層上の第２のフィールドプレートが、ゲートに接続される。第３のスペーサ層が、第１のスペーサ層、第２のスペーサ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、第３のフィールドプレートが、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）