【課題】書込み速度の向上と、かつ読出しディスターブの抑制を両立させることが可能な半導体記憶装置を提供する。
【解決手段】半導体層上に電荷蓄積膜とゲート電極１０５を形成し、ゲート電極１０５の下部に形成されたチャネル領域の両側の半導体層に２つの第１導電型の拡散領域Ａ及びＢを形成する。チャネル領域は、一方の拡散領域Ａが接する側のチャネル幅Ｗａよりも他方の拡散領域Ｂが接する側のチャネル幅Ｗｂの方が大きく形成される。記憶動作時には一方の拡散領域Ａへ他方の拡散領域Ｂよりも高い電圧を印加し、読出し時には他方の拡散領域Ｂへ一方の拡散領域Ａよりも高い電圧を印加する。 （もっと読む）

【課題】デバイス間バラツキや誤動作が起こりにくく信頼性の高い、かつ消費電力が抑えられた不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、絶縁体上に形成された第１導電型の半導体層１００と、半導体層１００上に形成された電荷蓄積機能を有する電荷蓄積膜１０３及び電荷蓄積膜１０３上に形成されたゲート電極１０５ａと、ゲート電極１０５ａの下方の半導体層１００に形成されたチャネル領域１０８と、チャネル領域１０８の両側に、半導体層１００内に形成された第２導電型の拡散領域１０６，１０７と、半導体層１００を延長して形成した第１導電型のボディコンタクト領域１０９と、延長した半導体層１００上にゲート電極１０５ａを延長し、ボディコンタクト領域１０９と、チャネル領域１０８の両側の拡散領域１０６，１０７を分離するゲート電極引き出し部１０５ｂとを備える。 （もっと読む）

【課題】不揮発性メモリと画素ＴＦＴが同一基板上に併設されており、かつ高信頼性とされた液晶装置を提供する。
【解決手段】本発明の電気光学装置は、画素部と、これを駆動させる駆動回路と、不揮発性メモリと、を備えた電気光学装置である。画素部及び前記駆動回路の少なくとも一方におけるスイッチング素子は、不揮発性メモリとともに基板１０Ａ上に形成されている。スイッチング素子のゲート絶縁膜は、第１絶縁膜３５と第２絶縁膜３６と第３絶縁膜３８との積層構造からなっており、不揮発性メモリは、第２絶縁膜３６を介して半導体層３３上に設けられたフローティングゲート電極３７と、第３絶縁膜３８を介してフローティングゲート電極３７上に設けられたコントロールゲート電極３９Ａと、を有するメモリセル１１０ａを備えている。 （もっと読む）

【課題】 素子特性に影響を与えずに、トンネル絶縁膜の端部におけるバーズビーク酸化を防げる半導体装置を提供すること。
【解決手段】 半導体装置は、シリコン基板１１と、周囲がシリコン基板１１の表面に形成された素子分離溝１６により囲まれた活性領域と、前記活性領域上に順次設けられたトンネル絶縁膜１２、電荷蓄積層１３、電極間絶縁膜２１および制御ゲート電極２２を含む不揮発性メモリセルと、素子分離溝１６内を埋め込み、トンネル絶縁膜１２の側面を覆うために、上面がトンネル絶縁膜１２の上面よりも高くなっている素子分離絶縁膜２０と、素子分離溝１６の底面および側面に沿って設けられ、かつ、前記底面および前記側面とは素子分離絶縁膜２０によって隔てられた、シリコン膜１８’を含むライナー膜とを備えている。 （もっと読む）

【課題】導波損失を抑え、光導波路からの光を効率的にトランジスタ部のチャネルボディに導くことができるようにする。
【解決手段】半導体基板１１上に絶縁膜１２を介して形成され、部分的に肉厚とされたリッジ構造部分を有する半導体層と、リッジ構造部分の長手方向の一部の領域によって構成され、その長手方向が光の経路とされた光導波路と、光導波路の経路上においてリッジ構造部分の長手方向の他の一部の領域を用いて構成されたトランジスタ部とを備える。トランジスタ部のチャネルボディ１６を、リッジ構造部分の長手方向の他の一部の領域を用いて、光導波路に対して連続的に形成する。また、チャネルボディ１６の両側面に光導波路に対して連続的に形成された側壁部１５Ｃを形成する。半導体層におけるリッジ構造部分よりも薄い膜厚とされた領域であって、チャネルボディに隣接する領域にドレイン領域１５Ａとソース領域１５Ｂとを形成する。 （もっと読む）

【課題】屋内外、または海上において場所を選ばず、必要な生体の表面を必要なタイミングで暖め、且つ、低温やけどを生じさせない装置を提供する。
【解決手段】プラスチック、または繊維体を含むシート上に非接触で電力を受け取ることのできる回路と、発熱回路と、該発熱回路の温度を制御する回路とを有する発熱機能を有するシートを作製する。使用者の身体の一部上に上記シートを配置し、無線信号を送信するバッテリー内蔵の発信装置を携帯する。シートを装着した使用者は、屋内外において発信装置から無線信号を発信させることによってシート上の発熱回路の加熱を行い、その熱を使用者の皮膚に伝導させることが可能である。また、発熱回路の温度を制御する回路により自動で温度制御ができる。 （もっと読む）

【課題】外部からの局所的押圧による非破壊の信頼性が高い半導体装置を、少ない作製工程及び作製コストで作製することを課題とする。
【解決手段】剥離層と、薄膜トランジスタを含む半導体素子層を形成し、前記半導体素子層と電気的に接続される導電性樹脂を形成し、前記半導体素子層及び前記導電性樹脂上に、繊維体及び有機樹脂層を含む第１の封止層を形成し、前記封止層、前記半導体素子層及び前記剥離層に溝を形成し、前記溝に液体を滴下し、前記剥離層と前記半導体素子層を物理的手段により剥離し、前記導電性樹脂上の前記封止層を除去して開口部を形成し、前記封止層及び前記半導体素子層を、チップに分断し、基材上に形成されたアンテナに前記チップを貼り合わせ、前記アンテナ及び前記チップを覆って、繊維体及び有機樹脂層を含む第２の封止層を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】完全空乏化型のトランジスタ特性を維持しつつ、良好なＳ値と大きなドレイン電流が得られる縦型ＳＧＴ構造を有する半導体装置を提供する。
【解決手段】本発明の半導体装置は、完全空乏化が可能な太さに形成された複数の半導体の基柱５と、複数の基柱５の各々の外周面に設けられたゲート絶縁膜１０と、複数の基柱５の隙間を埋めて複数の基柱５の各々の外周面を覆うゲート電極１１と、を備えていることを特徴とする。 （もっと読む）

【課題】外部からの局所的押圧による非破壊の信頼性が高く、かつアンテナと素子の重なり部分の凹凸を低減された半導体装置を得ることを課題とする。
【解決手段】薄膜トランジスタを有する半導体素子層と、前記半導体素子層に電気的に接続する導電性樹脂と、前記半導体素子層及び前記導電性樹脂を覆い、繊維体に有機樹脂が含浸され、厚さが１０μｍ以上１００μｍ以下である封止層とを有するチップと、凹部を有し、前記導電性樹脂を介して前記半導体素子層と電気的に接続されるアンテナとを有し、前記チップは前記凹部の内部に埋め込まれ、前記チップの厚さと前記凹部の深さは同じである半導体装置に関する。 （もっと読む）

【課題】大面積化を可能とし、生産性を向上させることができるＳＯＩ基板の作製方法を提供する。
【解決手段】複数の単結晶半導体基板を配列させた後、配列されたままの状態の複数の単結晶半導体基板に一のベース基板を重ね合わせることで、一のベース基板と該複数の単結晶半導体基板とを貼り合わせる。そして、複数の各単結晶半導体基板を分割することで、ベース基板上に複数の単結晶半導体層を形成する。なお、複数の単結晶半導体基板を配列させて一時的に収容するための容器（トレイ）を用意し、複数の単結晶半導体基板をトレイ内に配列させたまま、上記貼り合わせを行う。次に、複数の単結晶半導体層内に存在する結晶欠陥を低減させるために、複数の単結晶半導体層にレーザビームを照射するが、レーザビームの照射前或いは照射後に、複数の単結晶半導体層をエッチングにより薄膜化する。 （もっと読む）

【課題】高速な書込み及び消去動作を比較的低電圧で行い、かつ書換え劣化を抑えることで、メモリウインドウが大きく信頼性の高いメモリ素子を、低コストで提供する。
【解決手段】メモリ素子は、絶縁基板上に設けられた半導体層と、Ｐ型の導電型を有する第１の拡散層領域及び第２の拡散層領域と、第１の拡散層領域と第２の拡散層領域との間のチャネル領域を覆い、チャネル領域より電荷を注入され得る電荷蓄積膜と、電荷蓄積膜をはさんでチャネル領域とは反対側に位置するゲート電極とを有する。 （もっと読む）

【課題】電界効果トランジスタのオン電流を小さくすることなく、微細化を実現することのできる技術を提供する。
【解決手段】半導体基板の主面に素子分離領域２によって周囲を規定された活性領域３が配置され、この活性領域３は、周辺部３ａに凹状の段差３ｃを有する断面形状となっており、活性領域３の周辺部３ａの半導体基板の上面は、活性領域３の中央部３ｂの平坦な半導体基板の上面よりも低く形成されている。活性領域３の周辺部３ａに凹状の段差３ｃを設けることにより、この活性領域３に形成されるＭＩＳ・ＦＥＴの実質的なゲート幅を増加させて、ＭＩＳ・ＦＥＴのドレイン電流を増加させる。 （もっと読む）

【課題】生産コストを削減することができる半導体装置の作製方法の提案を課題とする。
【解決手段】ボンド基板の下に容器を配置した後、ボンド基板を劈開させることでボンド基板から形成される複数の第１の半導体膜を、容器に載置し、複数の第１の半導体膜を容器から拾い上げて、複数の第１の半導体膜どうしが離隔するようにベース基板に貼り、複数の第１の半導体膜をエッチングすることで、複数の第２の半導体膜を形成する半導体装置の作製方法。 （もっと読む）

【課題】逆転構造の不揮発性メモリ素子、そのスタックモジュール及びその製造方法を提供する。
【解決手段】少なくとも一つの底ゲート電極は、基板上に提供され、少なくとも一層の電荷保存層は、少なくとも一つの底ゲート電極上に提供され、少なくとも一層の半導体チャンネル層は、少なくとも一層の電荷保存層上に提供される不揮発性メモリ素子である。少なくとも一層の半導体チャンネル層の両側に電気的にそれぞれ連結された少なくとも一つのソース電極及び少なくとも一つのドレイン電極をさらに備える。 （もっと読む）

【課題】ナノワイヤーのオープンにより生じるトランジスタの不良やリークにより生じる不良を低減させることのできる半導体装置を実現する。
【解決手段】基板１０上の半導体素子の形成領域において、Ｓｉナノワイヤー１３の配置不良があった箇所には、配置不良となっているＳｉナノワイヤー１２を基板１０上からアーム２０を用いて除去し、新たなＳｉナノワイヤー１３をアーム２０を用いて再配置する。 （もっと読む）

【課題】工程の簡略化を図り、又は特性不良を抑制する半導体装置及びその作製方法を提供することを課題とする。
【解決手段】基板上に第１の導電膜と第２の導電膜を形成し、第１の導電膜上と第２の導電膜上に第１の絶縁膜を形成し、第１の導電膜上に第１の絶縁膜を介して電荷蓄積層を選択的に形成し、第１の絶縁膜上と電荷蓄積層上に第２の絶縁膜を形成し、第２の絶縁膜上に、第１の導電膜と重なる第１の半導体膜と、第２の導電膜と重なる第２の半導体膜と、第１の導電膜及び第２の導電膜と重ならない第３の半導体膜を形成し、第１の半導体膜、第２の半導体膜及び第３の半導体膜上に第３の絶縁膜を形成し、第３の半導体膜の上方に第３の絶縁膜を介して第３の導電膜を形成する。 （もっと読む）

【課題】ＳＯＮＯＳメモリの記憶密度を増大させる方法を提供する。
【解決手段】ｆｉｎＦＥＴＳＯＮＯＳメモリセルを採用し、第１のＳＯＮＯＳメモリセル１３６ａ、および、第２のＳＯＮＯＳメモリセル１３６ｂを備える。第２のメモリセル１３６ｂは、第１のメモリセル１３６ａ上に積み重ねる。 （もっと読む）

【課題】島状に設けられた半導体層の端部に起因する不良を防止し、信頼性の向上した半導体装置及びその作製方法を提供する。
【解決手段】絶縁表面を有する基板上に、島状の半導体層を形成し、第１の変質処理を行い、前記島状の半導体層の表面に第１の絶縁膜を形成し、前記第１の絶縁膜を除去し、前記第１の絶縁膜が除去された前記島状の半導体層に第２の変質処理を行い、該島状の半導体層の表面に第２の絶縁膜を形成し、前記第２の絶縁膜上に導電層を形成し、前記第１の変質処理と前記第２の変質処理により、前記島状の半導体層の上端部を丸めることを行う。 （もっと読む）

【課題】本発明は、エラーレートが低く、高速で応答すると共に、低コストで製造することが可能なメモリーデバイスを提供することを目的とする。
【解決手段】メモリーデバイス１００Ａは、基板１０１上に、ゲート電極１０２が絶縁層１０３で覆われている凸部が形成されており、凸部の頂部に、導電層１０４ｂが形成されており、基板１０１上の凸部に対して一方の側に、ソース電極１０４ａが形成されており、基板１０１上の凸部に対してソース電極１０４ａが形成されていない側に、ドレイン電極１０４ｃが形成されており、導電層１０４ｂとソース電極１０４ａ及び導電層１０４ｂとドレイン電極１０４ｃの間に存在する絶縁層１０３上に半導体層１０５が形成されているトランジスタを有する。 （もっと読む）

【課題】支持基板として半導体層とは異種の材料を用いた場合にも、実用に耐えうる結晶半導体層を備えた半導体基板と、当該半導体基板を用いた半導体装置を提供する。
【解決手段】半導体基板は、支持基板と単結晶半導体層の間に接合面を形成する接合層、窒素含有絶縁材料で形成されるバリア層、窒素濃度が２０原子％未満であって水素を１〜２０原子％含む絶縁材料で形成される緩和層、ハロゲンを含有する絶縁層を有する。上記構成を少なくとも一部に有し、マイクロ波プラズマ気相成長法によりＳｉＨ_４とＮ_２Ｏを原料ガスとして作製されたゲート絶縁層が単結晶半導体層と接する構成とする。 （もっと読む）