【課題】 高いドレイン・ソース間耐圧を確保しつつ、低いオン抵抗を実現できる半導体装置及びその製造方法を提供する。
【解決手段】 支持基板１と、支持基板１上に埋込酸化膜２を介して形成され、Ｐ^-型活性領域３ａを有する半導体層３と、ゲート酸化膜１７及びＬＯＣＯＳ酸化膜５ａの一部を介して半導体層１０３上に形成されたゲート電極１６ａとを備え、Ｐ^-型活性領域３ａは、Ｎ⁺型ソース領域１１と、Ｐ型ボディー領域１２と、Ｐ⁺型バックゲートコンタクト領域１４と、Ｎ型ドレインオフセット領域１９と、Ｎ⁺型ドレインコンタクト領域２０と、Ｎ型ドレインオフセット領域１９とＰ型ボディー領域１２との間の局所的な領域に形成されたＮ型ドレインバッファ領域１８とを有し、Ｎ型ドレインバッファ領域１８はＬＯＣＯＳ酸化膜５ａのソース側の端部と接し、Ｎ型ドレインオフセット領域１９よりも浅い。 （もっと読む）

横型絶縁ゲートバイポーラＰＭＯＳ装置（２０ｂ）は、半導体基板（２２）と、埋め込み絶縁層（２４）と、埋め込み絶縁層上のＳＯＩ層内に、ｐ導電型のソース領域を有する横型ＰＭＯＳトランジスタ装置とを含む。ｎ導電型の横方向ドリフト領域（３２）が本体領域（３０）近傍に設けられ、ｐ導電型のドレイン領域がドリフト領域により本体領域から横方向に分離されて設けられている。ｎ導電型ドレイン領域（３４ｂ）が、ｐ反転バッファ内に挿入されたシャローｎ型コンタクト表面領域として形成される。動作中にチャネル領域が形成され、本体領域（３０）近傍の横方向ドリフト領域（３２）の一部分の上部に延在する本体領域（３０）の一部分の上部にゲート電極（３６）が設けられている。ゲート電極（３６）は絶縁領域（３８）により本体領域（３０）とドリフト領域（３２）とから絶縁されている。
（もっと読む）

【課題】同一なチップ内でＮチャネルおよびＰチャネルの両チャネルが高い耐圧特性を有する高耐圧ＭＯＳトランジスタを実現でき得るデバイス構造の製造方法を提供する。
【解決手段】本発明は、Ｎch型Ｌ−ＤＭＯＳ１０１ とＰch型Ｌ−ＤＭＯＳ１０２と論理部１０３ から成る半導体装置であり、Ｎch型Ｌ−ＤＭＯＳ１０１ は、Ｎ型ドリフト領域１２、Ｐウエル１９、Ｐ型高濃度拡散層２０、ソース拡散層２１、ドレイン拡散層２２、ソースコンタクト１４、ドレインコンタクト１６、ソース電極配線１５、ドレイン電極１７、ゲート電極１８の各主要素から成り、ＳＯＩ領域であるＮ型ドリフト領域１２に形成されたこのＮch型Ｌ−ＤＭＯＳ１０１のソース電極１４と、領域１１と、を電気的に導通して同電位になるように構成するデバイス構造である。 （もっと読む）

【課題】ＩＧＢＴにおいて、高耐圧で、大電流での駆動を可能とし、ラッチアップ耐量を高くし、単位面積あたりのオン抵抗を低くすること。
【解決手段】ｎ⁺エミッタ領域６ａとｐ⁺コレクタ領域１２ａとの間のウェハ全面にトレンチ１６ａ，１６ｂを形成し、その中をトレンチ埋め込み絶縁膜１７で埋めることによって、耐圧を担持するドリフト領域を折り曲げて、実効的なドリフト長を長くする。トレンチ埋め込み絶縁膜１７内に、エミッタ側フィールドプレート１５を埋め込み、トレンチ埋め込み絶縁膜１７のエミッタ側に生じる横電界を遮蔽することによって、ｎ^-ドリフト領域３ａとｐベース領域４ａとのＰＮ接合で発生する電界を緩和する。 （もっと読む）

電界効果電子デバイス（１００，６００）（例えばＶＤＭＯＳ等のＦＥＴ）は、誘電体層（１０４，６０８）に隣接して配置されたフィールドプレート（１０５，６０７）を有しており、当該フィールドプレートは、半導体層（１０３，６０２）に隣接して配置されている。この場合、デバイスのドリフト領域は半導体層中にある。ドーピングレベルはドリフト領域に亘って略非線形的に変化し、デバイスは略一定の低減された表面電界を示す。電界効果デバイスの製造方法は、デバイスの半導体層のドリフト領域に非線形で不均一なドーピング密度を与えることを含んでいる。この場合、半導体層及び誘電体層の両方が一定でない厚さを有している。誘電体層は、ｌｏｗ−ｋ誘電材料によって形成され得る。
（もっと読む）

基板の支持表面上に形成された、横方向に隣接した導電性半導体領域により構成された横方向に延びているスタックを備える半導体デバイスおよびそのデバイスを作製する方法。
（もっと読む）

【課題】電力用デバイスにおいて双方向に電圧をブロックできるようにする。
【解決手段】大電流を搬送するチャンネルを得るＡｌＧａＮ／ＧａＮインターフェースを備えたIII族窒化物双方向スイッチであり、この双方向スイッチは、この双方向スイッチのために、電流を搬送するチャンネルを形成するための二次元電子ガスの発生を阻止したり、または可能にする少なくとも１つのゲートにより作動する。 （もっと読む）

本発明は、第１半導体域と第２半導体域との間に配置されたフィールド電極および／またはフィールド領域を備えた、ＳＯＩ半導体素子に関するものである。電気的結合を、フィールド電極とフィールド領域との間で行うことができる。
（もっと読む）

横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）デバイスにおいて、フィールドプレートは、パッケージ及び表面電荷効果からデバイスを保護するために横方向ドリフト領域に亘って実質的に延在するように設けられている。特に、フィールドプレートは、シリコンドリフト領域にドーピング量勾配により形成される横方向電界分布を呈するように、スペーシングにより相互に横方向において絶縁される複数の金属領域からなる層を備えている。
（もっと読む）

電界効果型装置はキャパシタのプレートをそれぞれ形成する複数のセグメントを有する少なくとも１つのセグメント化されたフィールド・プレートを含んでおり、選択されたセグメントを動的に接続してゲート−ドレイン間容量及びドレイン−ソース間容量を選択的に設定する電子素子に電界効果型装置が接続されている。トランスデューサを送信モードスイッチング装置と、受信モードスイッチング装置との間でスイッチングするスイッチング装置に結合されたトランスデューサを超音波装置が含んでおり、このスイッチング装置は電界効果型装置を含んでいる。
（もっと読む）

半導体装置、例えば、ｐｎ接合（１０１）を有するダイオード（２００）がこのｐｎ接合の近傍に、そして、これを跨ぐこともある絶縁材料の電界形成領域（２０１）を有する。電界形成領域（２０１）は好ましくは高誘電率を有し、容量性電圧結合領域（２０４，２０５）を介してｐｎ接合に印加されるのとほぼ同じ電圧に結合される。ｐｎ接合（１０１）間に逆電圧が印加され且つ装置が非道通時に、電界形成領域（２０１）が存在しない場合に存在しうるｐｎ接合空乏領域の限界を超えて延びる電界形成領域の一部分に容量性電界が存在し、電界形成領域内の電界が拡張された電界を誘起し、この拡張された電界は対応して拡張されたｐｎ接合空乏領域（２０８，２０９）までとされ、装置の逆絶縁破壊電圧を増加させる。
（もっと読む）