【課題】半導体装置の特性の向上、特に、遮光性の向上による光リーク電流の低減を図る。
【解決手段】本発明に係る半導体装置は、基材（１０Ａ，１０Ｂ）と、基材上に形成され、第１方向に延在する半導体膜（１３）と、半導体膜上にゲート絶縁膜（１５）を介して形成され、第１方向と交差する第２方向に延在するゲート電極（Ｇ）と、半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部（１２）と、凹部内に配置された充填材料と、を有し、凹部の底面と半導体膜の底部の第１方向に延在する中心線（ＣＰ）との距離をＬｃと、凹部の底面間の距離をｔｃと、ｎを基材の屈折率とした場合、ｎｔｃ²＜４８８Ｌｃを満たす。本構成によれば、上記凹部（１２）により、基板側からの光の入射が制限され、光リーク電流を低減できる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう設定することで、光リーク電流を効果的に低減できる。 （もっと読む）

【課題】トランジスタ等の半導体素子を介して上層と下層に形成された配線層間の良好な接続を可能にし、配線の自由度を向上させた半導体装置及びその作製方法を提供すること目的の一とする。
【解決手段】絶縁体でなる基板上の第１の絶縁層と、第１の絶縁層上に形成された第１の配線層と、第１の絶縁層上の第１の配線層が形成された領域以外の領域に形成された第２の絶縁層と、第１の配線層及び第２の絶縁層上に形成され、チャネル形成領域と不純物領域を有する単結晶半導体層と、単結晶半導体層のチャネル形成領域上にゲート絶縁層を介して形成されたゲート電極と、第１の配線層、第２の絶縁層、単結晶半導体層及びゲート電極を覆うように形成された第３の絶縁層と、第３の絶縁層上に形成された第２の配線層とを設け、第１の配線層と単結晶半導体層の不純物領域が接続し、第１の配線層と第２の配線層が電気的に接続する。 （もっと読む）

【課題】ＭＯＳトランジスタの寄生抵抗の低減化を図るとともに、ソース・ドレイン領域及びエクステンション部を構成するエピタキシャル成長領域の安定化を図った半導体装置の製造方法を得る。
【解決手段】ポリシリコンゲート５の側面にオフセット部をオフセットスペーサ用酸化膜３１及びオフセットスペーサ用窒化膜３２の２層構造で形成し、さらにその側面にサイドウォール用酸化膜３３及びダミーサイドウォール用窒化膜を形成した後、当該ダミーサイドウォール用窒化膜を熱燐酸を用いて除去する。その結果、選択エピ成長領域１２とポリシリコンゲート５との間に段差部１９が形成される。そして、ポリシリコンゲート５、上記酸化膜及び窒化膜３１〜３３をマスクとして、ゲート外ＳＯＩ領域３ｅ、選択エピ成長領域１１及び１２にＥｘｔ用不純物２２及びＨａｌｏ用不純物２３を順次注入，拡散する。 （もっと読む）

【課題】工程を増やすことなく、１枚のマザーガラス基板上に所望の部分にそれぞれ精密に配線の側面の角度を異ならせた配線を提供することを課題とする。
【解決手段】多階調マスクを用いることで１つのフォトレジスト層を１枚のマザーガラス基板から遠ざかる方向に向かって断面積が連続的に減少するテーパ形状を有するフォトレジスト層を形成する。１本の配線を形成する際、１枚のフォトマスクを用い、金属膜を選択的にエッチングすることで、場所によって側面形状（具体的には基板主平面に対する角度）が異なる１本の配線を得る。 （もっと読む）

【課題】フリンジフィールドスイッチングモードで駆動する液晶表示装置の作製方法において、フォトマスク数を削減することで製造工程の簡略化及び製造コストの削減をする。
【解決手段】透光性を有する絶縁基板上に第１の透明導電膜及び第１の金属膜を順に成膜し積層し、第１のフォトマスクである多階調マスクを用いて第１の透明導電膜及び第１の金属膜を形状加工し、絶縁膜、第１の半導体膜、第２の半導体膜、第２の金属膜を順に成膜し積層し、第２のフォトマスクである多階調マスクを用いて第２の金属膜、第２の半導体膜を形状加工し、保護膜を成膜し、第３のフォトマスクを用いて保護膜を形状加工し、第２の透明導電膜を成膜し、第４のフォトマスクを用いて第２の透明導電膜を形状加工する。 （もっと読む）

【課題】より高い移動度及びオン電流を得ることができる微結晶半導体膜を用いた薄膜トランジスタ、及び薄膜トランジスタを用いた半導体装置を提供する。
【解決手段】微結晶半導体膜のうち、成膜を開始した当初に形成される結晶性の劣った層ではなく、その後に形成される結晶性の高い層においてチャネル形成領域が形成されるように、結晶性の高い層のうちゲート絶縁膜に近い層に、一導電型を付与する不純物元素を含ませる。そして、不純物元素を含む層をチャネル形成領域として用いる。また、ソース領域またはドレイン領域として機能する不純物元素を含む一対の半導体膜と、チャネル形成領域として機能する不純物元素を含む層との間に、一導電型を付与する不純物元素を含まない、もしくは他の層に比べて一導電型を付与する不純物元素の濃度が著しく低い層を設ける。 （もっと読む）

【課題】異種材料基材上において、界面及び膜中の結晶性の高い微結晶半導体膜の形成方法を提案する。また、結晶性の高い微結晶半導体膜を有する薄膜トランジスタの作製方法を提案する。また、結晶性の高い微結晶半導体膜を有する光電変換装置の作製方法を提案する。
【解決手段】被膜上に、密度が高く、且つ結晶性の高い結晶核を形成した後、結晶核から半導体の結晶粒を結晶成長させて、被膜との界面における結晶性、隣接する結晶粒の密着性、及び結晶粒の結晶性、それぞれを高めた微結晶半導体膜を形成する。 （もっと読む）

【課題】半導体装置の特性の向上、特に、遮光性の向上による光リーク電流の低減を図る。
【解決手段】本発明に係る半導体装置は、基材（１０Ａ，１０Ｂ）と、基材上に形成され、第１方向に延在する半導体膜（１３）と、半導体膜上にゲート絶縁膜（１５）を介して形成され、第１方向と交差する第２方向に延在するゲート電極（Ｇ）と、半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部（１２）と、凹部内に配置された充填材料と、を有する。かかる構成によれば、凹部（１２）およびその内部の充填材料により、基板側からの光の入射が制限され、半導体膜（特に、チャネル）において発生する光リーク電流を低減できる。 （もっと読む）

【課題】動作性能および信頼性の高い半導体装置を提供する。
【解決手段】第１の薄膜トランジスタと、第２の薄膜トランジスタとを有する画素部を有する。前記第１の薄膜トランジスタは、第１の半導体層と、前記第１の半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１のゲート電極とを有し、前記第２の薄膜トランジスタは、第２の半導体層と、前記第２の半導体層上に形成された前記ゲート絶縁膜と、前記ゲート絶縁膜上に形成された第２のゲート電極とを有する。前記第１のゲート電極及び前記第２のゲート電極は、それぞれ端部にテーパー部を有し、前記第１の半導体層は、第１のチャネル形成領域、一対の第１の不純物領域、及び一対の第２の不純物領域を有し、前記第２の半導体層は、第２のチャネル形成領域、及び一対の第３の不純物領域を有する。 （もっと読む）

【課題】特性を良好に保ち、信頼性の高い薄膜トランジスタ及びその製造方法、並びにこの薄膜トランジスタを搭載した表示装置を提供すること。
【解決手段】本発明の一態様に係る薄膜トランジスタの製造方法は、ゲート電極２上にゲート絶縁膜３を形成する工程を備え、ゲート絶縁膜３は、水素化非晶質シリコン膜４と接する第1領域１１と、当該第1領域１１より下層に位置する第２領域１２とを少なくとも備え、第1領域１１及び第２領域１２は、ＮＨ_３,Ｎ_２，ＳｉＨ_４からなる原料ガスと，Ｈ_２又はＨ_２とＨｅからなるガスとを用いて成膜され、第１領域１１はＮＨ_３とＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を１１以上、１４以下とし、第２領域１２はＮＨ_３とＳｉＨ_４の流量比（ＮＨ_３／ＳｉＨ_４）を４以下として成膜する。 （もっと読む）

【課題】製造コストを低減しつつ、高速動作が可能な回路を有する半導体装置の作製方法を提供することを課題の一とする。または、該半導体装置を提供するための半導体基板の作製方法を提供することを課題の一とする。または、該半導体装置を用いた電子機器を提供することを課題の一とする。
【解決手段】基板上に非単結晶半導体層を形成した後、非単結晶半導体層の一部の領域上に単結晶半導体層を形成する。これにより、非単結晶半導体層を用いて大面積が必要とされる領域（例えば、表示装置における画素領域）の半導体素子を形成し、単結晶半導体層を用いて高速動作が求められる領域（例えば、表示装置における駆動回路領域）の半導体素子を形成することができる。 （もっと読む）

【課題】工程数の増加や前後のプロセスへの影響を抑えて、ｎ型ＭＯＳ−ＦＥＴ、ｐ型ＭＯＳ−ＦＥＴのそれぞれに適する応力を付与することが可能な半導体装置とその製造方法を提供する。
【解決手段】半導体基板ｗと、半導体基板ｗに形成されたソース領域１２ａおよびドレイン領域１３ａと、半導体基板ｗ上のソース領域１２ａ、ドレイン領域１３ａ間に形成されたゲート電極１６と、半導体基板ｗおよびゲート電極１６上に形成された層間膜１８と、層間膜１８に埋め込み形成され、引張または圧縮応力を有する金属または金属化合物を含む膜２２ａ、２２ｂを有し、半導体基板ｗおよびゲート電極１６と離間するように形成されたダミーフローティングパターン２２を備える。 （もっと読む）

【課題】高い移動度、大きな電流オン／オフ比を有し、保存安定性に優れた有機トランジスタを提供する。
【解決手段】有機半導体層を有する有機トランジスタにおいて、該有機半導体層に一般式（１）で表される化合物を少なくとも１種含有してなる有機トランジスタ。


（式中、Ｘ_１〜Ｘ_１４はそれぞれ独立に、水素原子、ハロゲン原子、直鎖、分岐または環状のアルキル基、直鎖、分岐または環状のアルコキシ基、あるいは置換または未置換のアリール基を表し、環Ａは、置換または未置換のベンゼン環、置換または未置換のナフタレン環、置換または未置換のチオフェン環、置換または未置換のベンゾ［ｂ］チオフェン環、あるいは置換または未置換のフェナントレン環を表す） （もっと読む）

【課題】物性的に安定し、しかも、製造が比較的容易な有機電子デバイスを提供する。
【解決手段】有機電子デバイスは、（Ａ）微粒子、及び、（Ｂ）微粒子と微粒子とを結合した有機半導体分子から成り、ｐ型としての挙動を示す導電路を具備し、有機半導体分子は、下記の構造式（１）で表されることを特徴とする有機電子デバイス。


但し、構造式（１）中、Ｒ₁，Ｒ₂はアルキル基を表し、Ｍは、２Ｈ，Ｚｎ⁺²，Ｍｇ⁺²，Ｆｅ⁺²，Ｃｏ⁺²，Ｎｉ⁺²，Ｃｕ⁺²を表し，ｎは１乃至５の整数である。 （もっと読む）

【課題】インバータ回路など、電気接続された２つの半導体スイッチによるスイッチング動作を行なうための電気回路において、寄生インダクタンスおよびオン抵抗を抑制することができる構造の半導体素子を提供すること。
【解決手段】この半導体素子は、基板１と、基板１の一方側に形成される半導体積層構造部２とを備える。半導体積層構造部２は、ｎ型層５、このｎ型層５の一方側（下面側）に積層されたｐ型層４、およびこのｐ型層４に積層されたｎ型層３からなる縦型ｎｐｎ構造の第１半導体積層構造８と、ｎ型層５をこの第１半導体積層構造８と共有し、ｎ型層５、このｎ型層５の他方側（上面側）に積層されたｐ型層６、およびこのｐ型層６に積層されたｎ型層７からなる縦型ｎｐｎ構造の第２半導体積層構造９とを備える。 （もっと読む）

【課題】チャンバー外からチャンバー内へのリーク量が低減された成膜装置を提供することを課題とする。
【解決手段】チャンバー外からチャンバー内へのリークが生じたとしても、チャンバー外壁を囲む雰囲気に含まれる酸素及び窒素を極力低減し、希ガスまたは水素で充填することにより、大気における酸素濃度及び窒素濃度の１００分の一以下、好ましくは１０００分の一以下とし、チャンバー内をさらにクリーンに保つ。チャンバーの外側に気密性の高い空間を隣接して設けるため、チャンバーを袋体で覆い、高純度のアルゴンガスを袋体内に供給する。 （もっと読む）

【課題】横方向電界方式の液晶表示装置の基板上に形成される成膜構造を簡略化でき、安
価に製造することが可能な液晶表示装置及びその製造方法を提供すること。
【解決手段】本発明の液晶表示装置１は、液晶３０を挟持した一対の透明基板１１、２５
を備え、一方の透明基板１１の液晶３０側には、間に第１絶縁膜１３を介してマトリクス
状に配置された複数の走査線１２及び信号線１６と、走査線１２及び信号線１６の交差部
近傍に設けられたスイッチング素子と、スイッチング素子の表面を含む表示領域ＤＡ全体
を被覆する層間樹脂膜１４と、層間樹脂膜１４の表面に形成された第１電極１７と、第１
電極１７上に形成された第２絶縁膜１８と、第２絶縁膜１８上に形成され走査線１２及び
信号線で区画された領域毎に複数のスリット２０が形成された第２電極２１と、を備え、
層間樹脂膜１４はスイッチング素子のチャネル領域ＣＲ及び電極（Ｓ、Ｄ）を直接被覆し
ている。 （もっと読む）

【課題】 オフ電流の突発的な増大が抑制されるＴＦＴを備えた半導体装置を簡便に製造する。
【解決手段】本発明による半導体装置（１００）の製造方法は、フォトレジスト層（Ｐ）を形成する工程と、導電層（Ｇ）に、第１領域（ＧＨ）と、第１領域（ＧＨ）よりも薄い第２領域（ＧＬ）を形成する工程と、フォトレジスト層（Ｐ）の一部を除去してフォトレジスト層（Ｐ）の残りの部分を除去しないようにフォトレジスト層（Ｐ）を部分的にエッチングする工程と、フォトレジスト層（Ｐ）の除去しなかった部分（ＰＡ’）をマスクとして用いてゲート電極（１３０）を形成する工程と、導電層（Ｇ）の第１領域（ＧＨ）および第２領域（ＧＬ）に対応して絶縁層（１２０）の第１領域（１２０Ｈ）および第２領域（１２０Ｌ）を形成する工程とを包含する。 （もっと読む）

【課題】 大幅なプロセスコスト増を伴うことなく、チャネルに歪を発生させることが可能な半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板の一部の表面上に、半導体膜と、該半導体膜よりも密度の高いブロック膜とがこの順番に積層されたゲートパターンを形成する。（ｂ）ゲートパターンをマスクとして、半導体基板の表層部に、ソース及びドレイン用の不純物を注入する。（ｃ）ゲートパターンをマスクとして、半導体基板内に、ソース及びドレイン用の不純物とは異なる歪形成用の不純物を注入する。（ｄ）半導体基板を熱処理し、歪形成用の不純物が注入された領域を再結晶化させる。 （もっと読む）

【課題】酸化亜鉛を含む半導体膜を用い、ソース電極及びドレイン電極にｎ型又はｐ型の不純物を添加した酸化亜鉛を含む膜を用いたときでも欠陥や不良が生じない半導体装置及びその作製方法を提供する。
【解決手段】絶縁膜を形成し、絶縁膜上に第１の導電膜を形成し、第１の導電膜上にｎ型又はｐ型の不純物が添加された酸化亜鉛を含む第２の導電膜を形成し、第２の導電膜を第１のエッチングによって島状にし、第１の導電膜を第２のエッチングによって島状にし、絶縁膜及び島状の第２の導電膜上に酸化亜鉛を含む半導体膜を形成する。 （もっと読む）