半導体装置、半導体装置の製造方法、半導体装置の設計方法、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法
【課題】半導体装置の特性の向上、特に、遮光性の向上による光リーク電流の低減を図る。
【解決手段】本発明に係る半導体装置は、基材（１０Ａ，１０Ｂ）と、基材上に形成され、第１方向に延在する半導体膜（１３）と、半導体膜上にゲート絶縁膜（１５）を介して形成され、第１方向と交差する第２方向に延在するゲート電極（Ｇ）と、半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部（１２）と、凹部内に配置された充填材料と、を有し、凹部の底面と半導体膜の底部の第１方向に延在する中心線（ＣＰ）との距離をＬｃと、凹部の底面間の距離をｔｃと、ｎを基材の屈折率とした場合、ｎｔｃ2＜４８８Ｌｃを満たす。本構成によれば、上記凹部（１２）により、基板側からの光の入射が制限され、光リーク電流を低減できる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう設定することで、光リーク電流を効果的に低減できる。
【解決手段】本発明に係る半導体装置は、基材（１０Ａ，１０Ｂ）と、基材上に形成され、第１方向に延在する半導体膜（１３）と、半導体膜上にゲート絶縁膜（１５）を介して形成され、第１方向と交差する第２方向に延在するゲート電極（Ｇ）と、半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部（１２）と、凹部内に配置された充填材料と、を有し、凹部の底面と半導体膜の底部の第１方向に延在する中心線（ＣＰ）との距離をＬｃと、凹部の底面間の距離をｔｃと、ｎを基材の屈折率とした場合、ｎｔｃ2＜４８８Ｌｃを満たす。本構成によれば、上記凹部（１２）により、基板側からの光の入射が制限され、光リーク電流を低減できる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう設定することで、光リーク電流を効果的に低減できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、液晶パネルなどの電気光学装置に用いられる半導体装置等に関する。
【背景技術】
【０００２】
電気光学装置に用いられる液晶パネルは、例えば液晶パネルの一方の面から光の入射を受け、この光を空間的に変調する。そして空間的に変調された光を、当該液晶パネルの他方の面から出射させることで画像や文字のパターンを形成している。ここで、上記光が液晶パネルを駆動する薄膜トランジスタ（ＴＦＴ: thin film transistor）のチャネル領域に侵入すると光リーク電流が発生し、画質の低下の要因となる。そこで、薄膜トランジスタと上記光の光源との間に遮光層を設け、光リーク電流を低減する技術が採用されている。
【０００３】
しかし、上記遮光層によっては、戻り光による光リーク電流を低減することはできない。即ち、上記光源からの光が、液晶パネルを透過し、液晶パネルの他方の面に配置されている構成部位において反射すると戻り光が生じる。また、液晶パネルの他方の面から独自に光が入射する場合もある。このような液晶パネルの他方の面から入射する光をここでは「迷光」という。この迷光が、薄膜トランジスタのチャネル領域に侵入しても光リーク電流が発生する。よって、迷光の侵入を防ぐため、薄膜トランジスタと基板との間に別の遮光層を設ける技術が検討されている。
【０００４】
一方、近年では装置の多画素化、１画素あたりの書き込み時間の短縮化や、高コントラスト化などの高性能化の要請に伴い、ＳＯＩ（Silicon on Insulator）基板上にトランジスタを形成する技術が検討されている。ＳＯＩ基板を用いることで、従来の多結晶の薄膜トランジスタに代えて、移動度が高い単結晶の薄膜トランジスタを形成することができる。よって、高速スイッチングなどトランジスタ特性の向上が可能となる。
【０００５】
例えば、下記特許文献１には、ＳＯＩ作製プロセスにおいて単結晶シリコン層を支持基板と貼り合わせる前に支持基板側に予め遮光層（４）を形成しておく技術が開示されている。
【特許文献１】特開平１０−２９３３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者は、液晶パネルなどの電気光学装置に係る研究・開発を行っており、上記迷光対策を含む装置特性の向上を検討している。
【０００７】
特に、近年の装置の高性能化に伴い、装置を構成する光学部品やその他の部品点数が多くなっており、乱反射光（迷光）が生じやすくなっている。また、より明るい映像を得るために光源強度が上昇しており、戻り光の強度も増加する傾向にある。よって、迷光対策は益々重要となっている。
【０００８】
加えて、結晶性に優れた単結晶シリコン層を用いた場合、トランジスタ特性は格段に向上するものの、結晶欠陥によるキャリアの再結合は期待できない。即ち、迷光による励起によって発生したキャリア（電子、正孔）は結晶欠陥にトラップされず、光リーク電流となってしまう。よって、単結晶の薄膜トランジスタを用いる場合は、多結晶の薄膜トランジスタを用いる場合と比べ、より高い遮光性を必要とする。例えば、本発明者の調査によると、結晶欠陥の多い多結晶シリコン層を用いた場合に比べて、単結晶シリコン層の場合では同様の条件下で光リーク電流が約１０倍まで増加することが判明している。
【０００９】
この迷光対策としては、前述の通り、ガラス基板上に遮光膜を予め形成しておき、その上部に単結晶シリコン基板（単結晶シリコン層）を貼り合わせる技術がある。しかしながら、遮光膜の凹凸によって貼り合わせ強度が悪くなるという問題がある。
【００１０】
さらに、上記特許文献１においては、ガラス基板上の遮光膜上に、さらに絶縁層（５）を堆積し、ＣＭＰ（Chemical Mechanical Polishing、化学的機械研磨）法により、その表面を平坦化することにより、貼り合わせ強度を向上させている。
【００１１】
しかしながら、本発明者の検討によると、特許文献１に記載の技術を用いても、貼り合わせ精度は十分ではない。即ち、ＣＭＰ法によっても、その表面には、研磨ばらつきが生じ、特に、面内ばらつきが生じるため、基板表面の均一化には限界がある。
【００１２】
従って、結局のところ、ＣＭＰ法を行っても、遮光膜の厚さ以上の凹凸が生じる場合もあり、依然として、貼り合わせ不良が問題となる。その結果、安定した基板の製造が困難となり、基板製造コストが大きくなる。
【００１３】
そこで、本発明に係る具体的態様は、半導体装置の特性の向上、特に、遮光性の向上による光リーク電流の低減を目的とする。また、当該半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置は、基材と、前記基材上に形成され、第１方向に延在する半導体膜と、前記半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、前記半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部と、前記凹部内に配置された充填材料と、を有し、前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たす。
【００１５】
かかる構成によれば、凹部およびその内部の充填材料により、基材側からの光の入射が制限され、半導体膜（特に、チャネル）において発生する光リーク電流を低減できる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう構成（設定）することで、光リーク電流を効果的に低減することができる。
【００１６】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記凹部は、その底部が前記基板まで到達している。
【００１７】
本発明に係る半導体装置は、基材と、前記基材上に形成され、第１方向に延在し、離間して配置される第１および第２半導体膜と、前記第１および第２半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、前記第１半導体膜の両側に前記第１方向に延在するよう形成された一対の第１凹部と、前記第２半導体膜の両側に前記第１方向に延在するよう形成された一対の第２凹部と、前記第１および第２凹部内に配置された充填材料と、を有し、前記第１凹部間の距離をｔｃと、前記第１凹部と第２凹部間の最短距離をｔｐと、前記第１および第２凹部の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たす。
【００１８】
かかる構成によれば、凹部およびその内部の充填材料により、基材側からの光の入射が制限され、半導体膜（特に、チャネル）において発生する光リーク電流を低減できる。さらに、凹部の深さの関数である上記式を満たすよう構成（設定）することで、光リーク電流を効果的に低減することができる。また、第１凹部と第２凹部間には、充分な光の透過が可能となる。
【００１９】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記第１および第２凹部は、その底部が前記基板まで到達している。
【００２０】
例えば、前記充填材料は、前記ゲート電極を構成する材料である。ゲート電極を構成する材料で溝を充填することにより、その構成が簡素化される。また、その製造が容易となる。
【００２１】
例えば、前記ゲート電極を構成する材料は、多結晶シリコンである。このように、多結晶シリコンを用いてもよい。
【００２２】
例えば、前記充填材料は、多結晶シリコンとその上部に配置された、前記多結晶シリコンより遮光性の大きい材料である。かかる構成によれば、さらに、遮光性を向上できる。
【００２３】
例えば、前記多結晶シリコンより遮光性の大きい材料は、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステンシリサイド、又はモリブデンシリサイドである。
【００２４】
好ましくは、前記凹部の第１方向の長さは、前記半導体膜のチャネル領域の第１方向の長さより大きい。かかる構成によれば、光リーク電流が生じやすいチャネル領域を効果的に遮光することができる。
【００２５】
例えば、前記半導体膜は、チャネル領域の両側に低濃度不純物拡散領域を有し、前記凹部の第１方向の長さは、前記チャネル領域および前記低濃度不純物拡散領域の第１方向の長さより大きい。このように、チャネル領域に準じて光の影響を受け易い低濃度不純物拡散領域も遮光してもよい。
【００２６】
本発明に係る半導体装置の製造方法は、基材上に第１方向に延在する半導体膜を形成する工程と、前記半導体膜の両側に前記第１方向に延在する一対の凹部を形成する工程と、前記凹部内に充填材料を埋め込む工程と、前記半導体膜の上方に前記第１方向と交差する第２方向に延在するゲート電極を形成する工程と、を有し、前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすよう前記凹部を形成する。
【００２７】
かかる方法によれば、凹部およびその内部の充填材料により、遮光性を向上させた半導体装置を製造することができる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう設定することで、光リーク電流を効果的に低減させた半導体装置を製造することができる。
【００２８】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記凹部は、その底部が前記基板まで到達する凹部である。
【００２９】
本発明に係る半導体装置の製造方法は、基材上に、第１方向に延在し、離間して配置される第１および第２半導体膜を形成する工程と、前記第１および第２半導体膜のそれぞれの両側に前記第１方向に延在する第１凹部対および第２凹部対を形成する工程と、前記第１および第２凹部対内に充填材料を埋め込む工程と、前記第１および第２半導体膜の上方に前記第１方向と交差する第２方向に延在するゲート電極を形成する工程と、を有し、前記第１凹部対間の距離をｔｃと、前記第１凹部対と第２凹部対との間の最短距離をｔｐと、前記第１および第２凹部対の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たす。
【００３０】
かかる方法によれば、凹部およびその内部の充填材料により、遮光性を向上させた半導体装置を製造することができる。さらに、凹部の深さの関数である上記式を満たすよう設定することで、光リーク電流を効果的に低減させ、また、第１凹部対と第２凹部対間には、充分な光の透過が可能となる半導体装置を製造することができる。
【００３１】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記第１および第２凹部対は、その底部が前記基板まで到達する凹部である。
【００３２】
本発明に係る半導体装置の設計方法は、基材と、前記基材上に形成され、第１方向に延在する半導体膜と、前記半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、前記半導体膜の両側に前記第１方向に延在する一対の凹部と、前記凹部内に配置された充填材料と、を有する半導体装置の設計方法であって、前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすよう設計する。
【００３３】
かかる方法によれば、凹部およびその内部の充填材料により、遮光性を向上させた半導体装置を設計することができる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう設定することで、光リーク電流を効果的に低減させることができる。
【００３４】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記凹部は、その底部が前記基板まで到達する凹部である。
【００３５】
本発明に係る半導体装置の設計方法は、基材と、前記基材上に形成され、第１方向に延在し、離間して配置される第１および第２半導体膜と、前記第１および第２半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、前記第１半導体膜の両側に前記第１方向に延在する一対の第１凹部と、前記第２半導体膜の両側に前記第１方向に延在する一対の第２凹部と、前記第１および第２凹部内に配置された充填材料と、を有する半導体装置の設計方法であって、前記第１凹部間の距離をｔｃと、前記第１凹部と第２凹部間の最短距離をｔｐと、前記第１および第２凹部の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たすよう設計する。
【００３６】
かかる方法によれば、凹部およびその内部の充填材料により、遮光性を向上させた半導体装置を設計することができる。さらに、凹部の深さの関数である上記式を満たすよう設定することで、光リーク電流を効果的に低減させ、また、第１凹部対と第２凹部対間には、充分な光の透過が可能となる半導体装置を設計することができる。
【００３７】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記第１および第２凹部は、その底部が前記基板まで到達する凹部である。
【００３８】
本発明に係る電気光学装置は、上記半導体装置を有する。かかる構成によれば、電気光学装置特性を向上させることができる。
【００３９】
本発明に係る電子機器は、上記電気光学装置を有する。かかる構成によれば、電子機器特性を向上させることができる。
【００４０】
本発明に係る電気光学装置の製造方法は、上記半導体装置の製造方法を有する。かかる構成によれば、高性能の電気光学装置を製造することができる。
【００４１】
本発明に係る電子機器の製造方法は、上記電気光学装置の製造方法を有する。かかる構成によれば、高性能の電子機器を製造することができる。
【００４２】
なお、以下に、上記基材と凹部の底部との関係について説明する。上記基材は、例えば、基板とその上部に形成された「基板と同一材料の絶縁膜」よりなる。この場合、前記凹部の底部は、前記基板まで到達しても良いし、また、上記絶縁膜まで到達しても良い。また、上記基材は、例えば、基板とその上部に形成された「基板と異なる材料の絶縁膜」よりなり、前記凹部の底部が、上記絶縁膜まで到達している場合、上記各式において、ｎを基材中の上記「板と異なる材料の絶縁膜」の屈折率とすればよい。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。なお、平面図においても図面を解り易くするため適宜ハッチングを付すことがある。
＜実施の形態１＞
［薄膜トランジスタの構造］
図１〜図１３は、本実施の形態の薄膜トランジスタ（液晶パネル）の製造方法を示す断面図又は平面図である。
【００４４】
まず、最終工程図である図１０〜図１３を参照しながら、本実施の形態の薄膜トランジスタ（半導体装置）の構成について説明する。図１３は、平面図であり、図１０、図１１および図１２は、それぞれ図１３のＡ−Ａ、Ｂ−Ｂ又はＣ−Ｃ断面に対応する。なお、断面図において、説明の便宜上スケールを変えて表示した部分がある。また、本実施の形態の薄膜トランジスタの構成は、後述する製造方法の説明においてより明確となるため、ここでは、その特徴的な構成について説明する。
【００４５】
図１０に示すように、本実施の形態の薄膜トランジスタは、単結晶シリコン膜１３上にゲート絶縁膜１５を介して形成されたゲート電極Ｇと、ゲート電極Ｇの両側の単結晶シリコン膜１３中のＬＤＤ(Lightly Doped Drain)構造のソース、ドレイン領域（低濃度不純物領域１３ａおよび高濃度不純物領域１３ｂ）を有する。１３ｃは、チャネル領域である。
【００４６】
上記単結晶シリコン膜１３は、ｙ方向に延在する略矩形のパターンであり、ゲート電極（ゲート配線）Ｇは、主としてｘ方向に延在している（図１３）。
【００４７】
ここで、単結晶シリコン膜１３の両側には、ｙ方向に延在する略矩形状の凹部（溝）１２が形成されている（後述の図３、図４参照）。この凹部１２パターンのｙ方向の長さ（Ｄ）は、チャネル長Ｄ１および低濃度不純物領域のｙ方向の長さＤ２の２倍の和より大きい（Ｄ＞Ｄ１＋２Ｄ２、後述の図４、図５参照）。また、凹部１２の底部は、基板１０Ａまで到達しており、凹部１２の内部には、ゲート電極Ｇを構成する材料（ここでは、多結晶シリコン）が充填されている（図１１、図１２）。
【００４８】
また、図１０に示すように、本実施の形態の薄膜トランジスタの上部には、層間絶縁膜１９および２５が形成されている。また、一方の高濃度不純物領域１３ｂの上部には、接続部Ｐ1を介して画素電極２１が配置され、他方の高濃度不純物領域１３ｂの上部には、接続部Ｐ２を介して配線（ソース配線）２７が配置されている。なお、層間絶縁膜（１９、２５）中には、必要に応じて他の電極、配線又はキャパシタなどの素子を配置してもよい（図１９（Ａ）参照）。
【００４９】
このように、本実施の形態によれば、単結晶シリコン膜１３の両側に、凹部１２を設け、その内部に例えば、ゲート電極材料を埋め込んだので、チャネル領域１３ｃ等を凹部１２内の材料で挟み込んだ構造とすることができる。よって、基板側からの光（前述の迷光）の入射が制限され（図１１）、薄膜トランジスタのチャネル領域１３ｃや低濃度不純物領域１３ａにおいて発生する光リーク電流を低減できる。よって、液晶パネルなどに用いた場合には、暗電流を防止し、画質の向上を図ることができる。なお、凹部１２のパターンは、少なくともチャネル領域１３ｃを覆うよう形成（Ｄ＞Ｄ１）されていれば光リーク電流低減の効果がある。
［薄膜トランジスタの製造方法］
次いで、図１〜図１３を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともに、その構成をより明確にする。
【００５０】
図１に示すように、光透過性の基板１０Ａ、その上部の絶縁膜１０Ｂおよび単結晶シリコン膜１３を有するＳＯＩ基板Ｓを準備する。基板１０Ａは、例えば、透明の石英（ＳｉＯ2）基板である。なお、他のガラス基板を用いてもよい。また、絶縁膜１０Ｂは、例えば、酸化シリコン（ＳｉＯ2）膜である。
【００５１】
ＳＯＩ基板Ｓは、例えば、以下の工程で形成することができる。石英基板（１０Ａ）上に、その表面を熱酸化した単結晶シリコン基板の熱酸化膜側を配置し、熱処理を施すことで、貼り合わせる。その結果、石英基板（１０Ａ）と単結晶シリコン基板との界面には、絶縁膜（酸化シリコン膜）１０Ｂが残存する。但し、これらは同一材料（同一部材）である。ここでは、この基板１０Ａと絶縁膜１０Ｂとの積層部材を基材（支持部材、支持層）とする。次いで、単結晶シリコン基板を研磨等により薄膜化し、単結晶シリコン膜１３を形成する。
【００５２】
次いで、図２〜図４に示すように、単結晶シリコン膜１３を所望の形状、ここでは、ｙ方向に長辺を有する略矩形状にパターニングする（図４）。即ち、単結晶シリコン膜１３上に、フォトレジスト膜を形成し、露光・現像（フォトリソグラフィ）することにより略矩形状のフォトレジスト膜を形成する。次いで、フォトレジスト膜をマスクに、単結晶シリコン膜１３をエッチングする。次いで、残存するフォトレジスト膜を除去する。このフォトレジスト膜の形成から除去までの一連の工程をパターニングという。
【００５３】
次いで、単結晶シリコン膜１３の表面を熱酸化することによりゲート絶縁膜（酸化シリコン膜）１５を形成する。なお、単結晶シリコン膜１３上に絶縁膜をＣＶＤ（化学気相成長、Chemical Vapor Deposition）法などにより堆積し、パターニングすることによりゲート絶縁膜１５を形成してもよい。
【００５４】
次いで、単結晶シリコン膜１３の両側に凹部（溝）１２を形成する（図３）。この凹部１２もフォトリソグラフィ及びエッチングにより形成する。即ち、単結晶シリコン膜１３の下層の層（酸化シリコン膜１０Ｂおよび石英基板１０Ａ）を、石英基板（１０Ａ）が露出するまでエッチングする。また、この凹部１２は、ｙ方向に延在する略矩形状のパターンである（図４）。
【００５５】
次いで、図５〜図７に示すように、ｘ方向に延在するゲート電極Ｇを形成する。この際、ゲート電極材料により凹部１２内を埋め込む。
【００５６】
例えば、凹部１２上を含む絶縁膜１０Ｂの上部に、ゲート電極材料として多結晶シリコン膜をＣＶＤ法などで全面に堆積する。この際、凹部１２内は、ゲート電極材料で充填される。次いで、多結晶シリコン膜をパターニングすることにより、主としてｘ方向に延在し、凹部１２上において幅広部を有するゲート電極Ｇを形成する（図７）。なお、ゲート電極Ｇのパターンをｘ方向に延在するライン状としてもよい。言い換えれば、幅広部を設けなくてもよい。即ち、多結晶シリコン膜を、下層の酸化シリコン膜（１５、１０Ｂ）が露出するまでエッチングする。この際、凹部１２上のゲート電極Ｇの両側においては、多結晶シリコン膜が若干後退するが、凹部１２内に多結晶シリコンが残存していれば問題はない。
【００５７】
次いで、図５に示すように、ゲート電極Ｇをマスクとして、ゲート電極Ｇの両側の単結晶シリコン膜１３中に不純物を注入し、低濃度不純物領域１３ａを形成する。次いで、例えば、ゲート電極Ｇの側壁に形成したサイドウォール膜（図示せず）をマスクに、不純物を注入し、高濃度不純物領域（ソース、ドレイン領域）１３ｂを形成する。なお、上記不純物は、所望の形状のフォトレジスト膜などをマスクに注入してもよい。
【００５８】
ここでは、ゲート電極Ｇと単結晶シリコン膜１３との重なる領域（低濃度不純物領域１３ａ間）が、チャネル領域１３ｃとなる。チャネル長は、Ｄ１である。また、低濃度不純物領域１３ａのｙ方向の長さは、Ｄ２であり、Ｄ＞Ｄ１＋２Ｄ２と、なっている（図７）。以上の工程により、ＬＤＤ型の薄膜トランジスタが形成される。
【００５９】
次いで、図８および図９に示すように、ゲート電極Ｇ上に層間絶縁膜１９として例えば酸化シリコン膜をＣＶＤ法で堆積する。次いで、高濃度不純物領域１３ｂの一方上の層間絶縁膜１９およびゲート絶縁膜１５をエッチングし、コンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜１９上に導電性膜を堆積し、エッチバックすることにより接続部（プラグ）Ｐ１を形成する。次いで、プラグＰ１上を含む層間絶縁膜１９上に透明導電性膜として例えばＩＴＯ（酸化インジウムスズ：Indium Tin Oxide）膜をスパッタリング法で堆積する。次いで、ＩＴＯ膜をパターニングすることで画素電極２１を形成する（図９）。なお、接続部Ｐ１と画素電極２１を同時に形成してもよい。また、接続部Ｐ１と画素電極２１を低抵抗配線で接続する構成としてもよい。
【００６０】
次いで、図１０〜図１３に示すように、画素電極２１上に層間絶縁膜２５としてポリイミド膜を形成する。ポリイミド膜は、例えば、ポリイミド樹脂溶液を層間絶縁膜１９上に塗布し、硬化させることにより形成する。ポリイミド膜により、平坦性が向上する。
【００６１】
次いで、高濃度不純物領域１３ｂの他方上の層間絶縁膜１９、２５をエッチングし、接続部Ｐ１と同様に、接続部Ｐ２を形成する。次いで、接続部Ｐ２上を含む層間絶縁膜２５上に導電性膜を堆積し、パターニングすることで配線（ソース配線、導電性膜）２７を形成する。この配線２７は、ｙ方向に延在するライン状のパターンである（図１３）。なお、接続部Ｐ２と配線２７を同時に形成してもよい。
【００６２】
この後、配線２７上に絶縁膜や配向膜等を形成し、液晶パネルのいわゆるＴＦＴ基板が完成する。さらに、ガラス基板上に、遮光膜、対向電極および配向膜などが形成された対向基板を準備し、ＴＦＴ基板と対向基板との間に液晶を封入することにより液晶パネルが略完成する。
【００６３】
このように、本実施の形態によれば、前述した光リーク電流を低減できる薄膜トランジスタを形成することができる。また、単結晶シリコン膜１３の両側の凹部１２に、ゲート電極材料を埋め込んだので、簡易な工程で薄膜トランジスタを形成することができる。
【００６４】
さらに、上記特許文献１のように、薄膜トランジスタのチャネル領域の下部に予め遮光層を形成する必要が無く、ＳＯＩ基板の貼り合せ精度の劣化による歩留まり低下を回避できる。
＜実施の形態２＞
図１４〜図１８は、本実施の形態の薄膜トランジスタ（液晶パネル）の第１〜第４の構成を示す断面図である。
（第１構成）
実施の形態１においては、単結晶シリコン膜１３と基板１０Ａとの間の絶縁膜１０Ｂが実施的に基板と同じ材料（酸化シリコン膜：ＳｉＯ2）の場合について説明したが、これらを異なる材料層としてもよい。
【００６５】
例えば、石英基板（１０Ａ）と単結晶シリコン基板とを樹脂材料で接着し、ＳＯＩ基板を形成した場合、図１４に示すように、単結晶シリコン膜１３と基板１０Ａとの間には樹脂材料膜１１Ａが残存する。樹脂材料としては、例えば、熱硬化性樹脂や紫外線硬化性樹脂などを用いることができる。
【００６６】
なお、本例においては、ＳＯＩ基板Ｓの構成および製造工程以外は、実施の形態１と同様である。
（第２構成）
また、図１５に示すように、石英基板（１０Ａ）に変えて、樹脂基板１１Ｂを用いてもよい。樹脂基板１１Ｂとしては、例えば、ポリカーボネート（Polycarbonate）、ポリエチレンテレフタレート（Polyethylene terephthalate）などの樹脂を用いた基板を用いることができる。
【００６７】
なお、本例においては、樹脂基板１１Ｂを用いる点以外の構成および製造工程は、実施の形態１と同様である。
（第３構成）
また、単結晶シリコン膜１３と基板１０Ａとの間に複数の異なる絶縁層を積層してもよい。図１６は、２層の絶縁膜（１１Ｃ、１１Ｄ）を積層した場合の構成を示す図である。図１７は、基板１０Ａ上にＮ層の絶縁層（１１（１）…１１（Ｎ−１）、１１（Ｎ））を有する場合の構成を示す図である。Ｎは、１以上の自然数である。
【００６８】
なお、本例においては、基板１０Ａ上に複数の絶縁層を有する点以外の構成および製造工程は、実施の形態１と同様である。
【００６９】
このように、本実施の形態の第１〜第３構成においても、単結晶シリコン膜１３の両側に、絶縁層を介して基板にまで到達する凹部１２を設け、チャネル領域１３ｃ等を凹部１２内の材料で挟み込んだ構造とすることができる。よって、実施の形態１と同様に、薄膜トランジスタのチャネル領域１３ｃや低濃度不純物領域１３ａにおいて発生する光リーク電流を低減できる。よって、液晶パネルなどに用いた場合には、暗電流を防止し、画質の向上を図ることができる。なお、凹部１２のパターンは、少なくともチャネル領域１３ｃを覆うよう形成されていれば光リーク電流低減の効果がある。
【００７０】
また、本実施の形態の薄膜トランジスタの製造工程によれば、前述した光リーク電流を低減できる薄膜トランジスタを形成することができる。さらに、単結晶シリコン膜１３の両側の凹部１２に、ゲート電極材料を埋め込むことで、簡易な工程で薄膜トランジスタを形成することができる等の効果を奏する。
（第４構成）
上記第１〜第３構成においては、凹部１２の底部を基板まで到達させる、即ち、凹部１２の形成の際に、基板１０Ａが露出するまでエッチングを行ったが、単結晶シリコン膜１３の下層の層の途中でエッチングを終了してもよい。図１８は、基板１０Ａ上にＮ層の絶縁層（１１（１）…１１（Ｋ）…１１（Ｎ−１）、１１（Ｎ））を有し、凹部１２の底部がＫ層までしか到達していない場合の構成を示す図である。Ｎは、１以上の自然数（Ｎ≧１）、Ｋは、Ｎ以上で、かつ、１以上の自然数である（Ｎ≧Ｋ≧１）。
【００７１】
なお、本例においては、基板１０Ａ上に複数の絶縁層を有する点、および凹部１２の形成の際、複数の絶縁層の途中でエッチングを終了する点以外の構成および製造工程は、実施の形態１と同様である。
【００７２】
このように、単結晶シリコン膜１３の下層に位置する絶縁層中に凹部１２を形成してもよい。
【００７３】
この第４構成においても、単結晶シリコン膜１３の両側に、単結晶シリコン膜１３の下層に位置する絶縁層まで到達する凹部１２を設け、チャネル領域１３ｃ等を凹部１２内の材料で挟み込んだ構造とすることができる。よって、実施の形態１と同様に、薄膜トランジスタのチャネル領域１３ｃや低濃度不純物領域１３ａにおいて発生する光リーク電流を低減できる。よって、液晶パネルなどに用いた場合には、暗電流を防止し、画質の向上を図ることができる。なお、凹部１２のパターンは、少なくともチャネル領域１３ｃを覆うよう形成されていれば光リーク電流低減の効果がある。
【００７４】
また、本実施の形態の薄膜トランジスタの製造工程によれば、前述した光リーク電流を低減できる薄膜トランジスタを形成することができる。さらに、単結晶シリコン膜１３の両側の凹部１２に、ゲート電極材料を埋め込むことで、簡易な工程で薄膜トランジスタを形成することができる等の効果を奏する。
【００７５】
上記の通り基板（基板上の絶縁層を含む）の形態には種々のものがある。なお、基板１０Ａ上に直接単結晶シリコン膜１３を成膜し、ＳＯＩ基板としてもよい。また、半導体膜として単結晶シリコン膜１３の代わりに多結晶シリコン膜を用いてもよい。但し、前述したとおり、単結晶シリコン膜を用いた場合、結晶欠陥によるキャリアの再結合は期待できず、光リーク電流が増加する傾向にあるため、本実施の形態（以下のものも含む）は、単結晶シリコン膜を有するＳＯＩ基板に用いて効果的である。
＜実施の形態３＞
図１９は、本実施の形態の薄膜トランジスタ（液晶パネル）の構成を示す断面図又は平面図である。
【００７６】
図１９（Ａ）に示すように、層間絶縁膜１９上にキャパシタＣを形成し、下層電極と接続部Ｐ１ｂを接続した構成としてもよい。また、配線２７の下層の層間絶縁膜２５Ａを黒色ポリイミド膜とし、遮光性を持たせてもよい。この場合、黒色ポリイミド膜を配線２７と同様にライン状にパターニングし、ライン間には、透過性のポリイミド膜２５を形成する。
【００７７】
また、上記実施の形態においては、単結晶シリコン膜１３を、ｙ方向に延在する略矩形のパターンとしたが、図１９（Ｂ）に示すように、単結晶シリコン膜１３を、ｘ方向に延在する略矩形のパターンとしてもよい。この場合、単結晶シリコン膜１３の両側の凹部（溝）１２をｘ方向に延在する略矩形状のパターンとなるよう形成する。
【００７８】
即ち、主としてｘ方向に延在するゲート電極Ｇを形成する際、ゲート電極材料により凹部１２内を埋め込む。この場合、ゲート電極Ｇは、ｘ方向に延在する幹線Ｇａと、この幹線からｙ方向に延在する支線Ｇｂとを有するよう形成する。ここでは、支線Ｇｂの端部に幅広部Ｇｃを設けてある。なお、他の構成および他の製造工程は、上記実施の形態１等と同様である。
＜実施の形態４＞
実施の形態１においては、凹部１２内をゲート電極Ｇを構成する材料（ゲート電極材料）で埋め込んだ（図１１参照）が、ゲート電極材料とは異なる材料で埋め込んでもよい。図２０〜図２２は、本実施の形態の薄膜トランジスタ（液晶パネル）の構成を示す断面図および平面図である。なお、実施の形態１等と同じ部位には、同一又は関連する符号を付しその説明を省略する。
【００７９】
図２０（Ａ）および（Ｂ）に示すように、凹部（溝）１２内に埋め込み材料として例えばタングステン（Ｗ）膜１６を埋め込んでも良い。例えば、凹部（溝）１２を形成した後、その上部に、埋め込み材料として例えばタングステン（Ｗ）膜１６をスパッタリング法で形成する。次いで、下層の酸化シリコン膜（１５、１０Ｂ）が露出するまでエッチバックし、凹部１２内にＷ膜１６を形成する。次いで、Ｗ膜１６上を含む石英基板１０Ａの上部に、ゲート電極材料として多結晶シリコン膜をＣＶＤ法などで全面に堆積する。次いで、多結晶シリコン膜をｘ方向に延在するライン状にパターニングし、ゲート電極Ｇを形成する。なお、他の構成および他の製造工程は、実施の形態１と同様である。
【００８０】
このように、埋め込み材料としてゲート電極Ｇの材料と異なる材料を用いてもよい。例えば、ゲート電極Ｇの材料より遮光性の大きい材料を埋め込むことにより、遮光性を向上させることができる。
【００８１】
また、図２１（Ａ）および（Ｂ）に示すように、ゲート電極材料で、凹部１２の一部を埋め込んでもよい。例えば、凹部１２上を含む石英基板１０Ａの上部にゲート電極材料として多結晶シリコン膜をＣＶＤ法などで全面に堆積する。この際、凹部１２の側面および底面には所定の厚さの多結晶シリコンが形成されるが、凹部１２内に、未充填の窪み１２ａが生じている。
【００８２】
次いで、上記窪み１２ａ上に、埋め込み材料として例えばタングステン（Ｗ）膜１６をスパッタリング法で形成する。次いで、下層の多結晶シリコン膜（ゲート電極材料）が露出するまでエッチバックし、窪み１２ａ内にＷ膜１６を形成する。次いで、多結晶シリコン膜等をｘ方向に延在するライン状にパターニングし、ゲート電極Ｇを形成する。なお、他の構成および他の製造工程は、実施の形態１と同様である。特に、図２１の構成は、ゲート電極Ｇの膜厚が小さい場合に有用である。
【００８３】
また、図２２（Ａ）および（Ｂ）に示すように、ゲート電極Ｇをいわゆるポリメタルゲートとしてもよい。即ち、凹部１２上を含む石英基板１０Ａの上部にゲート電極材料として多結晶シリコン膜１６ａをＣＶＤ法などで全面に堆積する。この際、凹部１２の側面および底面には所定の厚さの多結晶シリコンが形成されるが、凹部１２内に、未充填の窪み１２ａが生じている。次いで、上記窪み１２ａ上を含む多結晶シリコン膜上に、例えばタングステン（Ｗ）膜１６ｂをスパッタリング法で形成する。次いで、多結晶シリコン膜１６ａおよびＷ膜１６ｂの積層膜をｘ方向に延在するライン状にパターニングし、ゲート電極Ｇを形成する。なお、他の構成および他の製造工程は、実施の形態１と同様である。この場合、多結晶シリコン膜１６ａとＷ膜１６ｂとの間にバリアメタル（例えば、窒化タングステン）を形成してもよい。また、多結晶シリコン膜１６ａとＷ膜１６ｂの接触部をシリサイド化させてもよい。この場合、ポリサイドゲートとなる。
【００８４】
なお、図２０〜図２２においては、Ｗを用いたが、この他、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステンシリサイド、又はモリブデンシリサイドなどを用いてもよい。これらの材料は、多結晶シリコンより遮光性が高く、効果的である。また、これらの材料は、低抵抗材料であり、ゲート電極Ｇの低抵抗化を図ることができる。
【００８５】
なお、本実施の形態のゲート電極の構成を実施の形態２および３のゲート電極に適用してもよい。
＜実施の形態５＞
上記実施の形態１〜４においては、チャネル領域１３ｃ等を凹部１２内の材料で挟み込んだ構造とすることで、チャネル領域１３ｃ等における光リーク電流の低減を図っている。凹部１２を形成しない場合と比較し、凹部１２を形成することで、チャネル領域１３ｃ等に対する遮光性は向上する（図１１参照）。さらに、凹部１２の深さは、深いほど遮光性は向上する。しかしながら、凹部が深くなると、アスペクト比も大きくなり加工がし難くなる等の問題も生じるため、遮光性を効率よく確保できるよう薄膜トランジスタ構成（凹部の形状を含む）を最適化できることが好ましい。
【００８６】
そこで、本実施の形態では、凹部深さ（Ｌｃ）と、凹部間距離ｔｃを最適化することで、遮光性の更なる向上を図る。
【００８７】
図２３および図２４は、本実施の形態の薄膜トランジスタ（液晶パネル）の構成を示す断面図である。本実施の形態の薄膜トランジスタは、凹部深さに関する下記の要素Ｌｃ、およびｔｃが、［式１］を満たすよう構成（設定）されていることを除いては、実施の形態１（図１１、図１２）と同様の構成を有する。
【００８８】
即ち、図２３に示すように、凹部１２の底面と単結晶シリコン膜（チャネル領域）１３の底部の中点ＣＰ（ｙ方向に延在する中心線ＣＬ、図１３参照）との距離をＬｃと、凹部１２の底面間の距離をｔｃと、ｎを基板（同じ材料である絶縁膜１０Ｂも含む）の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ…［式１］
を満たすように構成することで、遮光性を向上させることができる。
【００８９】
なお、単結晶シリコン膜１３の低濃度不純物領域１３ａ部においても［式１］を満たすように構成することが好ましい（図２４参照）。［式１］を満たすように構成することにより、光リーク電流の更なる低減を図ることができる。以下に、詳細に説明する。
［Ｌｃ、ｎおよびｔｃの関係と遮光性について］
図２３に示すように、凹部１２の底面と単結晶シリコン膜１３の底部の中点ＣＰとの距離をＬｃ（ｎｍ）と、距離Ｌｃと中心線からの垂線とのなす角をθｃと、凹部の底面間の距離をｔｃ（ｎｍ）と、ｎを基板の屈折率とし、迷光の侵入角をθｃとする。ここで、凹部１２の底面とは、凹部１２の底面のうち、単結晶シリコン膜１３側の端部をいう。
【００９０】
この際、ゲート電極Ｇの材料で埋め込まれた凹部１２によって規定される光導波路（主に、チャネル領域）に迷光が侵入しないようにするためには、レイリーの回折限界式から、
ｔｃ＜（０．６１×λ）／（ｎ×ｓｉｎθｃ）…［式１ａ］
を満たせばよい。
【００９１】
ここでλを、可視光波長の下限４００（ｎｍ）とし、ｓｉｎθｃをｔｃとＬｃで表すと、
ｎｔｃ2＜４８８Ｌｃ…［式１］
となる。
【００９２】
なお、ｎは、基板１０Ａの屈折率であり上記構成においては、ｎ（ＳｉＯ2）＝１．５である。また、凹部１２の深さをＤＥとした場合、ＤＥ＝Ｌｃ×ｃｏｓθｃとなる。
【００９３】
さらに、［式１］は、単結晶シリコン膜１３と基板１０Ａとの間の絶縁膜１０Ｂが基板と同じ屈折率（酸化シリコン膜、ｎ＝１．５）である場合に適用可能である。即ち、単一部材上に、単結晶シリコン膜１３が配置されている場合に有用である。
【００９４】
このように、上記［式１］を満たすようにｔｃとＬｃを制御することで、迷光のチャネル領域１３ｃへの侵入を防ぐことができる。よって、光リーク電流による画質の低下を低減できる。
【００９５】
本実施の形態の薄膜トランジスタは、実施の形態１と同様に形成することができる。但し、上記［式１］の関係を満たすようｔｃおよびＬｃが設定されている。
【００９６】
また、本実施の形態の薄膜トランジスタの設計においては上記［式１］の関係を満たすようｔｃおよびＬｃが設定される。例えば、微細化が進み、ｔｃが小さくなる場合には、上記［式１］を満たす範囲でＬｃを小さく、即ち、凹部１２の深さ（ＤＥ）を浅くしても、遮光性を確保することができる。
【００９７】
なお、上記［式１］は、凹部１２の深さ（ＤＥ）の下限を示しているとも言える（ＤＥ＞１．５×ｃｏｓθｃ×ｔｃ2／４８８）。
＜実施の形態６＞
本実施の形態においては、隣接する薄膜トランジスタを考慮した下記の要素ｔｃ、ｔｐおよびＤＥの設定について説明する。
【００９８】
図２５は、本実施の形態の薄膜トランジスタ（液晶パネル）の構成を示す断面図である。本実施の形態の薄膜トランジスタは、下記の要素ｔｃ、ｔｐおよびＤＥが、［式２］および［式３］を満たすよう構成（設定）されていることを除いては、実施の形態１（図１１、図１２）と同様の構成を有する。
【００９９】
即ち、図２５に示すように、隣接する２つの薄膜トランジスタＴ１、Ｔ２について、凹部（対）１２−１、１２−２の深さをＤＥと、凹部１２−１間の距離をｔｃと、また、一の薄膜トランジスタＴ１の凹部１２−１とｘ方向に隣接する他の薄膜トランジスタＴ２の凹部１２−２の間の距離をｔｐ（ｎｍ）と、ｎを基板の屈折率と、迷光の侵入角をθｃとする。ここでλLを、液晶パネルの使用波長範囲の最長波長、λSを、使用波長範囲の最短波長とする。例えば、可視光を使用する場合、最短波長λSは４００（ｎｍ）程度で、最長波長λLは８００（ｎｍ）程度である。
上記の場合に、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2…［式２］
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2…［式３］
を満たすように薄膜トランジスタを構成することで、遮光性を向上させることができる。
【０１００】
なお、単結晶シリコン膜１３の低濃度不純物領域１３ａ部においても［式２］および［式３］を満たすように構成することが好ましい（図２６参照）。これらの式を満たすように薄膜トランジスタを構成することにより、光リーク電流の更なる低減を図ることができる。以下に、詳細に説明する。
［ｔｃ、ｔｐおよびＤＥの関係と遮光性について］
図２５に示す構成において、ゲート電極Ｇの材料で埋め込まれた凹部１２によって規定される光導波路（主に、チャネル領域、ｔｃ）に迷光が侵入しないようにするためには、レイリーの回折限界式から、
ｔｃ＜（０．６１×λS）／（ｎ×ｓｉｎθｃ）…［式２Ａ］
ここで、ｓｉｎθｃ＝（ｔｃ／２）／（ＤＥ2＋（ｔｃ／２）2）1/2…［式２Ｂ］であるから、
［式２Ｂ］を［式２Ａ］に代入すると、
ｔｃ＜１．２２λS（ＤＥ2＋（ｔｃ／２）2）1/2）／ｎｔｃ…［式２Ｃ］
ｎｔｃ2＜１．２２λS（ＤＥ2＋（ｔｃ／２）2）1/2）…［式２Ｄ］
両辺を２乗すると、
ｎ2ｔｃ4＜１．４９λS2（ＤＥ2＋（ｔｃ／２）2）…［式２Ｅ］
よって、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2…［式２］
となる。
【０１０１】
一方、図２５に示す構成において、画素電極２１下（ｔｐ）に、十分な光を透過させるためには、上記［式２］において、ｔｃをｔｐに、λSをλLに、置き換え、不等号の向きを逆向きにすればよい。
よって、
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2…［式３］
となる。
【０１０２】
前述の通り、可視光を使用する場合、最短波長λSは４００（ｎｍ）程度で、最長波長λLは８００（ｎｍ）程度である。また、ｎは、基板１０Ａの屈折率であり上記構成においては、ｎ（ＳｉＯ2）＝１．５である。また、凹部１２の深さをＤＥとした場合、ＤＥ＝Ｌｃ×ｃｏｓθｃとなる。さらに、上記［式２］および［式３］は、単結晶シリコン膜１３と基板１０Ａとの間の絶縁膜１０Ｂが基板と同じ屈折率（酸化シリコン膜、ｎ＝１．５）である場合に適用可能である。
【０１０３】
このように、上記［式２］および［式３］を満たすようにｔｃ、ｔｐとＬｃを制御することで、迷光のチャネル領域１３ｃへの侵入を防ぎつつ、画素部には十分な光が透過することとなる。よって、高精細な画質を提供することができる。
【０１０４】
本実施の形態の薄膜トランジスタは、実施の形態１と同様に形成することができる。但し、上記［式２］および［式３］の関係を満たすようｔｃ、ｔｐおよびＤＥが設定されている。
【０１０５】
また、本実施の形態の薄膜トランジスタの設計においては上記［式２］および［式３］の関係を満たすようｔｃ、ｔｐおよびＤＥが設定される。例えば、微細化が進み、ｔｃおよびｔｐが小さくなる場合には、ＤＥを［式２］および［式３］を満たす範囲でできるだけ大きくなるよう調整して、遮光性を向上させる。上記［式２］および［式３］は、凹部１２の深さ（ＤＥ）の下限および上限を示しているとも言える。
【０１０６】
なお、凹部１２−１の底面と単結晶シリコン膜（チャネル領域）１３の底部の中点ＣＰ（ｙ方向に延在する中心線ＣＬ）との距離をＬｃとすると、ＤＥとＬｃの関係は、ＤＥ＝Ｌｃ×ｃｏｓθｃである。また、ｔｐは、凹部対１２−１と凹部対１２−２との最短距離とも定義できる。
【０１０７】
なお、実施の形態５および６では、凹部（１２、１２−１、１２−２）の底部が、基板１０Ａまで達している場合を例に説明したが、凹部の底部が、絶縁膜１０Ｂ中に位置していてもよい。前述したように、基板１０Ａと絶縁膜１０Ｂとは同一材料であるため、凹部の底部が、絶縁膜１０Ｂ中に位置していても、上記各式（［式１］〜［式３］）が成立する。
【０１０８】
さらに、基板１０Ａと絶縁膜１０Ｂとが異なる材料で構成されていても、凹部の底部が、絶縁膜１０Ｂ中に位置していれば、上記式のｎを「基板１０Ａと異なる材料よりなる絶縁膜１０Ｂ」の屈折率ｎaと代替することで、上記各式（［式１］〜［式３］）が成立する。なお、基板１０Ａと絶縁膜１０Ｂとが異なる材料で構成されていても、凹部の底部が、絶縁膜１０Ｂ中に位置している場合とは、例えば、実施の形態２の（第４構成）のＮ＝Ｋ＝１の場合である。
＜電気光学装置および電子機器＞
図２７は、本実施形態の薄膜トランジスタを用いた電気光学装置（表示装置）の構成例を示す回路図である。図２７に示すように、表示装置１は、表示領域（１ａ）内にマトリクス状に配置された複数の画素を有する。この画素は、配線（２７）とゲート電極線（Ｇ）との交点に配置されている。また、各画素は、画素電極（２１）および薄膜トランジスタ（Ｔ）を有している。例えば、配線（２７）は、Ｘドライバにより駆動され、また、ゲート電極線（Ｇ）は、Ｙドライバにより駆動される。
【０１０９】
このような電気光学装置（液晶パネル）において高輝度光源が用いられることがあり、本発明の半導体装置（薄膜トランジスタ）を適用して効果的である。特に、液晶パネルの上部に遮光膜を用いる場合には高輝度光源が用いられることが多く、迷光が生じやすい。よって、本発明を適用して効果的である。
【０１１０】
図２８は、表示装置１を適用可能な電子機器の例を示す図である。上述した表示装置１は、種々の電子機器に適用可能である。
【０１１１】
図２８（Ａ）は携帯電話への適用例であり、当該携帯電話１２０は、アンテナ部１２１、音声出力部１２２、音声入力部１２３、操作部１２４、及び本発明の表示装置１を備えている。このように本発明の表示装置１を携帯電話の表示部として組み込むことができる。
【０１１２】
図２８（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ１３０は、受像部１３１、操作部１３２、音声入力部１３３、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、ビデオカメラやデジタルカメラ等のファインダや表示部として組み込むことができる。
【０１１３】
図２８（Ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ１４０は、カメラ部１４１、操作部１４２、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、コンピュータ装置の表示部として組み込むことができる。
【０１１４】
図２８（Ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ１５０は、バンド１５１、光学系収納部１５２及び本発明の表示装置１を備えている。このように本発明の表示装置１はヘッドマウントディスプレイ等の画像表示源として組み込むことができる。
【０１１５】
図２８（Ｅ）はリア型プロジェクタへの適用例であり、当該プロジェクタ１６０は、筐体１６１に、光源１６２、合成光学系１６３、ミラー１６４、１６５、スクリーン１６６、及び本発明の表示装置１を備えている。このように本発明の表示装置１はリア型プロジェクタの画像表示源として組み込むことができる。
【０１１６】
図２８（Ｆ）はフロント型プロジェクタへの適用例であり、当該プロジェクタ１７０は、筐体１７２に光学系１７１及び本発明の表示装置１を備え、画像をスクリーン１７３に表示可能になっている。このように本発明の表示装置１はフロント型プロジェクタの画像表示源として組み込むことができる。
【０１１７】
特に、プロジェクタに用いられる液晶パネルに侵入する光強度は極めて高く、また、当該液晶パネルには、高画質が要求される。よって、迷光が生じやすいが、本発明を適用することで、迷光の影響を低減でき、出力画像の高画質化を実現することができる。
【０１１８】
また、本発明に係る表示装置１は、上述した例に限らず表示装置を適用可能な各種電子機器に組み込むことができる。例えば、表示機能付きファックス装置、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも組み込むことができる。
【０１１９】
このように本発明に係る薄膜トランジスタ（半導体装置）を電気光学装置および電子機器に組み込むことにより、装置性能の向上や製造の簡略化を図ることができる。
【０１２０】
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【０１２１】
例えば、上記実施の形態において、λ、λS、λLについては、可視光を例に説明したが、これらの数値については、液晶パネル（装置）に用いられる光源の波長に応じて適宜変更可能である。また、上記実施の形態における各種要素（ＤＥ、Ｌｃ、ｔｃ、ｔｐ、ｌ、ＣＰなど）は、製造ばらつきなどのため、本発明の趣旨を逸脱しない範囲で、ある程度のばらつきや範囲をもって考慮されるべきものである。また、上記実施の形態においては、液晶パネルに用いられる薄膜トランジスタを例に説明したが、この他、基板側からの遮光性を要する薄膜トランジスタおよびそれを用いた装置に広く適用可能である。
【図面の簡単な説明】
【０１２２】
【図１】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図２】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図３】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図４】実施の形態１の薄膜トランジスタの製造方法を示す平面図である。
【図５】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図６】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図７】実施の形態１の薄膜トランジスタの製造方法を示す平面図である。
【図８】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図９】実施の形態１の薄膜トランジスタの製造方法を示す平面図である。
【図１０】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図１１】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図１２】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図１３】実施の形態１の薄膜トランジスタの製造方法を示す平面図である。
【図１４】実施の形態２の薄膜トランジスタの第１構成例を示す断面図である。
【図１５】実施の形態２の薄膜トランジスタの第２構成例を示す断面図である。
【図１６】実施の形態２の薄膜トランジスタの第３構成例を示す断面図である。
【図１７】実施の形態２の薄膜トランジスタの第３構成例を示す断面図である。
【図１８】実施の形態２の薄膜トランジスタの第４構成例を示す断面図である。
【図１９】実施の形態３の薄膜トランジスタの構成を示す断面図又は平面図である。
【図２０】実施の形態４の薄膜トランジスタの構成を示す断面図および平面図である。
【図２１】実施の形態４の薄膜トランジスタの構成を示す断面図および平面図である。
【図２２】実施の形態４の薄膜トランジスタの構成を示す断面図および平面図である。
【図２３】実施の形態５の薄膜トランジスタの構成を示す断面図である。
【図２４】実施の形態５の薄膜トランジスタの構成を示す断面図である。
【図２５】実施の形態６の薄膜トランジスタの構成を示す断面図である。
【図２６】実施の形態６の薄膜トランジスタの構成を示す断面図である。
【図２７】実施の形態１〜６の薄膜トランジスタを用いた電気光学装置（表示装置）の構成例を示す回路図である。
【図２８】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
【０１２３】
１…表示装置、１ａ…表示領域、１０Ａ…基板、１０Ｂ…絶縁膜、１１Ａ…樹脂材料膜、１１Ｂ…樹脂基板、１１Ｃ、１１Ｄ…絶縁膜、１１（１）〜１１（Ｎ）…絶縁層、１２、１２−１、１２−２…凹部（溝）、１２ａ…窪み、１３…単結晶シリコン膜、１３ａ…低濃度不純物領域、１３ｂ…高濃度不純物領域、１３ｃ…チャネル領域、１５…ゲート絶縁膜、１６、１６ｂ…Ｗ膜、１６ａ…多結晶シリコン膜、１９…層間絶縁膜、２１…画素電極、２５、２５Ａ…層間絶縁膜、２７…配線、１６…Ｗ膜（埋め込み材料）、１６ａ…多結晶シリコン膜、１６ｂ…Ｗ膜、１２０…携帯電話、１２１…アンテナ部、１２２…音声出力部、１２３…音声入力部、１２４…操作部、１３０…ビデオカメラ、１３１…受像部、１３２…操作部、１３３…音声入力部、１４０…コンピュータ、１４１…カメラ部、１４２…操作部、１５０…ヘッドマウントディスプレイ、１５１…バンド、１５２…光学系収納部、１６０…プロジェクタ、１６１…筐体、１６２…光源、１６３…合成光学系、１６４、１６５…ミラー６４、６５、１６６…スクリーン、１７０…プロジェクタ、１７１…光学系、１７２…筐体、１７３…スクリーン、Ｃ…キャパシタ、ＣＰ…中点、Ｇ…ゲート電極（線）、Ｃａ…幹線、Ｇｂ…支線、Ｇｃ…幅広部、Ｐ１、Ｐ２…接続部、Ｓ…ＳＯＩ基板、Ｔ、Ｔ１、Ｔ２…薄膜トランジスタ
【技術分野】
【０００１】
本発明は、半導体装置、特に、液晶パネルなどの電気光学装置に用いられる半導体装置等に関する。
【背景技術】
【０００２】
電気光学装置に用いられる液晶パネルは、例えば液晶パネルの一方の面から光の入射を受け、この光を空間的に変調する。そして空間的に変調された光を、当該液晶パネルの他方の面から出射させることで画像や文字のパターンを形成している。ここで、上記光が液晶パネルを駆動する薄膜トランジスタ（ＴＦＴ: thin film transistor）のチャネル領域に侵入すると光リーク電流が発生し、画質の低下の要因となる。そこで、薄膜トランジスタと上記光の光源との間に遮光層を設け、光リーク電流を低減する技術が採用されている。
【０００３】
しかし、上記遮光層によっては、戻り光による光リーク電流を低減することはできない。即ち、上記光源からの光が、液晶パネルを透過し、液晶パネルの他方の面に配置されている構成部位において反射すると戻り光が生じる。また、液晶パネルの他方の面から独自に光が入射する場合もある。このような液晶パネルの他方の面から入射する光をここでは「迷光」という。この迷光が、薄膜トランジスタのチャネル領域に侵入しても光リーク電流が発生する。よって、迷光の侵入を防ぐため、薄膜トランジスタと基板との間に別の遮光層を設ける技術が検討されている。
【０００４】
一方、近年では装置の多画素化、１画素あたりの書き込み時間の短縮化や、高コントラスト化などの高性能化の要請に伴い、ＳＯＩ（Silicon on Insulator）基板上にトランジスタを形成する技術が検討されている。ＳＯＩ基板を用いることで、従来の多結晶の薄膜トランジスタに代えて、移動度が高い単結晶の薄膜トランジスタを形成することができる。よって、高速スイッチングなどトランジスタ特性の向上が可能となる。
【０００５】
例えば、下記特許文献１には、ＳＯＩ作製プロセスにおいて単結晶シリコン層を支持基板と貼り合わせる前に支持基板側に予め遮光層（４）を形成しておく技術が開示されている。
【特許文献１】特開平１０−２９３３２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者は、液晶パネルなどの電気光学装置に係る研究・開発を行っており、上記迷光対策を含む装置特性の向上を検討している。
【０００７】
特に、近年の装置の高性能化に伴い、装置を構成する光学部品やその他の部品点数が多くなっており、乱反射光（迷光）が生じやすくなっている。また、より明るい映像を得るために光源強度が上昇しており、戻り光の強度も増加する傾向にある。よって、迷光対策は益々重要となっている。
【０００８】
加えて、結晶性に優れた単結晶シリコン層を用いた場合、トランジスタ特性は格段に向上するものの、結晶欠陥によるキャリアの再結合は期待できない。即ち、迷光による励起によって発生したキャリア（電子、正孔）は結晶欠陥にトラップされず、光リーク電流となってしまう。よって、単結晶の薄膜トランジスタを用いる場合は、多結晶の薄膜トランジスタを用いる場合と比べ、より高い遮光性を必要とする。例えば、本発明者の調査によると、結晶欠陥の多い多結晶シリコン層を用いた場合に比べて、単結晶シリコン層の場合では同様の条件下で光リーク電流が約１０倍まで増加することが判明している。
【０００９】
この迷光対策としては、前述の通り、ガラス基板上に遮光膜を予め形成しておき、その上部に単結晶シリコン基板（単結晶シリコン層）を貼り合わせる技術がある。しかしながら、遮光膜の凹凸によって貼り合わせ強度が悪くなるという問題がある。
【００１０】
さらに、上記特許文献１においては、ガラス基板上の遮光膜上に、さらに絶縁層（５）を堆積し、ＣＭＰ（Chemical Mechanical Polishing、化学的機械研磨）法により、その表面を平坦化することにより、貼り合わせ強度を向上させている。
【００１１】
しかしながら、本発明者の検討によると、特許文献１に記載の技術を用いても、貼り合わせ精度は十分ではない。即ち、ＣＭＰ法によっても、その表面には、研磨ばらつきが生じ、特に、面内ばらつきが生じるため、基板表面の均一化には限界がある。
【００１２】
従って、結局のところ、ＣＭＰ法を行っても、遮光膜の厚さ以上の凹凸が生じる場合もあり、依然として、貼り合わせ不良が問題となる。その結果、安定した基板の製造が困難となり、基板製造コストが大きくなる。
【００１３】
そこで、本発明に係る具体的態様は、半導体装置の特性の向上、特に、遮光性の向上による光リーク電流の低減を目的とする。また、当該半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置は、基材と、前記基材上に形成され、第１方向に延在する半導体膜と、前記半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、前記半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部と、前記凹部内に配置された充填材料と、を有し、前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たす。
【００１５】
かかる構成によれば、凹部およびその内部の充填材料により、基材側からの光の入射が制限され、半導体膜（特に、チャネル）において発生する光リーク電流を低減できる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう構成（設定）することで、光リーク電流を効果的に低減することができる。
【００１６】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記凹部は、その底部が前記基板まで到達している。
【００１７】
本発明に係る半導体装置は、基材と、前記基材上に形成され、第１方向に延在し、離間して配置される第１および第２半導体膜と、前記第１および第２半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、前記第１半導体膜の両側に前記第１方向に延在するよう形成された一対の第１凹部と、前記第２半導体膜の両側に前記第１方向に延在するよう形成された一対の第２凹部と、前記第１および第２凹部内に配置された充填材料と、を有し、前記第１凹部間の距離をｔｃと、前記第１凹部と第２凹部間の最短距離をｔｐと、前記第１および第２凹部の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たす。
【００１８】
かかる構成によれば、凹部およびその内部の充填材料により、基材側からの光の入射が制限され、半導体膜（特に、チャネル）において発生する光リーク電流を低減できる。さらに、凹部の深さの関数である上記式を満たすよう構成（設定）することで、光リーク電流を効果的に低減することができる。また、第１凹部と第２凹部間には、充分な光の透過が可能となる。
【００１９】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記第１および第２凹部は、その底部が前記基板まで到達している。
【００２０】
例えば、前記充填材料は、前記ゲート電極を構成する材料である。ゲート電極を構成する材料で溝を充填することにより、その構成が簡素化される。また、その製造が容易となる。
【００２１】
例えば、前記ゲート電極を構成する材料は、多結晶シリコンである。このように、多結晶シリコンを用いてもよい。
【００２２】
例えば、前記充填材料は、多結晶シリコンとその上部に配置された、前記多結晶シリコンより遮光性の大きい材料である。かかる構成によれば、さらに、遮光性を向上できる。
【００２３】
例えば、前記多結晶シリコンより遮光性の大きい材料は、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステンシリサイド、又はモリブデンシリサイドである。
【００２４】
好ましくは、前記凹部の第１方向の長さは、前記半導体膜のチャネル領域の第１方向の長さより大きい。かかる構成によれば、光リーク電流が生じやすいチャネル領域を効果的に遮光することができる。
【００２５】
例えば、前記半導体膜は、チャネル領域の両側に低濃度不純物拡散領域を有し、前記凹部の第１方向の長さは、前記チャネル領域および前記低濃度不純物拡散領域の第１方向の長さより大きい。このように、チャネル領域に準じて光の影響を受け易い低濃度不純物拡散領域も遮光してもよい。
【００２６】
本発明に係る半導体装置の製造方法は、基材上に第１方向に延在する半導体膜を形成する工程と、前記半導体膜の両側に前記第１方向に延在する一対の凹部を形成する工程と、前記凹部内に充填材料を埋め込む工程と、前記半導体膜の上方に前記第１方向と交差する第２方向に延在するゲート電極を形成する工程と、を有し、前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすよう前記凹部を形成する。
【００２７】
かかる方法によれば、凹部およびその内部の充填材料により、遮光性を向上させた半導体装置を製造することができる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう設定することで、光リーク電流を効果的に低減させた半導体装置を製造することができる。
【００２８】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記凹部は、その底部が前記基板まで到達する凹部である。
【００２９】
本発明に係る半導体装置の製造方法は、基材上に、第１方向に延在し、離間して配置される第１および第２半導体膜を形成する工程と、前記第１および第２半導体膜のそれぞれの両側に前記第１方向に延在する第１凹部対および第２凹部対を形成する工程と、前記第１および第２凹部対内に充填材料を埋め込む工程と、前記第１および第２半導体膜の上方に前記第１方向と交差する第２方向に延在するゲート電極を形成する工程と、を有し、前記第１凹部対間の距離をｔｃと、前記第１凹部対と第２凹部対との間の最短距離をｔｐと、前記第１および第２凹部対の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たす。
【００３０】
かかる方法によれば、凹部およびその内部の充填材料により、遮光性を向上させた半導体装置を製造することができる。さらに、凹部の深さの関数である上記式を満たすよう設定することで、光リーク電流を効果的に低減させ、また、第１凹部対と第２凹部対間には、充分な光の透過が可能となる半導体装置を製造することができる。
【００３１】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記第１および第２凹部対は、その底部が前記基板まで到達する凹部である。
【００３２】
本発明に係る半導体装置の設計方法は、基材と、前記基材上に形成され、第１方向に延在する半導体膜と、前記半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、前記半導体膜の両側に前記第１方向に延在する一対の凹部と、前記凹部内に配置された充填材料と、を有する半導体装置の設計方法であって、前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすよう設計する。
【００３３】
かかる方法によれば、凹部およびその内部の充填材料により、遮光性を向上させた半導体装置を設計することができる。さらに、凹部の深さの関数であるＬｃ等を上記式を満たすよう設定することで、光リーク電流を効果的に低減させることができる。
【００３４】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記凹部は、その底部が前記基板まで到達する凹部である。
【００３５】
本発明に係る半導体装置の設計方法は、基材と、前記基材上に形成され、第１方向に延在し、離間して配置される第１および第２半導体膜と、前記第１および第２半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、前記第１半導体膜の両側に前記第１方向に延在する一対の第１凹部と、前記第２半導体膜の両側に前記第１方向に延在する一対の第２凹部と、前記第１および第２凹部内に配置された充填材料と、を有する半導体装置の設計方法であって、前記第１凹部間の距離をｔｃと、前記第１凹部と第２凹部間の最短距離をｔｐと、前記第１および第２凹部の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たすよう設計する。
【００３６】
かかる方法によれば、凹部およびその内部の充填材料により、遮光性を向上させた半導体装置を設計することができる。さらに、凹部の深さの関数である上記式を満たすよう設定することで、光リーク電流を効果的に低減させ、また、第１凹部対と第２凹部対間には、充分な光の透過が可能となる半導体装置を設計することができる。
【００３７】
例えば、前記基材は、基板とその上部に形成された絶縁膜よりなり、前記第１および第２凹部は、その底部が前記基板まで到達する凹部である。
【００３８】
本発明に係る電気光学装置は、上記半導体装置を有する。かかる構成によれば、電気光学装置特性を向上させることができる。
【００３９】
本発明に係る電子機器は、上記電気光学装置を有する。かかる構成によれば、電子機器特性を向上させることができる。
【００４０】
本発明に係る電気光学装置の製造方法は、上記半導体装置の製造方法を有する。かかる構成によれば、高性能の電気光学装置を製造することができる。
【００４１】
本発明に係る電子機器の製造方法は、上記電気光学装置の製造方法を有する。かかる構成によれば、高性能の電子機器を製造することができる。
【００４２】
なお、以下に、上記基材と凹部の底部との関係について説明する。上記基材は、例えば、基板とその上部に形成された「基板と同一材料の絶縁膜」よりなる。この場合、前記凹部の底部は、前記基板まで到達しても良いし、また、上記絶縁膜まで到達しても良い。また、上記基材は、例えば、基板とその上部に形成された「基板と異なる材料の絶縁膜」よりなり、前記凹部の底部が、上記絶縁膜まで到達している場合、上記各式において、ｎを基材中の上記「板と異なる材料の絶縁膜」の屈折率とすればよい。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。なお、平面図においても図面を解り易くするため適宜ハッチングを付すことがある。
＜実施の形態１＞
［薄膜トランジスタの構造］
図１〜図１３は、本実施の形態の薄膜トランジスタ（液晶パネル）の製造方法を示す断面図又は平面図である。
【００４４】
まず、最終工程図である図１０〜図１３を参照しながら、本実施の形態の薄膜トランジスタ（半導体装置）の構成について説明する。図１３は、平面図であり、図１０、図１１および図１２は、それぞれ図１３のＡ−Ａ、Ｂ−Ｂ又はＣ−Ｃ断面に対応する。なお、断面図において、説明の便宜上スケールを変えて表示した部分がある。また、本実施の形態の薄膜トランジスタの構成は、後述する製造方法の説明においてより明確となるため、ここでは、その特徴的な構成について説明する。
【００４５】
図１０に示すように、本実施の形態の薄膜トランジスタは、単結晶シリコン膜１３上にゲート絶縁膜１５を介して形成されたゲート電極Ｇと、ゲート電極Ｇの両側の単結晶シリコン膜１３中のＬＤＤ(Lightly Doped Drain)構造のソース、ドレイン領域（低濃度不純物領域１３ａおよび高濃度不純物領域１３ｂ）を有する。１３ｃは、チャネル領域である。
【００４６】
上記単結晶シリコン膜１３は、ｙ方向に延在する略矩形のパターンであり、ゲート電極（ゲート配線）Ｇは、主としてｘ方向に延在している（図１３）。
【００４７】
ここで、単結晶シリコン膜１３の両側には、ｙ方向に延在する略矩形状の凹部（溝）１２が形成されている（後述の図３、図４参照）。この凹部１２パターンのｙ方向の長さ（Ｄ）は、チャネル長Ｄ１および低濃度不純物領域のｙ方向の長さＤ２の２倍の和より大きい（Ｄ＞Ｄ１＋２Ｄ２、後述の図４、図５参照）。また、凹部１２の底部は、基板１０Ａまで到達しており、凹部１２の内部には、ゲート電極Ｇを構成する材料（ここでは、多結晶シリコン）が充填されている（図１１、図１２）。
【００４８】
また、図１０に示すように、本実施の形態の薄膜トランジスタの上部には、層間絶縁膜１９および２５が形成されている。また、一方の高濃度不純物領域１３ｂの上部には、接続部Ｐ1を介して画素電極２１が配置され、他方の高濃度不純物領域１３ｂの上部には、接続部Ｐ２を介して配線（ソース配線）２７が配置されている。なお、層間絶縁膜（１９、２５）中には、必要に応じて他の電極、配線又はキャパシタなどの素子を配置してもよい（図１９（Ａ）参照）。
【００４９】
このように、本実施の形態によれば、単結晶シリコン膜１３の両側に、凹部１２を設け、その内部に例えば、ゲート電極材料を埋め込んだので、チャネル領域１３ｃ等を凹部１２内の材料で挟み込んだ構造とすることができる。よって、基板側からの光（前述の迷光）の入射が制限され（図１１）、薄膜トランジスタのチャネル領域１３ｃや低濃度不純物領域１３ａにおいて発生する光リーク電流を低減できる。よって、液晶パネルなどに用いた場合には、暗電流を防止し、画質の向上を図ることができる。なお、凹部１２のパターンは、少なくともチャネル領域１３ｃを覆うよう形成（Ｄ＞Ｄ１）されていれば光リーク電流低減の効果がある。
［薄膜トランジスタの製造方法］
次いで、図１〜図１３を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともに、その構成をより明確にする。
【００５０】
図１に示すように、光透過性の基板１０Ａ、その上部の絶縁膜１０Ｂおよび単結晶シリコン膜１３を有するＳＯＩ基板Ｓを準備する。基板１０Ａは、例えば、透明の石英（ＳｉＯ2）基板である。なお、他のガラス基板を用いてもよい。また、絶縁膜１０Ｂは、例えば、酸化シリコン（ＳｉＯ2）膜である。
【００５１】
ＳＯＩ基板Ｓは、例えば、以下の工程で形成することができる。石英基板（１０Ａ）上に、その表面を熱酸化した単結晶シリコン基板の熱酸化膜側を配置し、熱処理を施すことで、貼り合わせる。その結果、石英基板（１０Ａ）と単結晶シリコン基板との界面には、絶縁膜（酸化シリコン膜）１０Ｂが残存する。但し、これらは同一材料（同一部材）である。ここでは、この基板１０Ａと絶縁膜１０Ｂとの積層部材を基材（支持部材、支持層）とする。次いで、単結晶シリコン基板を研磨等により薄膜化し、単結晶シリコン膜１３を形成する。
【００５２】
次いで、図２〜図４に示すように、単結晶シリコン膜１３を所望の形状、ここでは、ｙ方向に長辺を有する略矩形状にパターニングする（図４）。即ち、単結晶シリコン膜１３上に、フォトレジスト膜を形成し、露光・現像（フォトリソグラフィ）することにより略矩形状のフォトレジスト膜を形成する。次いで、フォトレジスト膜をマスクに、単結晶シリコン膜１３をエッチングする。次いで、残存するフォトレジスト膜を除去する。このフォトレジスト膜の形成から除去までの一連の工程をパターニングという。
【００５３】
次いで、単結晶シリコン膜１３の表面を熱酸化することによりゲート絶縁膜（酸化シリコン膜）１５を形成する。なお、単結晶シリコン膜１３上に絶縁膜をＣＶＤ（化学気相成長、Chemical Vapor Deposition）法などにより堆積し、パターニングすることによりゲート絶縁膜１５を形成してもよい。
【００５４】
次いで、単結晶シリコン膜１３の両側に凹部（溝）１２を形成する（図３）。この凹部１２もフォトリソグラフィ及びエッチングにより形成する。即ち、単結晶シリコン膜１３の下層の層（酸化シリコン膜１０Ｂおよび石英基板１０Ａ）を、石英基板（１０Ａ）が露出するまでエッチングする。また、この凹部１２は、ｙ方向に延在する略矩形状のパターンである（図４）。
【００５５】
次いで、図５〜図７に示すように、ｘ方向に延在するゲート電極Ｇを形成する。この際、ゲート電極材料により凹部１２内を埋め込む。
【００５６】
例えば、凹部１２上を含む絶縁膜１０Ｂの上部に、ゲート電極材料として多結晶シリコン膜をＣＶＤ法などで全面に堆積する。この際、凹部１２内は、ゲート電極材料で充填される。次いで、多結晶シリコン膜をパターニングすることにより、主としてｘ方向に延在し、凹部１２上において幅広部を有するゲート電極Ｇを形成する（図７）。なお、ゲート電極Ｇのパターンをｘ方向に延在するライン状としてもよい。言い換えれば、幅広部を設けなくてもよい。即ち、多結晶シリコン膜を、下層の酸化シリコン膜（１５、１０Ｂ）が露出するまでエッチングする。この際、凹部１２上のゲート電極Ｇの両側においては、多結晶シリコン膜が若干後退するが、凹部１２内に多結晶シリコンが残存していれば問題はない。
【００５７】
次いで、図５に示すように、ゲート電極Ｇをマスクとして、ゲート電極Ｇの両側の単結晶シリコン膜１３中に不純物を注入し、低濃度不純物領域１３ａを形成する。次いで、例えば、ゲート電極Ｇの側壁に形成したサイドウォール膜（図示せず）をマスクに、不純物を注入し、高濃度不純物領域（ソース、ドレイン領域）１３ｂを形成する。なお、上記不純物は、所望の形状のフォトレジスト膜などをマスクに注入してもよい。
【００５８】
ここでは、ゲート電極Ｇと単結晶シリコン膜１３との重なる領域（低濃度不純物領域１３ａ間）が、チャネル領域１３ｃとなる。チャネル長は、Ｄ１である。また、低濃度不純物領域１３ａのｙ方向の長さは、Ｄ２であり、Ｄ＞Ｄ１＋２Ｄ２と、なっている（図７）。以上の工程により、ＬＤＤ型の薄膜トランジスタが形成される。
【００５９】
次いで、図８および図９に示すように、ゲート電極Ｇ上に層間絶縁膜１９として例えば酸化シリコン膜をＣＶＤ法で堆積する。次いで、高濃度不純物領域１３ｂの一方上の層間絶縁膜１９およびゲート絶縁膜１５をエッチングし、コンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜１９上に導電性膜を堆積し、エッチバックすることにより接続部（プラグ）Ｐ１を形成する。次いで、プラグＰ１上を含む層間絶縁膜１９上に透明導電性膜として例えばＩＴＯ（酸化インジウムスズ：Indium Tin Oxide）膜をスパッタリング法で堆積する。次いで、ＩＴＯ膜をパターニングすることで画素電極２１を形成する（図９）。なお、接続部Ｐ１と画素電極２１を同時に形成してもよい。また、接続部Ｐ１と画素電極２１を低抵抗配線で接続する構成としてもよい。
【００６０】
次いで、図１０〜図１３に示すように、画素電極２１上に層間絶縁膜２５としてポリイミド膜を形成する。ポリイミド膜は、例えば、ポリイミド樹脂溶液を層間絶縁膜１９上に塗布し、硬化させることにより形成する。ポリイミド膜により、平坦性が向上する。
【００６１】
次いで、高濃度不純物領域１３ｂの他方上の層間絶縁膜１９、２５をエッチングし、接続部Ｐ１と同様に、接続部Ｐ２を形成する。次いで、接続部Ｐ２上を含む層間絶縁膜２５上に導電性膜を堆積し、パターニングすることで配線（ソース配線、導電性膜）２７を形成する。この配線２７は、ｙ方向に延在するライン状のパターンである（図１３）。なお、接続部Ｐ２と配線２７を同時に形成してもよい。
【００６２】
この後、配線２７上に絶縁膜や配向膜等を形成し、液晶パネルのいわゆるＴＦＴ基板が完成する。さらに、ガラス基板上に、遮光膜、対向電極および配向膜などが形成された対向基板を準備し、ＴＦＴ基板と対向基板との間に液晶を封入することにより液晶パネルが略完成する。
【００６３】
このように、本実施の形態によれば、前述した光リーク電流を低減できる薄膜トランジスタを形成することができる。また、単結晶シリコン膜１３の両側の凹部１２に、ゲート電極材料を埋め込んだので、簡易な工程で薄膜トランジスタを形成することができる。
【００６４】
さらに、上記特許文献１のように、薄膜トランジスタのチャネル領域の下部に予め遮光層を形成する必要が無く、ＳＯＩ基板の貼り合せ精度の劣化による歩留まり低下を回避できる。
＜実施の形態２＞
図１４〜図１８は、本実施の形態の薄膜トランジスタ（液晶パネル）の第１〜第４の構成を示す断面図である。
（第１構成）
実施の形態１においては、単結晶シリコン膜１３と基板１０Ａとの間の絶縁膜１０Ｂが実施的に基板と同じ材料（酸化シリコン膜：ＳｉＯ2）の場合について説明したが、これらを異なる材料層としてもよい。
【００６５】
例えば、石英基板（１０Ａ）と単結晶シリコン基板とを樹脂材料で接着し、ＳＯＩ基板を形成した場合、図１４に示すように、単結晶シリコン膜１３と基板１０Ａとの間には樹脂材料膜１１Ａが残存する。樹脂材料としては、例えば、熱硬化性樹脂や紫外線硬化性樹脂などを用いることができる。
【００６６】
なお、本例においては、ＳＯＩ基板Ｓの構成および製造工程以外は、実施の形態１と同様である。
（第２構成）
また、図１５に示すように、石英基板（１０Ａ）に変えて、樹脂基板１１Ｂを用いてもよい。樹脂基板１１Ｂとしては、例えば、ポリカーボネート（Polycarbonate）、ポリエチレンテレフタレート（Polyethylene terephthalate）などの樹脂を用いた基板を用いることができる。
【００６７】
なお、本例においては、樹脂基板１１Ｂを用いる点以外の構成および製造工程は、実施の形態１と同様である。
（第３構成）
また、単結晶シリコン膜１３と基板１０Ａとの間に複数の異なる絶縁層を積層してもよい。図１６は、２層の絶縁膜（１１Ｃ、１１Ｄ）を積層した場合の構成を示す図である。図１７は、基板１０Ａ上にＮ層の絶縁層（１１（１）…１１（Ｎ−１）、１１（Ｎ））を有する場合の構成を示す図である。Ｎは、１以上の自然数である。
【００６８】
なお、本例においては、基板１０Ａ上に複数の絶縁層を有する点以外の構成および製造工程は、実施の形態１と同様である。
【００６９】
このように、本実施の形態の第１〜第３構成においても、単結晶シリコン膜１３の両側に、絶縁層を介して基板にまで到達する凹部１２を設け、チャネル領域１３ｃ等を凹部１２内の材料で挟み込んだ構造とすることができる。よって、実施の形態１と同様に、薄膜トランジスタのチャネル領域１３ｃや低濃度不純物領域１３ａにおいて発生する光リーク電流を低減できる。よって、液晶パネルなどに用いた場合には、暗電流を防止し、画質の向上を図ることができる。なお、凹部１２のパターンは、少なくともチャネル領域１３ｃを覆うよう形成されていれば光リーク電流低減の効果がある。
【００７０】
また、本実施の形態の薄膜トランジスタの製造工程によれば、前述した光リーク電流を低減できる薄膜トランジスタを形成することができる。さらに、単結晶シリコン膜１３の両側の凹部１２に、ゲート電極材料を埋め込むことで、簡易な工程で薄膜トランジスタを形成することができる等の効果を奏する。
（第４構成）
上記第１〜第３構成においては、凹部１２の底部を基板まで到達させる、即ち、凹部１２の形成の際に、基板１０Ａが露出するまでエッチングを行ったが、単結晶シリコン膜１３の下層の層の途中でエッチングを終了してもよい。図１８は、基板１０Ａ上にＮ層の絶縁層（１１（１）…１１（Ｋ）…１１（Ｎ−１）、１１（Ｎ））を有し、凹部１２の底部がＫ層までしか到達していない場合の構成を示す図である。Ｎは、１以上の自然数（Ｎ≧１）、Ｋは、Ｎ以上で、かつ、１以上の自然数である（Ｎ≧Ｋ≧１）。
【００７１】
なお、本例においては、基板１０Ａ上に複数の絶縁層を有する点、および凹部１２の形成の際、複数の絶縁層の途中でエッチングを終了する点以外の構成および製造工程は、実施の形態１と同様である。
【００７２】
このように、単結晶シリコン膜１３の下層に位置する絶縁層中に凹部１２を形成してもよい。
【００７３】
この第４構成においても、単結晶シリコン膜１３の両側に、単結晶シリコン膜１３の下層に位置する絶縁層まで到達する凹部１２を設け、チャネル領域１３ｃ等を凹部１２内の材料で挟み込んだ構造とすることができる。よって、実施の形態１と同様に、薄膜トランジスタのチャネル領域１３ｃや低濃度不純物領域１３ａにおいて発生する光リーク電流を低減できる。よって、液晶パネルなどに用いた場合には、暗電流を防止し、画質の向上を図ることができる。なお、凹部１２のパターンは、少なくともチャネル領域１３ｃを覆うよう形成されていれば光リーク電流低減の効果がある。
【００７４】
また、本実施の形態の薄膜トランジスタの製造工程によれば、前述した光リーク電流を低減できる薄膜トランジスタを形成することができる。さらに、単結晶シリコン膜１３の両側の凹部１２に、ゲート電極材料を埋め込むことで、簡易な工程で薄膜トランジスタを形成することができる等の効果を奏する。
【００７５】
上記の通り基板（基板上の絶縁層を含む）の形態には種々のものがある。なお、基板１０Ａ上に直接単結晶シリコン膜１３を成膜し、ＳＯＩ基板としてもよい。また、半導体膜として単結晶シリコン膜１３の代わりに多結晶シリコン膜を用いてもよい。但し、前述したとおり、単結晶シリコン膜を用いた場合、結晶欠陥によるキャリアの再結合は期待できず、光リーク電流が増加する傾向にあるため、本実施の形態（以下のものも含む）は、単結晶シリコン膜を有するＳＯＩ基板に用いて効果的である。
＜実施の形態３＞
図１９は、本実施の形態の薄膜トランジスタ（液晶パネル）の構成を示す断面図又は平面図である。
【００７６】
図１９（Ａ）に示すように、層間絶縁膜１９上にキャパシタＣを形成し、下層電極と接続部Ｐ１ｂを接続した構成としてもよい。また、配線２７の下層の層間絶縁膜２５Ａを黒色ポリイミド膜とし、遮光性を持たせてもよい。この場合、黒色ポリイミド膜を配線２７と同様にライン状にパターニングし、ライン間には、透過性のポリイミド膜２５を形成する。
【００７７】
また、上記実施の形態においては、単結晶シリコン膜１３を、ｙ方向に延在する略矩形のパターンとしたが、図１９（Ｂ）に示すように、単結晶シリコン膜１３を、ｘ方向に延在する略矩形のパターンとしてもよい。この場合、単結晶シリコン膜１３の両側の凹部（溝）１２をｘ方向に延在する略矩形状のパターンとなるよう形成する。
【００７８】
即ち、主としてｘ方向に延在するゲート電極Ｇを形成する際、ゲート電極材料により凹部１２内を埋め込む。この場合、ゲート電極Ｇは、ｘ方向に延在する幹線Ｇａと、この幹線からｙ方向に延在する支線Ｇｂとを有するよう形成する。ここでは、支線Ｇｂの端部に幅広部Ｇｃを設けてある。なお、他の構成および他の製造工程は、上記実施の形態１等と同様である。
＜実施の形態４＞
実施の形態１においては、凹部１２内をゲート電極Ｇを構成する材料（ゲート電極材料）で埋め込んだ（図１１参照）が、ゲート電極材料とは異なる材料で埋め込んでもよい。図２０〜図２２は、本実施の形態の薄膜トランジスタ（液晶パネル）の構成を示す断面図および平面図である。なお、実施の形態１等と同じ部位には、同一又は関連する符号を付しその説明を省略する。
【００７９】
図２０（Ａ）および（Ｂ）に示すように、凹部（溝）１２内に埋め込み材料として例えばタングステン（Ｗ）膜１６を埋め込んでも良い。例えば、凹部（溝）１２を形成した後、その上部に、埋め込み材料として例えばタングステン（Ｗ）膜１６をスパッタリング法で形成する。次いで、下層の酸化シリコン膜（１５、１０Ｂ）が露出するまでエッチバックし、凹部１２内にＷ膜１６を形成する。次いで、Ｗ膜１６上を含む石英基板１０Ａの上部に、ゲート電極材料として多結晶シリコン膜をＣＶＤ法などで全面に堆積する。次いで、多結晶シリコン膜をｘ方向に延在するライン状にパターニングし、ゲート電極Ｇを形成する。なお、他の構成および他の製造工程は、実施の形態１と同様である。
【００８０】
このように、埋め込み材料としてゲート電極Ｇの材料と異なる材料を用いてもよい。例えば、ゲート電極Ｇの材料より遮光性の大きい材料を埋め込むことにより、遮光性を向上させることができる。
【００８１】
また、図２１（Ａ）および（Ｂ）に示すように、ゲート電極材料で、凹部１２の一部を埋め込んでもよい。例えば、凹部１２上を含む石英基板１０Ａの上部にゲート電極材料として多結晶シリコン膜をＣＶＤ法などで全面に堆積する。この際、凹部１２の側面および底面には所定の厚さの多結晶シリコンが形成されるが、凹部１２内に、未充填の窪み１２ａが生じている。
【００８２】
次いで、上記窪み１２ａ上に、埋め込み材料として例えばタングステン（Ｗ）膜１６をスパッタリング法で形成する。次いで、下層の多結晶シリコン膜（ゲート電極材料）が露出するまでエッチバックし、窪み１２ａ内にＷ膜１６を形成する。次いで、多結晶シリコン膜等をｘ方向に延在するライン状にパターニングし、ゲート電極Ｇを形成する。なお、他の構成および他の製造工程は、実施の形態１と同様である。特に、図２１の構成は、ゲート電極Ｇの膜厚が小さい場合に有用である。
【００８３】
また、図２２（Ａ）および（Ｂ）に示すように、ゲート電極Ｇをいわゆるポリメタルゲートとしてもよい。即ち、凹部１２上を含む石英基板１０Ａの上部にゲート電極材料として多結晶シリコン膜１６ａをＣＶＤ法などで全面に堆積する。この際、凹部１２の側面および底面には所定の厚さの多結晶シリコンが形成されるが、凹部１２内に、未充填の窪み１２ａが生じている。次いで、上記窪み１２ａ上を含む多結晶シリコン膜上に、例えばタングステン（Ｗ）膜１６ｂをスパッタリング法で形成する。次いで、多結晶シリコン膜１６ａおよびＷ膜１６ｂの積層膜をｘ方向に延在するライン状にパターニングし、ゲート電極Ｇを形成する。なお、他の構成および他の製造工程は、実施の形態１と同様である。この場合、多結晶シリコン膜１６ａとＷ膜１６ｂとの間にバリアメタル（例えば、窒化タングステン）を形成してもよい。また、多結晶シリコン膜１６ａとＷ膜１６ｂの接触部をシリサイド化させてもよい。この場合、ポリサイドゲートとなる。
【００８４】
なお、図２０〜図２２においては、Ｗを用いたが、この他、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステンシリサイド、又はモリブデンシリサイドなどを用いてもよい。これらの材料は、多結晶シリコンより遮光性が高く、効果的である。また、これらの材料は、低抵抗材料であり、ゲート電極Ｇの低抵抗化を図ることができる。
【００８５】
なお、本実施の形態のゲート電極の構成を実施の形態２および３のゲート電極に適用してもよい。
＜実施の形態５＞
上記実施の形態１〜４においては、チャネル領域１３ｃ等を凹部１２内の材料で挟み込んだ構造とすることで、チャネル領域１３ｃ等における光リーク電流の低減を図っている。凹部１２を形成しない場合と比較し、凹部１２を形成することで、チャネル領域１３ｃ等に対する遮光性は向上する（図１１参照）。さらに、凹部１２の深さは、深いほど遮光性は向上する。しかしながら、凹部が深くなると、アスペクト比も大きくなり加工がし難くなる等の問題も生じるため、遮光性を効率よく確保できるよう薄膜トランジスタ構成（凹部の形状を含む）を最適化できることが好ましい。
【００８６】
そこで、本実施の形態では、凹部深さ（Ｌｃ）と、凹部間距離ｔｃを最適化することで、遮光性の更なる向上を図る。
【００８７】
図２３および図２４は、本実施の形態の薄膜トランジスタ（液晶パネル）の構成を示す断面図である。本実施の形態の薄膜トランジスタは、凹部深さに関する下記の要素Ｌｃ、およびｔｃが、［式１］を満たすよう構成（設定）されていることを除いては、実施の形態１（図１１、図１２）と同様の構成を有する。
【００８８】
即ち、図２３に示すように、凹部１２の底面と単結晶シリコン膜（チャネル領域）１３の底部の中点ＣＰ（ｙ方向に延在する中心線ＣＬ、図１３参照）との距離をＬｃと、凹部１２の底面間の距離をｔｃと、ｎを基板（同じ材料である絶縁膜１０Ｂも含む）の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ…［式１］
を満たすように構成することで、遮光性を向上させることができる。
【００８９】
なお、単結晶シリコン膜１３の低濃度不純物領域１３ａ部においても［式１］を満たすように構成することが好ましい（図２４参照）。［式１］を満たすように構成することにより、光リーク電流の更なる低減を図ることができる。以下に、詳細に説明する。
［Ｌｃ、ｎおよびｔｃの関係と遮光性について］
図２３に示すように、凹部１２の底面と単結晶シリコン膜１３の底部の中点ＣＰとの距離をＬｃ（ｎｍ）と、距離Ｌｃと中心線からの垂線とのなす角をθｃと、凹部の底面間の距離をｔｃ（ｎｍ）と、ｎを基板の屈折率とし、迷光の侵入角をθｃとする。ここで、凹部１２の底面とは、凹部１２の底面のうち、単結晶シリコン膜１３側の端部をいう。
【００９０】
この際、ゲート電極Ｇの材料で埋め込まれた凹部１２によって規定される光導波路（主に、チャネル領域）に迷光が侵入しないようにするためには、レイリーの回折限界式から、
ｔｃ＜（０．６１×λ）／（ｎ×ｓｉｎθｃ）…［式１ａ］
を満たせばよい。
【００９１】
ここでλを、可視光波長の下限４００（ｎｍ）とし、ｓｉｎθｃをｔｃとＬｃで表すと、
ｎｔｃ2＜４８８Ｌｃ…［式１］
となる。
【００９２】
なお、ｎは、基板１０Ａの屈折率であり上記構成においては、ｎ（ＳｉＯ2）＝１．５である。また、凹部１２の深さをＤＥとした場合、ＤＥ＝Ｌｃ×ｃｏｓθｃとなる。
【００９３】
さらに、［式１］は、単結晶シリコン膜１３と基板１０Ａとの間の絶縁膜１０Ｂが基板と同じ屈折率（酸化シリコン膜、ｎ＝１．５）である場合に適用可能である。即ち、単一部材上に、単結晶シリコン膜１３が配置されている場合に有用である。
【００９４】
このように、上記［式１］を満たすようにｔｃとＬｃを制御することで、迷光のチャネル領域１３ｃへの侵入を防ぐことができる。よって、光リーク電流による画質の低下を低減できる。
【００９５】
本実施の形態の薄膜トランジスタは、実施の形態１と同様に形成することができる。但し、上記［式１］の関係を満たすようｔｃおよびＬｃが設定されている。
【００９６】
また、本実施の形態の薄膜トランジスタの設計においては上記［式１］の関係を満たすようｔｃおよびＬｃが設定される。例えば、微細化が進み、ｔｃが小さくなる場合には、上記［式１］を満たす範囲でＬｃを小さく、即ち、凹部１２の深さ（ＤＥ）を浅くしても、遮光性を確保することができる。
【００９７】
なお、上記［式１］は、凹部１２の深さ（ＤＥ）の下限を示しているとも言える（ＤＥ＞１．５×ｃｏｓθｃ×ｔｃ2／４８８）。
＜実施の形態６＞
本実施の形態においては、隣接する薄膜トランジスタを考慮した下記の要素ｔｃ、ｔｐおよびＤＥの設定について説明する。
【００９８】
図２５は、本実施の形態の薄膜トランジスタ（液晶パネル）の構成を示す断面図である。本実施の形態の薄膜トランジスタは、下記の要素ｔｃ、ｔｐおよびＤＥが、［式２］および［式３］を満たすよう構成（設定）されていることを除いては、実施の形態１（図１１、図１２）と同様の構成を有する。
【００９９】
即ち、図２５に示すように、隣接する２つの薄膜トランジスタＴ１、Ｔ２について、凹部（対）１２−１、１２−２の深さをＤＥと、凹部１２−１間の距離をｔｃと、また、一の薄膜トランジスタＴ１の凹部１２−１とｘ方向に隣接する他の薄膜トランジスタＴ２の凹部１２−２の間の距離をｔｐ（ｎｍ）と、ｎを基板の屈折率と、迷光の侵入角をθｃとする。ここでλLを、液晶パネルの使用波長範囲の最長波長、λSを、使用波長範囲の最短波長とする。例えば、可視光を使用する場合、最短波長λSは４００（ｎｍ）程度で、最長波長λLは８００（ｎｍ）程度である。
上記の場合に、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2…［式２］
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2…［式３］
を満たすように薄膜トランジスタを構成することで、遮光性を向上させることができる。
【０１００】
なお、単結晶シリコン膜１３の低濃度不純物領域１３ａ部においても［式２］および［式３］を満たすように構成することが好ましい（図２６参照）。これらの式を満たすように薄膜トランジスタを構成することにより、光リーク電流の更なる低減を図ることができる。以下に、詳細に説明する。
［ｔｃ、ｔｐおよびＤＥの関係と遮光性について］
図２５に示す構成において、ゲート電極Ｇの材料で埋め込まれた凹部１２によって規定される光導波路（主に、チャネル領域、ｔｃ）に迷光が侵入しないようにするためには、レイリーの回折限界式から、
ｔｃ＜（０．６１×λS）／（ｎ×ｓｉｎθｃ）…［式２Ａ］
ここで、ｓｉｎθｃ＝（ｔｃ／２）／（ＤＥ2＋（ｔｃ／２）2）1/2…［式２Ｂ］であるから、
［式２Ｂ］を［式２Ａ］に代入すると、
ｔｃ＜１．２２λS（ＤＥ2＋（ｔｃ／２）2）1/2）／ｎｔｃ…［式２Ｃ］
ｎｔｃ2＜１．２２λS（ＤＥ2＋（ｔｃ／２）2）1/2）…［式２Ｄ］
両辺を２乗すると、
ｎ2ｔｃ4＜１．４９λS2（ＤＥ2＋（ｔｃ／２）2）…［式２Ｅ］
よって、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2…［式２］
となる。
【０１０１】
一方、図２５に示す構成において、画素電極２１下（ｔｐ）に、十分な光を透過させるためには、上記［式２］において、ｔｃをｔｐに、λSをλLに、置き換え、不等号の向きを逆向きにすればよい。
よって、
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2…［式３］
となる。
【０１０２】
前述の通り、可視光を使用する場合、最短波長λSは４００（ｎｍ）程度で、最長波長λLは８００（ｎｍ）程度である。また、ｎは、基板１０Ａの屈折率であり上記構成においては、ｎ（ＳｉＯ2）＝１．５である。また、凹部１２の深さをＤＥとした場合、ＤＥ＝Ｌｃ×ｃｏｓθｃとなる。さらに、上記［式２］および［式３］は、単結晶シリコン膜１３と基板１０Ａとの間の絶縁膜１０Ｂが基板と同じ屈折率（酸化シリコン膜、ｎ＝１．５）である場合に適用可能である。
【０１０３】
このように、上記［式２］および［式３］を満たすようにｔｃ、ｔｐとＬｃを制御することで、迷光のチャネル領域１３ｃへの侵入を防ぎつつ、画素部には十分な光が透過することとなる。よって、高精細な画質を提供することができる。
【０１０４】
本実施の形態の薄膜トランジスタは、実施の形態１と同様に形成することができる。但し、上記［式２］および［式３］の関係を満たすようｔｃ、ｔｐおよびＤＥが設定されている。
【０１０５】
また、本実施の形態の薄膜トランジスタの設計においては上記［式２］および［式３］の関係を満たすようｔｃ、ｔｐおよびＤＥが設定される。例えば、微細化が進み、ｔｃおよびｔｐが小さくなる場合には、ＤＥを［式２］および［式３］を満たす範囲でできるだけ大きくなるよう調整して、遮光性を向上させる。上記［式２］および［式３］は、凹部１２の深さ（ＤＥ）の下限および上限を示しているとも言える。
【０１０６】
なお、凹部１２−１の底面と単結晶シリコン膜（チャネル領域）１３の底部の中点ＣＰ（ｙ方向に延在する中心線ＣＬ）との距離をＬｃとすると、ＤＥとＬｃの関係は、ＤＥ＝Ｌｃ×ｃｏｓθｃである。また、ｔｐは、凹部対１２−１と凹部対１２−２との最短距離とも定義できる。
【０１０７】
なお、実施の形態５および６では、凹部（１２、１２−１、１２−２）の底部が、基板１０Ａまで達している場合を例に説明したが、凹部の底部が、絶縁膜１０Ｂ中に位置していてもよい。前述したように、基板１０Ａと絶縁膜１０Ｂとは同一材料であるため、凹部の底部が、絶縁膜１０Ｂ中に位置していても、上記各式（［式１］〜［式３］）が成立する。
【０１０８】
さらに、基板１０Ａと絶縁膜１０Ｂとが異なる材料で構成されていても、凹部の底部が、絶縁膜１０Ｂ中に位置していれば、上記式のｎを「基板１０Ａと異なる材料よりなる絶縁膜１０Ｂ」の屈折率ｎaと代替することで、上記各式（［式１］〜［式３］）が成立する。なお、基板１０Ａと絶縁膜１０Ｂとが異なる材料で構成されていても、凹部の底部が、絶縁膜１０Ｂ中に位置している場合とは、例えば、実施の形態２の（第４構成）のＮ＝Ｋ＝１の場合である。
＜電気光学装置および電子機器＞
図２７は、本実施形態の薄膜トランジスタを用いた電気光学装置（表示装置）の構成例を示す回路図である。図２７に示すように、表示装置１は、表示領域（１ａ）内にマトリクス状に配置された複数の画素を有する。この画素は、配線（２７）とゲート電極線（Ｇ）との交点に配置されている。また、各画素は、画素電極（２１）および薄膜トランジスタ（Ｔ）を有している。例えば、配線（２７）は、Ｘドライバにより駆動され、また、ゲート電極線（Ｇ）は、Ｙドライバにより駆動される。
【０１０９】
このような電気光学装置（液晶パネル）において高輝度光源が用いられることがあり、本発明の半導体装置（薄膜トランジスタ）を適用して効果的である。特に、液晶パネルの上部に遮光膜を用いる場合には高輝度光源が用いられることが多く、迷光が生じやすい。よって、本発明を適用して効果的である。
【０１１０】
図２８は、表示装置１を適用可能な電子機器の例を示す図である。上述した表示装置１は、種々の電子機器に適用可能である。
【０１１１】
図２８（Ａ）は携帯電話への適用例であり、当該携帯電話１２０は、アンテナ部１２１、音声出力部１２２、音声入力部１２３、操作部１２４、及び本発明の表示装置１を備えている。このように本発明の表示装置１を携帯電話の表示部として組み込むことができる。
【０１１２】
図２８（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ１３０は、受像部１３１、操作部１３２、音声入力部１３３、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、ビデオカメラやデジタルカメラ等のファインダや表示部として組み込むことができる。
【０１１３】
図２８（Ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ１４０は、カメラ部１４１、操作部１４２、及び本発明の表示装置１を備えている。このように本発明の表示装置１は、コンピュータ装置の表示部として組み込むことができる。
【０１１４】
図２８（Ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ１５０は、バンド１５１、光学系収納部１５２及び本発明の表示装置１を備えている。このように本発明の表示装置１はヘッドマウントディスプレイ等の画像表示源として組み込むことができる。
【０１１５】
図２８（Ｅ）はリア型プロジェクタへの適用例であり、当該プロジェクタ１６０は、筐体１６１に、光源１６２、合成光学系１６３、ミラー１６４、１６５、スクリーン１６６、及び本発明の表示装置１を備えている。このように本発明の表示装置１はリア型プロジェクタの画像表示源として組み込むことができる。
【０１１６】
図２８（Ｆ）はフロント型プロジェクタへの適用例であり、当該プロジェクタ１７０は、筐体１７２に光学系１７１及び本発明の表示装置１を備え、画像をスクリーン１７３に表示可能になっている。このように本発明の表示装置１はフロント型プロジェクタの画像表示源として組み込むことができる。
【０１１７】
特に、プロジェクタに用いられる液晶パネルに侵入する光強度は極めて高く、また、当該液晶パネルには、高画質が要求される。よって、迷光が生じやすいが、本発明を適用することで、迷光の影響を低減でき、出力画像の高画質化を実現することができる。
【０１１８】
また、本発明に係る表示装置１は、上述した例に限らず表示装置を適用可能な各種電子機器に組み込むことができる。例えば、表示機能付きファックス装置、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも組み込むことができる。
【０１１９】
このように本発明に係る薄膜トランジスタ（半導体装置）を電気光学装置および電子機器に組み込むことにより、装置性能の向上や製造の簡略化を図ることができる。
【０１２０】
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【０１２１】
例えば、上記実施の形態において、λ、λS、λLについては、可視光を例に説明したが、これらの数値については、液晶パネル（装置）に用いられる光源の波長に応じて適宜変更可能である。また、上記実施の形態における各種要素（ＤＥ、Ｌｃ、ｔｃ、ｔｐ、ｌ、ＣＰなど）は、製造ばらつきなどのため、本発明の趣旨を逸脱しない範囲で、ある程度のばらつきや範囲をもって考慮されるべきものである。また、上記実施の形態においては、液晶パネルに用いられる薄膜トランジスタを例に説明したが、この他、基板側からの遮光性を要する薄膜トランジスタおよびそれを用いた装置に広く適用可能である。
【図面の簡単な説明】
【０１２２】
【図１】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図２】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図３】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図４】実施の形態１の薄膜トランジスタの製造方法を示す平面図である。
【図５】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図６】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図７】実施の形態１の薄膜トランジスタの製造方法を示す平面図である。
【図８】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図９】実施の形態１の薄膜トランジスタの製造方法を示す平面図である。
【図１０】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図１１】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図１２】実施の形態１の薄膜トランジスタの製造方法を示す断面図である。
【図１３】実施の形態１の薄膜トランジスタの製造方法を示す平面図である。
【図１４】実施の形態２の薄膜トランジスタの第１構成例を示す断面図である。
【図１５】実施の形態２の薄膜トランジスタの第２構成例を示す断面図である。
【図１６】実施の形態２の薄膜トランジスタの第３構成例を示す断面図である。
【図１７】実施の形態２の薄膜トランジスタの第３構成例を示す断面図である。
【図１８】実施の形態２の薄膜トランジスタの第４構成例を示す断面図である。
【図１９】実施の形態３の薄膜トランジスタの構成を示す断面図又は平面図である。
【図２０】実施の形態４の薄膜トランジスタの構成を示す断面図および平面図である。
【図２１】実施の形態４の薄膜トランジスタの構成を示す断面図および平面図である。
【図２２】実施の形態４の薄膜トランジスタの構成を示す断面図および平面図である。
【図２３】実施の形態５の薄膜トランジスタの構成を示す断面図である。
【図２４】実施の形態５の薄膜トランジスタの構成を示す断面図である。
【図２５】実施の形態６の薄膜トランジスタの構成を示す断面図である。
【図２６】実施の形態６の薄膜トランジスタの構成を示す断面図である。
【図２７】実施の形態１〜６の薄膜トランジスタを用いた電気光学装置（表示装置）の構成例を示す回路図である。
【図２８】表示装置を適用可能な電子機器の例を示す図である。
【符号の説明】
【０１２３】
１…表示装置、１ａ…表示領域、１０Ａ…基板、１０Ｂ…絶縁膜、１１Ａ…樹脂材料膜、１１Ｂ…樹脂基板、１１Ｃ、１１Ｄ…絶縁膜、１１（１）〜１１（Ｎ）…絶縁層、１２、１２−１、１２−２…凹部（溝）、１２ａ…窪み、１３…単結晶シリコン膜、１３ａ…低濃度不純物領域、１３ｂ…高濃度不純物領域、１３ｃ…チャネル領域、１５…ゲート絶縁膜、１６、１６ｂ…Ｗ膜、１６ａ…多結晶シリコン膜、１９…層間絶縁膜、２１…画素電極、２５、２５Ａ…層間絶縁膜、２７…配線、１６…Ｗ膜（埋め込み材料）、１６ａ…多結晶シリコン膜、１６ｂ…Ｗ膜、１２０…携帯電話、１２１…アンテナ部、１２２…音声出力部、１２３…音声入力部、１２４…操作部、１３０…ビデオカメラ、１３１…受像部、１３２…操作部、１３３…音声入力部、１４０…コンピュータ、１４１…カメラ部、１４２…操作部、１５０…ヘッドマウントディスプレイ、１５１…バンド、１５２…光学系収納部、１６０…プロジェクタ、１６１…筐体、１６２…光源、１６３…合成光学系、１６４、１６５…ミラー６４、６５、１６６…スクリーン、１７０…プロジェクタ、１７１…光学系、１７２…筐体、１７３…スクリーン、Ｃ…キャパシタ、ＣＰ…中点、Ｇ…ゲート電極（線）、Ｃａ…幹線、Ｇｂ…支線、Ｇｃ…幅広部、Ｐ１、Ｐ２…接続部、Ｓ…ＳＯＩ基板、Ｔ、Ｔ１、Ｔ２…薄膜トランジスタ
【特許請求の範囲】
【請求項１】
基材と、
前記基材上に形成され、第１方向に延在する半導体膜と、
前記半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、
前記半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部と、
前記凹部内に配置された充填材料と、
を有し、
前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすことを特徴とする半導体装置。
【請求項２】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記凹部は、その底部が前記基板まで到達していることを特徴とする請求項１記載の半導体装置。
【請求項３】
基材と、
前記基材上に形成され、それぞれ第１方向に延在し、離間して配置される第１および第２半導体膜と、
前記第１および第２半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、
前記第１半導体膜の両側に前記第１方向に延在するよう形成された一対の第１凹部と、
前記第２半導体膜の両側に前記第１方向に延在するよう形成された一対の第２凹部と、
前記第１および第２凹部内に配置された充填材料と、
を有し、
前記第１凹部間の距離をｔｃと、前記第１凹部と第２凹部間の最短距離をｔｐと、前記第１および第２凹部の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たすことを特徴とする半導体装置。
【請求項４】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記第１および第２凹部は、その底部が前記基板まで到達していることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記充填材料は、前記ゲート電極を構成する材料であることを特徴とする請求項１乃至４のいずれか一項記載の半導体装置。
【請求項６】
前記ゲート電極を構成する材料は、多結晶シリコンであることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記充填材料は、多結晶シリコンとその上部に配置された、前記多結晶シリコンより遮光性の大きい材料を有することを特徴とする請求項５記載の半導体装置。
【請求項８】
前記多結晶シリコンより遮光性の大きい材料は、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステンシリサイド、又はモリブデンシリサイドであることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記凹部の第１方向の長さは、前記半導体膜のチャネル領域の第１方向の長さより大きいことを特徴とする請求項１乃至８のいずれか一項記載の半導体装置。
【請求項１０】
前記半導体膜は、チャネル領域の両側に低濃度不純物拡散領域を有し、
前記凹部の第１方向の長さは、前記チャネル領域および前記低濃度不純物拡散領域の第１方向の長さより大きいことを特徴とする請求項１乃至８のいずれか一項記載の半導体装置。
【請求項１１】
基材上に第１方向に延在する半導体膜を形成する工程と、
前記半導体膜の両側に前記第１方向に延在する一対の凹部を形成する工程と、
前記凹部内に充填材料を埋め込む工程と、
前記半導体膜の上方に前記第１方向と交差する第２方向に延在するゲート電極を形成する工程と、を有し、
前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすよう前記凹部を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記凹部は、その底部が前記基板まで到達する凹部であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
基材上に、それぞれ第１方向に延在し、離間して配置される第１および第２半導体膜を形成する工程と、
前記第１および第２半導体膜のそれぞれの両側に前記第１方向に延在する第１凹部対および第２凹部対を形成する工程と、
前記第１および第２凹部対内に充填材料を埋め込む工程と、
前記第１および第２半導体膜の上方に前記第１方向と交差する第２方向に延在するゲート電極を形成する工程と、を有し、
前記第１凹部対間の距離をｔｃと、前記第１凹部対と第２凹部対との間の最短距離をｔｐと、前記第１および第２凹部対の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たすよう前記凹部を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記第１および第２凹部対は、その底部が前記基板まで到達する凹部であることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
基材と、
前記基材上に形成され、第１方向に延在する半導体膜と、
前記半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、
前記半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部と、
前記凹部内に配置された充填材料と、
を有する半導体装置の設計方法であって、
前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすよう設計することを特徴とする半導体装置の設計方法。
【請求項１６】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記凹部は、その底部が前記基板まで到達する凹部であることを特徴とする請求項１５記載の半導体装置の設計方法。
【請求項１７】
基材と、
前記基材上に形成され、第１方向に延在し、離間して配置される第１および第２半導体膜と、
前記第１および第２半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、
前記第１半導体膜の両側に前記第１方向に延在するよう形成された一対の第１凹部と、
前記第２半導体膜の両側に前記第１方向に延在するよう形成された一対の第２凹部と、
前記第１および第２凹部内に配置された充填材料と、
を有する半導体装置の設計方法であって、
前記第１凹部間の距離をｔｃと、前記第１凹部と第２凹部間の最短距離をｔｐと、前記第１および第２凹部の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たすよう設計することを特徴とする半導体装置の設計方法。
【請求項１８】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記第１および第２凹部は、その底部が前記基板まで到達する凹部であることを特徴とする請求項１７記載の半導体装置の設計方法。
【請求項１９】
請求項１乃至１０のいずれか一項記載の半導体装置を有することを特徴とする電気光学装置。
【請求項２０】
請求項１９記載の電気光学装置を有することを特徴とする電子機器。
【請求項２１】
請求項１１乃至１４のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電気光学装置の製造方法。
【請求項２２】
請求項２１記載の電気光学装置の製造方法を有することを特徴とする電子機器の製造方法。
【請求項１】
基材と、
前記基材上に形成され、第１方向に延在する半導体膜と、
前記半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、
前記半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部と、
前記凹部内に配置された充填材料と、
を有し、
前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすことを特徴とする半導体装置。
【請求項２】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記凹部は、その底部が前記基板まで到達していることを特徴とする請求項１記載の半導体装置。
【請求項３】
基材と、
前記基材上に形成され、それぞれ第１方向に延在し、離間して配置される第１および第２半導体膜と、
前記第１および第２半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、
前記第１半導体膜の両側に前記第１方向に延在するよう形成された一対の第１凹部と、
前記第２半導体膜の両側に前記第１方向に延在するよう形成された一対の第２凹部と、
前記第１および第２凹部内に配置された充填材料と、
を有し、
前記第１凹部間の距離をｔｃと、前記第１凹部と第２凹部間の最短距離をｔｐと、前記第１および第２凹部の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たすことを特徴とする半導体装置。
【請求項４】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記第１および第２凹部は、その底部が前記基板まで到達していることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記充填材料は、前記ゲート電極を構成する材料であることを特徴とする請求項１乃至４のいずれか一項記載の半導体装置。
【請求項６】
前記ゲート電極を構成する材料は、多結晶シリコンであることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記充填材料は、多結晶シリコンとその上部に配置された、前記多結晶シリコンより遮光性の大きい材料を有することを特徴とする請求項５記載の半導体装置。
【請求項８】
前記多結晶シリコンより遮光性の大きい材料は、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステンシリサイド、又はモリブデンシリサイドであることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記凹部の第１方向の長さは、前記半導体膜のチャネル領域の第１方向の長さより大きいことを特徴とする請求項１乃至８のいずれか一項記載の半導体装置。
【請求項１０】
前記半導体膜は、チャネル領域の両側に低濃度不純物拡散領域を有し、
前記凹部の第１方向の長さは、前記チャネル領域および前記低濃度不純物拡散領域の第１方向の長さより大きいことを特徴とする請求項１乃至８のいずれか一項記載の半導体装置。
【請求項１１】
基材上に第１方向に延在する半導体膜を形成する工程と、
前記半導体膜の両側に前記第１方向に延在する一対の凹部を形成する工程と、
前記凹部内に充填材料を埋め込む工程と、
前記半導体膜の上方に前記第１方向と交差する第２方向に延在するゲート電極を形成する工程と、を有し、
前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすよう前記凹部を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記凹部は、その底部が前記基板まで到達する凹部であることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
基材上に、それぞれ第１方向に延在し、離間して配置される第１および第２半導体膜を形成する工程と、
前記第１および第２半導体膜のそれぞれの両側に前記第１方向に延在する第１凹部対および第２凹部対を形成する工程と、
前記第１および第２凹部対内に充填材料を埋め込む工程と、
前記第１および第２半導体膜の上方に前記第１方向と交差する第２方向に延在するゲート電極を形成する工程と、を有し、
前記第１凹部対間の距離をｔｃと、前記第１凹部対と第２凹部対との間の最短距離をｔｐと、前記第１および第２凹部対の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たすよう前記凹部を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記第１および第２凹部対は、その底部が前記基板まで到達する凹部であることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
基材と、
前記基材上に形成され、第１方向に延在する半導体膜と、
前記半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、
前記半導体膜の両側に前記第１方向に延在するよう形成された一対の凹部と、
前記凹部内に配置された充填材料と、
を有する半導体装置の設計方法であって、
前記凹部の底面と前記半導体膜の底部の第１方向に延在する中心線との距離をＬｃと、前記凹部の底面間の距離をｔｃと、ｎを前記基材の屈折率とした場合、
ｎｔｃ2＜４８８Ｌｃ
を満たすよう設計することを特徴とする半導体装置の設計方法。
【請求項１６】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記凹部は、その底部が前記基板まで到達する凹部であることを特徴とする請求項１５記載の半導体装置の設計方法。
【請求項１７】
基材と、
前記基材上に形成され、第１方向に延在し、離間して配置される第１および第２半導体膜と、
前記第１および第２半導体膜上にゲート絶縁膜を介して形成され、前記第１方向と交差する第２方向に延在するゲート電極と、
前記第１半導体膜の両側に前記第１方向に延在するよう形成された一対の第１凹部と、
前記第２半導体膜の両側に前記第１方向に延在するよう形成された一対の第２凹部と、
前記第１および第２凹部内に配置された充填材料と、
を有する半導体装置の設計方法であって、
前記第１凹部間の距離をｔｃと、前記第１凹部と第２凹部間の最短距離をｔｐと、前記第１および第２凹部の深さをＤＥと、前記基材に入射し得る光の最短波長をλSと、最長波長をλLと、ｎを前記基材の屈折率とした場合、
ｔｃ2（ｎ2ｔｃ2−０．３７λS2）＜１．４９λS2ＤＥ2
および
ｔｐ2（ｎ2ｔｐ2−０．３７λL2）＞１．４９λL2ＤＥ2
を満たすよう設計することを特徴とする半導体装置の設計方法。
【請求項１８】
前記基材は、基板とその上部に形成された絶縁膜よりなり、
前記第１および第２凹部は、その底部が前記基板まで到達する凹部であることを特徴とする請求項１７記載の半導体装置の設計方法。
【請求項１９】
請求項１乃至１０のいずれか一項記載の半導体装置を有することを特徴とする電気光学装置。
【請求項２０】
請求項１９記載の電気光学装置を有することを特徴とする電子機器。
【請求項２１】
請求項１１乃至１４のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電気光学装置の製造方法。
【請求項２２】
請求項２１記載の電気光学装置の製造方法を有することを特徴とする電子機器の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２００９−１５８８４０（Ｐ２００９−１５８８４０Ａ）
【公開日】平成２１年７月１６日（２００９．７．１６）
【国際特許分類】
【出願番号】特願２００７−３３７８７７（Ｐ２００７−３３７８７７）
【出願日】平成１９年１２月２７日（２００７．１２．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年７月１６日（２００９．７．１６）
【国際特許分類】
【出願日】平成１９年１２月２７日（２００７．１２．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]