【課題】Ｉ/Ｏ用バルク部とコアロジック用ＳＯＩ部が混載されたバルク＆ＳＯＩハイブリッド型ＣＭＩＳデバイスでは、閾値電圧制御の最適化のため多数のゲートスタックを用いる必要があり、プロセス及び構造が複雑になるという問題がある。
【解決手段】本願発明は、Ｈｉｇｈ−ｋゲート絶縁膜およびメタルゲート電極を有するＳＯＩ型半導体ＣＭＩＳＦＥＴ集積回路装置において、いずれかのバックゲート半導体領域に不純物を導入することにより、対応する部分のＭＩＳＦＥＴの閾値電圧を調整するものである。 （もっと読む）

【課題】半導体装置、半導体装置の製造方法、電気装置を提供する。
【解決手段】本発明の半導体装置は、一面に、ソース電極４１ｃおよびドレイン電極４１ｄを有する第１基板３４と、一面に、ゲート電極４１ｅ、ゲート絶縁膜４１ｂおよび半導体層４１ａを有する第２基板３９と、第１基板３４および第２基板３９が互いの一面側を対向させて貼り合わされることによりこれら第１基板３４と第２基板３９との間に構成される薄膜トランジスタＴＲと、を備えている。 （もっと読む）

【課題】多層基板内にＴＦＴ素子の構成要素のうちの少なくとも１つを内蔵させることによって薄膜トランジスタの高精細化を実現できる薄膜トランジスタ形成用基板、半導体装置、電気装置を提供する。
【解決手段】本発明の第１基板３０（素子基板３００）は、表面に制御トランジスタの構成要素の少なくとも一部を備え、内部には制御トランジスタの構成要素に接続される走査線６６、データ線６８、保持容量線、保持容量が埋め込まれていることを特徴とする。 （もっと読む）

【課題】酸化物半導体を半導体層として具備するトランジスタにおいて、当該トランジスタの特性劣化を回復することの出来る表示装置の駆動方法を提供する
【解決手段】複数のフレーム期間により画像表示を行う表示装置の駆動方法において、各フレーム期間における複数の走査線のうち、いずれか一の走査線を選択する期間で駆動用素子であるトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加できるよう駆動する。そして複数のフレーム期間にわたって、各行を選択していくことで全ての駆動用素子であるトランジスタに対し、ゲートに２０Ｖ以上の電圧を１ｍ秒以上印加できるようにしてトランジスタの特性劣化を回復するものである。 （もっと読む）

【課題】混相粒の粒径の均一性が高く、且つ結晶性の高い微結晶半導体膜を作製する。または、電気特性が良好な半導体装置を、生産性高く作製する。
【解決手段】粒径の均一性が高く、且つ高い結晶性を有する混相粒を低い粒密度で与える第１の条件により、非晶質シリコン領域と、単結晶とみなせる微小結晶である結晶子とを含む混相粒を有する種結晶を絶縁膜上にプラズマＣＶＤ法により形成した後、当該種結晶上に、混相粒を成長させて混相粒の隙間を埋める第２の条件で、種結晶上に微結晶半導体膜をプラズマＣＶＤ法により積層形成する。 （もっと読む）

【課題】結晶性半導体の核生成を均一にする。
【解決手段】ガス管から導入された成膜ガスを拡散する第２のガス拡散室と、前記第２のガス拡散室と分散板を隔てて設けられ、該分散板のガス孔から成膜ガスが導入される第１のガス拡散室と、を介して、前記第１のガス拡散室とシャワー板を隔てて設けられた処理室内に該シャワー板のガス孔から成膜ガスを供給し、前記成膜ガスを導入することによって前記処理室内の圧力を２０００Ｐａ以上１０００００Ｐａ以下とし、前記処理室内に電界を生じさせる一対の電極のうち、一方の電極面から電界強度が均一な高周波電力を供給することでグロー放電プラズマを生成させ、前記対向する電極の他方に配された基板上に結晶核を生じさせ、その後、該結晶核を成長させて結晶性半導体膜を作製する。 （もっと読む）

【課題】高誘電率かつ絶縁性に優れた薄膜を与え得る硬化性組成物に関するものであり、さらに当該組成物を用いて形成した薄膜をゲート絶縁膜として適用し、良好な特性を示す薄膜トランジスタを提供することである。
【解決手段】Ａ）ポリシロキサン系樹脂、Ｂ）有機金属化合物、Ｃ）有機溶剤を必須成分として含有し、有機金属化合物の含有率がポリシロキサン系樹脂に対して１０〜８０重量％である硬化性組成物により達成でき、該組成物からなる膜をゲート絶縁膜として用いた薄膜トランジスタは良好な特性を有する。 （もっと読む）

【課題】光照射されてトランジスタの電気特性が変動した場合でも、その電気特性をほぼ光照射前の状態にする手法を提供する。
【解決手段】酸化物半導体を用いたトランジスタのゲート電極に、正のバイアス電圧を１０ｍｓｅｃ以上印加することにより、光照射されて変動した当該トランジスタの電気特性をほぼ光照射前の状態にすることが可能になる。なお、当該トランジスタのゲート電極に対する正のバイアス電圧印加は、当該トランジスタが受光する光量を参照して適切なタイミングで行う。これより光照射されても表示品位の低下が抑制された表示装置を実現することができる。 （もっと読む）

【課題】データの保持期間を長くする半導体装置又は半導体記憶装置を提供する。
【解決手段】一対の不純物領域を有する第１の半導体層１５２ａと、第１の半導体層と同じ材料であり、第１の半導体層と離間する第２の半導体層１５２ｂと、第１、第２の半導体層の上に設けられた第１の絶縁層１５３と、第１の絶縁層１５３を介して第１の半導体層に重畳する第１の導電層１５４と、第１の絶縁層１５３を介して第１の導電層に重畳し、第１の半導体層と異なる材料である第３の半導体層１５６と、第１の導電層及び第３の半導体層に電気的に接続される第２の導電層１５７ｂと、第３の半導体層１５６に電気的に接続され、第２の導電層と同じ材料である第３の導電層１５７ａと、第３の半導体層、第２の導電層、及び第３の導電層の上に設けられた第２の絶縁層１５８と、第２の絶縁層を介して第３の半導体層に重畳する第４の導電層１５９と、を含む。 （もっと読む）

【課題】表示装置に用いられるトランジスタは、より高耐圧なものが求められており、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図る。
【解決手段】チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にバッファ層が設けられたトランジスタを有する半導体装置である。バッファ層は、チャネル形成領域を形成する半導体層とソース電極層及びドレイン電極層との間にあって、特にドレイン端近傍の電界を緩和して、トランジスタの耐圧を向上させるように設けられる。 （もっと読む）

【課題】半導体デバイスの小面積化を実現する。
【解決手段】電極と、第１絶縁体と、バンドギャップが２ｅＶ以上の第１半導体と、第２絶縁体と、第２半導体とが積層されており、第１半導体に接する１つ以上の電極と、第２半導体に接する２つ以上の電極とを少なくとも備えることを特徴とする半導体デバイス。 （もっと読む）

【課題】電気的特性が良好な半導体装置の作製方法を提供する。
【解決手段】結晶性半導体膜上に非晶質半導体膜が設けられた積層半導体膜の一部に対して、ＨＢｒガスと、ＣＦ_４ガスと、酸素ガスの混合ガスを含むガスを用いてエッチングを行い、前記積層半導体膜に設けられた前記結晶性半導体膜の一部を露出させる。このようにエッチングを薄膜トランジスタのバックチャネル部を形成するエッチングに適用することで、当該薄膜トランジスタの電気的特性を良好なものとすることができる。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩＣの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジスタを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給する。 （もっと読む）

【課題】同一の極性を有する複数の薄膜ＦＥＴの閾値電圧に差をつけて、半導体装置の性能の最適化を図ることができる。
【解決手段】半導体基板１と、半導体基板１上に設けられた埋め込み絶縁膜２と、埋め込み絶縁膜２上に形成された薄膜ｎ型ＦＥＴ１００と、埋め込み絶縁膜２上に形成された薄膜ｐ型ＦＥＴ１０１と、埋め込み絶縁膜２上に形成された薄膜ｎ型ＦＥＴ１００ｂと、薄膜ｎ型ＦＥＴ１００のチャネル領域８と平面視で重なるように半導体基板１に設けられたｐ型ウェル領域４と、薄膜ｐ型ＦＥＴ１０１のチャネル領域８と平面視で重なるように半導体基板１に設けられたｐ型ウェル領域５と、薄膜ｎ型ＦＥＴ１００ｂのチャネル領域８と平面視で重なるように半導体基板１に設けられたｐ型ウェル領域４ｂと、を備え、ｐ型ウェル領域４、４ｂ、５は、ｎ型ウェル領域４０によって囲まれており、かつ互いに接触していない。 （もっと読む）

【課題】画素部の周辺領域にＴＦＴを用いて駆動回路を基板上に同時形成するポリシリコンＴＦＴによって回路を構成する際、ＴＦＴのしきい値によって出力振幅が減衰しない、表示装置の駆動回路を提供する。
【解決手段】信号出力端子に電気的に接続されるＴＦＴのゲート電極に、容量手段に保持されている電圧を加えた電位が与えられることにより、当該ＴＦＴにおける振幅減衰が生ずることなく、信号出力端子からは正常な振幅の出力を得ることができる。 （もっと読む）

【課題】特性のバラツキが少なく、電気特性が良好なトランジスタを作製する。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体を含む半導体層を形成し、半導体層上に不純物半導体層を形成し、不純物半導体層上にマスクを形成した後、マスクを用いて半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、マスクを除去した後に半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝して半導体積層体の側面に障壁領域を形成し、半導体積層体の不純物半導体層に接する配線を形成する。 （もっと読む）

【課題】コンタクトホールの位置合わせが容易で、コンタクト抵抗の低いフィン型の電界効果型トランジスタを有する半導体装置に提供する。
【解決手段】フィン型の電界効果型トランジスタであって、ソース／ドレイン領域５０３の少なくともその幅が最も大きい部分では半導体領域５０２の幅よりも大きく、かつソース／ドレイン領域５０３の最上部側から基体側に向かって連続的に幅が大きくなっている傾斜部５１０を有し、該傾斜部表面にシリサイド膜５０４が形成されていることを特徴とする半導体装置とする。 （もっと読む）

【課題】高い膜密度を保ちつつ結晶性を高くした微結晶シリコン膜の作製方法を提供する。
【解決手段】本発明の微結晶シリコン膜の作製方法は、絶縁膜５５上に、第１の条件により混相粒５７ａを有する第１の微結晶シリコン膜５７をプラズマＣＶＤ法で形成し、その上に、第２の条件により第２の微結晶シリコン膜５９をプラズマＣＶＤ法で形成する。第１の条件は、処理室内に供給する原料ガスとしてシリコンを含む堆積性気体と水素が含まれたガスを用い、処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件であり、第１の条件における原料ガスの供給は、堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈したガスの供給と、当該ガスの堆積性気体の流量より低く、且つ絶縁膜上へのシリコンの堆積より絶縁膜上に堆積したシリコンのエッチングが優位となる堆積性気体の流量にしたガスの供給を交互に行うものである。 （もっと読む）

【課題】酸化物半導体を用いたパワーＭＩＳＦＥＴを提供する。
【解決手段】半導体層１０１を挟んでゲート電極１０２ａとソース電極１０３ａ、ドレイン電極１０３ｂを形成し、半導体層のうちゲート電極１０２ａとドレイン電極１０３ｂとの間にこれらが重ならない領域を設ける。この領域の長さを０．５μｍ乃至５μｍとする。このようなパワーＭＩＳＦＥＴのドレイン電極とソース電極の間に１００Ｖ以上の電源と負荷を直列に接続し、ゲート電極１０２ａに制御用の信号を入力して使用する。 （もっと読む）

【課題】上記事情から、本発明の目的は、低温条件下で簡便な溶液塗布プロセスにより形成可能であり、かつ、良好なトランジスタ特性を発現する薄膜トランジスタを提供することである。
【解決手段】 ヒドロシリル化反応を架橋反応とする樹脂組成物を溶液塗布し形成されるゲート絶縁膜を有する有機薄膜トランジスタ素子。 （もっと読む）