【課題】 ウェハの裏面に半導体層が形成されることを防止しつつ、ウェハの表面に高品質の半導体層を選択的に形成する。
【解決手段】 半導体基板１の熱酸化を行うことにより、半導体基板１の表面に熱酸化膜５１を形成し、開口部Ｈ１が形成されたレジスト膜Ｒ１をマスクとして、熱酸化膜５１のドライエッチングを行うことにより、ＳＯＩ形成領域Ｅ１の熱酸化膜５１を薄膜化し、ＳＯＩ形成領域Ｅ１の熱酸化膜５１をウェットエッチングにて除去することにより、ＳＯＩ形成領域Ｅ１の半導体基板１の表面を露出させ、熱酸化膜５１をマスクとしてエピタキシャル成長を行うことにより、第１半導体層５および第２半導体層６を半導体基板１上のＳＯＩ形成領域Ｅ１に順次選択的に形成する。 （もっと読む）

【課題】 共役ポリマーをベースとした分子スケールの電子素子を大量生産するために、単一分子ワイヤを製造する方法を提供する。
【解決手段】 本発明の分子ワイヤ２４の製造方法は、ハロゲン２１を含む共役モノマー溶液中に導電性基板２０を浸漬し、導電性基板２０の表面にハロゲン２１を吸着させるステップと、導電性基板２０を電極として、導電性基板２０に第１パルスを印加し、ハロゲン２１が吸着された導電性基板２０の表面に共役モノマー２２が２つ以上重合したオリゴマー２３を生成させるステップと、導電性基板２０に第２パルスを印加し、ハロゲン２１が吸着された導電性基板２０の表面に沿ってオリゴマー２３に共役モノマー２２を重合させるステップとを含む。 （もっと読む）

【課題】 例えばＴＦＴ等の薄膜半導体装置において、耐電圧性を高め、オフリーク電流を低減する。
【解決手段】 チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、この上又は下に積層されたゲート絶縁膜と、これを介してチャネル領域に対向配置されたゲート電極とを備える。ゲート絶縁膜は、半導体膜における島状の平面パターンの周辺領域とゲート電極との層間に挟持される第１部分において、局所的に厚く形成されている。 （もっと読む）

【課題】 情報の読み出し時に、チャネル領域からの多数キャリアの放出による情報の変化と情報の保持時間の短縮を防止し、高速動作の可能な半導体記憶装置を提供する。
【解決手段】 半導体基板３上にチャネル領域４を直立に設け、このチャネル領域４の少なくとも一端にソース／ドレイン層５（６）を設け、チャネル領域４の両側面にゲート絶縁膜７、８を介して第１及び第２のゲート電極９、１０を設ける。そして、チャネル領域４に情報の書き込みを行い、その情報の読み出しは、チャネル領域４とソース／ドレイン層５、６間のｐｎ接合を逆方向バイアス状態にしておき、第１及び第２のゲート電極９、１０に所定電位を印加することにより両ゲート電極９、１０間に流れるトンネル電流量を検知することによって行う。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて形成し、工程の簡略化と、材料のロスの軽減を達成する。 （もっと読む）

【課題】略規則性をもって配列されたチャネル形成領域構成微粒子と有機半導体分子との結合を有するチャネル形成領域を備えた電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ソース／ドレイン電極１４、チャネル形成領域１５、ゲート絶縁層１３及びゲート電極１２を備え、少なくとも、ソース／ドレイン電極１４間に位置する支持体１１の部分とチャネル形成領域１５との間には、下地層３０が形成され、下地層３０は電気的絶縁材料から成る下地層構成微粒子３１が略規則性をもって配列されて成り、チャネル形成領域１５は、導体又は半導体から成るチャネル形成領域構成微粒子２１と、該チャネル形成領域構成微粒子２１と結合した有機半導体分子２２とによって構成された導電路２０を有し、下地層３０の微粒子配列状態に基づき、チャネル形成領域構成微粒子２１が略規則性をもって配列されている。 （もっと読む）

【課題】 ＳＯＩ基板を用いることなく、ＳＯＩ構造とバルク構造とを同一基板上に形成する。
【解決手段】 第１半導体層５および第２半導体層６を半導体基板１上のＳＯＩ形成領域Ｅ１に順次選択的に形成し、第２半導体層６が覆われるようにしてＳＯＩ形成領域Ｒ１およびバルク領域Ｒ２上に酸化防止膜８を形成し、第１半導体層５の端部の一部を露出させる開口部９を酸化防止膜８および犠牲酸化膜７に形成し、開口部９を介してエッチングガスまたはエッチング液を第１半導体層５に接触させることにより、第１半導体層５をエッチング除去し、半導体基板１および第２半導体層６の熱酸化を行うことにより、半導体基板１と第２半導体層６との間の空洞部１０に酸化膜１１を形成する。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて液滴吐出法により選択的に形成し、工程の簡略化と、材料のロスの軽減を達成する。 （もっと読む）

【課題】 トランジスタの信頼性の劣化を抑制しつつ、高電圧駆動を可能とするとともに高速化を図る。
【解決手段】 酸化防止膜４をマスクとしてエピタキシャル成長を行うことにより、第１単結晶半導体層３上に第２単結晶半導体層５を形成し、酸化防止膜４をマスクとして第２単結晶半導体層５の熱処理を行うことにより、第２単結晶半導体層５の構成成分を第１単結晶半導体層３内に拡散させ、第１単結晶半導体層３の一部を第３単結晶半導体層７に変換した後、第１単結晶半導体層３上および第３単結晶半導体層７上に第４単結晶半導体層８を形成し、第３単結晶半導体層７上に配置された第４単結晶半導体層８上にゲート絶縁膜１１を形成するとともに、オフセットゲート層１５ｂおよびドレイン層１５ｃを第１単結晶半導体層３および第４単結晶半導体層８に形成する。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する液晶表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて液滴吐出法により選択的に形成し、工程の簡略化と、材料のロスの軽減を達成する。 （もっと読む）

【課題】 本発明は、微小共振器を用いて、高周波化で、高ＳＮ比化、高いパワー化を可能にした共振トランジスタ、より具体的にはビーム型共振バルクトランジスタ及びビーム型共振薄膜トランジスタを提供するものである。
【解決手段】 本発明の共振トランジスタ１は、ドレイン領域４とソース領域２とチャネル領域３を有すると共に、前記チャネル領域３上に空間１６を介して対向するゲート振動子５を有し、前記ゲート振動子５の共振によって前記ドレイン領域４に流れるドレイン電流が交流変化することを特徴とする。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する液晶表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて形成し、工程の簡略化と、材料のロスの軽減を達成する。 （もっと読む）

【課題】 膜厚を精度よく制御することを可能としつつ、半導体層を絶縁体上に安価に形成する。
【解決手段】 エピタキシャル成長を行うことにより、第１半導体層２を半導体基板１上に形成し、第１半導体層２が覆われるようにして半導体基板１上に第２半導体層３を形成し、第２半導体層３上に酸化防止膜５を形成した後、素子分離領域上の酸化防止膜５を除去し、第１半導体層２の端部の一部を露出させる開口部６を第１半導体層２の一対の辺に沿って形成し、開口部６を介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、第１半導体層２をエッチング除去し、酸化防止膜５をマスクとして半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部７に埋め込み酸化膜８ａを形成するとともに、第２半導体層３の周囲に素子分離酸化膜８ｂを形成する。 （もっと読む）

【課題】 配線抵抗及び配線容量を低減するとともに、チップ面積を削減する。
【解決手段】 ＳＯＩ基板３０は、シリコン基板３１の上にシリコン酸化膜３２が形成され、このシリコン酸化膜３２の上にＮ⁻型シリコン層３３が形成されて構成される。ドレイン領域３５は、シリコン層３３の表面からシリコン酸化膜３２まで到達して形成される。ドレイン電極４２は、ＳＯＩ基板３０の裏面に電気的接触して形成される。導電体プラグ４１は、ドレイン領域３５の表面からドレイン領域３５およびシリコン酸化膜３２を貫通してシリコン基板３１中に延在して、ドレイン領域３５およびシリコン基板３１に電気的接触して形成される。 （もっと読む）

【課題】 例えばＴＦＴ等の薄膜半導体装置において、耐電圧性を高め、オフリーク電流を低減する。
【解決手段】 チャネル領域と不純物がドープされたソース領域及びドレイン領域とを含むと共に島状の平面パターンを有する半導体膜と、チャネル領域にゲート絶縁膜を介して対向配置されたゲート電極とを備える。ソース領域及びドレイン領域の夫々における、島状の平面パターンの周辺領域のうち少なくともチャネル領域に隣接する第１部分は、周辺領域を除くと共にチャネル領域に沿ってチャネル領域に隣接する第２部分を除く中央領域と比べて、不純物の濃度が低い。 （もっと読む）

【課題】 絶縁体上に形成される半導体層の配置位置に制約を伴うことなく、信頼性の高い半導体層を安価に絶縁体上に形成する。
【解決手段】 第１半導体層２上に第２半導体層３を形成し、開口部８を介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、第１半導体層２の一部をエッチング除去し、半導体基板１と第２半導体層３との間に空洞部９を形成した後、化学気相成長法により酸化膜を堆積することにより、空洞部９内に酸化膜１０を形成する。 （もっと読む）

【課題】本発明は、微細な形状を有する半導体領域の形成方法を提供する。バラツキの少ない半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、半導体膜の一部にレーザ光を照射し、絶縁層を形成した後、該絶縁層をマスクとして半導体膜をエッチングして、所望の形状を有する半導体領域を形成した後、該半導体領域を用いる半導体装置を作製する。本発明では、公知のレジストを用いたフォトリソグラフィー工程を用いずとも、所定の場所に微細な形状を有する半導体領域を形成することが可能である。 （もっと読む）

【課題】
有機TFTの有機半導体層は、水、光または酸素等の影響で劣化しやすいことを鑑み、本発明は、作製工程を簡略化するとともに、信頼性の高い有機ＴＦＴを有する半導体装置の作製方法を提供することを目的とする。
【解決手段】
本発明は、マスクを用いたエッチングにより有機材料を含む半導体層を形成し、マスクを除去せず半導体層上に残した状態で有機ＴＦＴを完成させる。そして、残存するマスクを使って、水、光または酸素等による劣化から半導体層を保護することができる。 （もっと読む）

【課題】 界面抵抗Ｒｃが小さいＳｃｈｏｔｔｋｙ−Ｓ／Ｄ構造を含むＭＯＳトランジスタを提供すること。
【解決手段】 チャネル型が第１導電型であるＭＯＳトランジスタは、第１および第２のチャネル領域ＣＨを含む第１導電型半導体領域１と、第１および第２のチャネル領域ＣＨ上に設けられたゲート絶縁膜２と、ゲート絶縁膜２上に設けられたゲート電極３と、第１および第２のチャネル領域ＣＨを挟むように設けられ、かつ、第１導電型半導体領域１とショットキー接合する、互いに離間した第１および第２のソース／ドレイン領域４を備えている。 （もっと読む）

【課題】 金属ゲート電極、金属ソース領域および金属ドレイン領域を備え、電流駆動能力を高めた電界効果型トランジスタおよびその製造方法を提供することである。
【解決手段】 ソース領域２６、ドレイン領域２８、およびゲート電極３１ｎ、３１ｐをシリサイド等の金属材料により構成し、ｎチャネルＭＩＳＦＥＴ２４ｎでは、ゲート電極３１ｎの仕事関数Ｗｇとソース領域２６の仕事関数Ｗｓとの関係がＷｇ＜Ｗｓであり、ｐチャネルＭＩＳＦＥＴ２４ｎでは、ゲート電極３１ｐの仕事関数Ｗｇとソース領域２６の仕事関数Ｗｓとの関係がＷｇ＞Ｗｓであるように金属材料を選択する。
【効果】 ソース領域２６とチャネル領域２９との界面のバリア高さが低下し、チャネル領域２９のキャリア濃度が向上し電流駆動能力が向上する。 （もっと読む）