【課題】 オンオフ比が改善され、閾値電圧が低く、有機半導体の高度な精製法を必要としない為に低コストの電界効果型有機トランジスタを提供する。
【解決手段】 ソース電極１４、ドレイン電極１５、ゲート電極１２、ゲート絶縁層１３及び有機半導体層１６を有する電界効果型有機トランジスタであって、該有機半導体層１６にチャネルを形成する領域から不純物を排除する不純物排除部材１８が配置される電界効果型有機トランジスタ。不純物排除部材が有機半導体層の中に又は有機半導体層に接して配置されている。不純物排除部材は導電性を有する部材で、ソース電極あるいはドレイン電極と同じ部材であることが好ましい。 （もっと読む）

半導体デバイス（１００）を製造する方法は、絶縁体（１２０）上にフィン構造（２１０）を形成するステップを含む。このフィン構造（２１０）は、側面および上面を含んでいてもよい。この方法はさらに、フィン構造（２１０）上にゲート材料（３２０）をたい積するステップと、たい積したゲート材料（３２０）をプレーナ化するステップを含んでいてもよい。反射防止膜（５２０）は、プレーナ化したゲート材料（３２０）上にたい積することができ、また、ゲート構造（５１０）は、反射防止膜（５２０）を使用して、プレーナ化したゲート材料（３２０）から形成することができる。
（もっと読む）

【課題】特性の優れた薄膜トランジスタ（ＴＦＴ）およびＴＦＴを有する半導体集積回路を提供する。
【解決手段】周辺回路およびアクティブマトリクス回路を含む半導体装置において、前記周辺回路および前記アクティブマトリクス回路は、第１の絶縁膜を介して半導体層の下に設けられた第１のゲイト電極および第２の絶縁膜を介して前記半導体層の上に設けられた第２のゲイト電極を含む複数の薄膜トランジスタを含み、前記周辺回路の薄膜トランジスタの半導体層に結晶性半導体が用いられ、前記アクティブマトリクス回路の半導体層に非晶質半導体が用いられたことを特徴とする。 （もっと読む）

ソース側のハロー領域を有する絶縁ゲート電界効果半導体コンポーネント（１００）と、半導体コンポーネント（１００）の製造方法である。ゲート構造（１１２）は半導体基板（１０２）に形成される。ソース側のハロー領域（１２０）は半導体基板（１０２）に形成される。ソース側のハロー領域形成後、スペーサ（１２７、１２８、１５２、１５４）が、ゲート構造（１１２）の対辺に隣接して形成される。ソースエクステンション領域（１３６Ａ）及びドレインエクステンション領域（１３８Ａ）は、傾斜注入を用いて半導体基板（１０２）に形成される。ソースエクステンション領域（１３６Ａ）は、ゲート構造（１１２）の下に延在する。一方で、ドレインエクステンション領域（１３８Ａ）は、ゲート構造（１１２）の下に延在してもよく、あるいは、ゲート構造（１１２）から横方向に離間してもよい。ソース領域（１５６）及びドレイン領域（１５８）は、半導体基板（１０２）に形成される。
（もっと読む）

【課題】シリサイド化金属ゲートと、シリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物と、同ゲート構造物を製造する方法と、を提供する。
【解決手段】シリサイド化金属ゲートと、シリサイド化金属ゲートに接するシリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物を提供する。詳しくは、広義に、第一の厚さを有する第一のシリサイド金属のシリサイド化金属ゲートと、隣接する第二の厚さを有する第二の金属のシリサイド化ソース領域およびドレイン領域とを含み、第二の厚さは第一の厚さより薄く、シリサイド化ソース領域およびドレイン領域は少なくともシリサイド化金属ゲートを含むゲート領域の端に位置合わせした半導体構造物を提供する。さらに、シリサイド化金属ゲートと、シリサイド化金属ゲートに接するシリサイド化ソース領域およびドレイン領域とを備える進歩したゲート構造物を製造する方法も提供する。 （もっと読む）

【課題】内部における伝導パスが異方的（１次元的）ではなく、より等方的な（２次元的な）伝導パスを有する有機化合物結晶を提供する。
【解決手段】第１のπ電子共役系分子と第２のπ電子共役系分子とがスピロ結合に基づき接続されて成る接続分子が、複数、積層された有機化合物結晶であって、各接続分子は略Ｄ_2dの対称性を有し、有機化合物結晶において、隣接する接続分子を構成する第１のπ電子共役系分子と第１のπ電子共役系分子とは、積層状態にあり、隣接する接続分子を構成する第２のπ電子共役系分子と第２のπ電子共役系分子とは、積層状態にある。 （もっと読む）

【課題】 互いに異なる膜厚を有する絶縁層上に半導体層を形成する。
【解決手段】 第２単結晶半導体層１３ａ、１３ｂ間の第１単結晶半導体層１２ａ、１２ｂを除去することにより、第２単結晶半導体層１３ａ、１３ｂ間に空洞部１７を形成した後、厚膜化ＢＯＸ層領域Ｒ２の第２単結晶半導体層１３ａが消失するまで、半導体基板１１、第２単結晶半導体層１３ａ、１３ｂおよび支持体１６の熱酸化を行うことにより、第２単結晶半導体層１３ｂ下に絶縁層１８を形成し、厚膜化ＢＯＸ層領域Ｒ２と薄膜化ＢＯＸ層領域Ｒ３とで第２単結晶半導体層１３ｂ下の絶縁層１８の膜厚を異ならせる。 （もっと読む）

第一のドーパント注入工程中にゲート（１０）をマスクとして用いてチャネル（１１）を覆うゲート（１０）を有する多結晶シリコンＧＯＬＤＤＴＦＴが製造される。エッチングプロセスにおいてフィレット（１７）により確定される薄い金属層（１９）の部分を備えるスペーサ（１３，１４）がゲート（１０）近傍に形成される。ソース及びドレイン領域をドーピングするためにスペーサ及びゲートがマスクとして用いられ、このように、自己整合製造技術が提供される。
（もっと読む）

【課題】 トランジスタの幅が表面積に依存していた。また、半導体シリコン部分を流れる経路が、抵抗として作用していた。
【解決手段】 ＳＯＩ基板上に、トランジスタのソース部、ゲート部、ドレイン部をウエハ方向に対し横に並べたトレンチ構造で形成し、トランジスタの実効幅が、ウエハ表面に対し垂直方向に依存した構造とした。その結果、微小な面積で大電流を流せるようなトランジスタが制御性良く製造できるようになった。また、ＣＭＯＳの形成や、様々な半導体素子などとの混載も形成しやすくなった。 （もっと読む）

【課題】 本発明では、工程、装置を複雑化することなく、要求される特性を有する薄膜トランジスタを作製することを目的とする。また、薄膜トランジスタの特性を精密に自由に制御することで、高い信頼性や優れた電気特性を有する半導体装置を低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】 本発明は、薄膜トランジスタにおいて、ゲート電極層で覆われている半導体層のソース領域側かドレイン領域側の一方に、低濃度不純物領域を作製する。低濃度不純物領域は、ゲート電極層をマスクとして、半導体層表面に対し、斜めにドーピングすることによって形成される。よって、薄膜トランジスタの微細な特性の制御を行うことができる。 （もっと読む）

【課題】本発明は、信頼性の高く、且つしきい値電圧の変化量を高めることが可能な半導体不揮発性記憶素子を有する半導体装置の作製方法を提供する。また、信頼性の高い半導体不揮発性記憶素子を有する半導体装置を、大面積基板を用いて製造する方法を提供する。
【解決手段】本発明は、固溶限界を超えるシリコンを有する固溶体をターゲットとしてスパッタリングを行い、固溶体の主成分である金属元素の導電層と、シリコン粒子とからなる導電膜を成膜した後、金属元素の導電層を除去してシリコン粒子を露出する。また、当該シリコン粒子をフローティングゲート電極とする半導体不揮発性記憶素子を有する半導体装置を作製する。 （もっと読む）

基板（１１０）、絶縁層（１２０）、フィン（２１０）、およびゲート（５１０）を含む、ダブルゲート半導体デバイス（１００）である。絶縁層（１２０）は基板（１１０）上に形成され、ゲート（５１０）は絶縁層（１２０）上に形成される。フィン（２１０）は、複数の側表面、上表面、および下表面を有する。フィン（２１０）の下表面、および側表面の少なくとも一部は、ゲート（５１０）に囲まれている。フィン（２１０）を取り囲んでいるゲート材料（５１０）は、半導体デバイス（１００）のチャネル領域においてＵ字型の断面を有している。
（もっと読む）

【課題】 本発明は、大量生産上、多面取りが可能な大面積基板を用いて不純物元素を均一にドーピングする装置を備えた半導体装置の製造装置を提供する。
【解決手段】 本発明は、イオン流の断面を線状もしくは長方形とし、かつ、イオン流に対し大面積基板を所定の傾斜角度θだけ傾斜させた状態に保ったまま、大面積基板をイオン流の長尺方向と垂直な方向に移動させることを特徴の一つとしている。本発明において、イオンビームの入射角は、傾斜角度θを変更することによって調節する。水平面に対し大面積基板を傾斜状態とすることで、イオン流の長尺方向の幅を基板の一辺の長さよりも短くすることができる。 （もっと読む）

【課題】 本発明では、工程、装置を複雑化することなく、要求される特性を有する薄膜トランジスタを作製することを目的とする。また、薄膜トランジスタの特性を精密に自由に制御することで、高い信頼性や優れた電気特性を有する半導体装置を低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】 本発明は、薄膜トランジスタにおいて、ゲート電極層で覆われている半導体層のソース領域側かドレイン領域側の一方に、低濃度不純物領域を作製する。低濃度不純物領域は、ゲート電極層をマスクとして、半導体層表面に対し、斜めにドーピングすることによって形成される。よって、薄膜トランジスタの微細な特性の制御を行うことができる。 （もっと読む）

【課題】本発明は、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する半導体装置の作製方法を提供する。また、スイッチング特性が高く、コントラストがすぐれた表示が可能な半導体装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜に５族元素（１５族元素）を有する半導体膜または希ガス元素
を有する半導体膜を形成し加熱して、触媒元素を結晶性半導体膜から除去した後、逆スタガ型ＴＦＴを形成することを特徴とする。 （もっと読む）

【課題】 本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】 半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

【課題】 大面積の絶縁性透明基板上に積層構造のゲート電極を備えた薄膜トランジスタを形成する際に、エキシマレーザアニールによる不純物活性化処理を行っても、不純物注入領域以外の領域への熱ダメージが少ない半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置を提供する。
【解決手段】 ガラス基板１上に設けられたポリシリコン層７上にゲート絶縁層３を介してゲート電極６を形成する。ゲート電極６をマスクにしてポリシリコン層７に不純物注入領域８を形成した後、ゲート電極６上に絶縁層４を形成し、これらを覆うように絶縁膜５を形成する。このとき、ゲート電極６上の絶縁膜５の表面に、ゲート電極６の周縁部で低く中央部で高くなる段差を形成し、更にゲート電極６中央部上の絶縁層４及び絶縁膜５が、不純物注入領域８上の絶縁膜５及びゲート絶縁層３よりもレーザ光に対する反射率が高くなるようにする。 （もっと読む）

【課題】 本発明は、消費電力の増大を抑えつつ、より効率的に短チャネル効果を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板２０上に絶縁膜３０を介して形成された凸型形状を有する半導体層４０と、半導体層４０の４つの側面における対向する一組の両側面に、ゲート絶縁膜５０A及び５０Bを介して形成されたゲート電極７０と、半導体層４０の４つの側面のうち、ゲート電極７０が形成されていない両側面に形成されたソース領域及びドレイン領域とを備え、半導体層４０中に形成されるチャネル領域１００A及び１００Bの一部１１０A及び１１０Bは、ゲート電極７０と電気的に接続されていることを特徴とする。 （もっと読む）

【課題】 チャネル長の短い薄膜トランジスタを簡便に、かつ、低廉なコストで形成することができる薄膜トランジスタの製造方法を提供する。
【解決手段】 液滴乾燥法を用いることによってバンク３０を形成し、このバンク３０を挟んでソース電極４０ａとドレイン電極４０ｂを形成する。その後、バンク３０を剥離することによって得られる溝パターン５０に半導体材料を供給して半導体層を形成し、ゲート絶縁膜、ゲート電極等を形成することにより、薄膜トランジスタを製造する。 （もっと読む）

【課題】 高機能・多機能システムインディスプレイを安価に得る。
【解決手段】 ゲート酸化膜／チャネルを構成する多結晶シリコン界面の欠陥をフッ素により終端することにより、低温ポリシリコン薄膜トランジスタの高性能化・高信頼化を図ると共に、その効果を最大限に得るため、薄膜トランジスタのチャネル部分に、粒界のポテンシャルバリアによる散乱が支配的ではない材料、すなわちチャネルを分断する粒界が少ない略帯状結晶薄膜ＳＰＳＩを用いる。これにより、急峻な伝達特性と優れたホットキャリア耐性の双方を有し高性能と高信頼性を両立した薄膜トランジスタを実現し、低電力で高速に動作する様々な回路を画素部と同一のガラス基板上に形成することが出来、高機能・多機能システムインディスプレイを安価に得ることができる。 （もっと読む）