トランジスタ構造の少なくとも一部分が実質的に透明であるエンハンスメント・モード電界効果トランジスタである。該トランジスタの一変形形態は、ＺｎＯ、ＳｎＯ_２及びＩｎ_２Ｏ_３から選択された実質的に絶縁性で実質的に透明な材料から構成されるチャネル層を含む。実質的に透明な材料から構成されるゲート絶縁体層は、チャネル層／ゲート絶縁体層境界面を形成するようにチャネル層に隣接して配置される。該トランジスタの第２の変形形態は、アニーリングにより生成される実質的に絶縁性のＺｎＯ、ＳｎＯ_２及びＩｎ_２Ｏ_３から選択される実質的に透明な材料から構成されるチャネル層を含む。該トランジスタを含む装置、及び該トランジスタを作る方法も開示されている。
（もっと読む）

【課題】チャネル領域に歪みＳｉを形成してキャリア移動度を増大するトランジスタ形成技術に関し、従来の緩和ＳｉＧｅ層を導入する方法ではない新たな構成を提案する。
【解決手段】ＳＯＩ基板のシリコン層に開口部を設け、これを介して絶縁層を選択エッチングにより開口部より大きな空洞を形成し、ポリシリコンを堆積して空洞を埋める。ここで熱処理を行い埋め込み部の体積膨張に伴い上部のシリコン層に引張り応力が加わり上に凸の湾曲形状領域が形成される。酸化膜、ポリシリコンを除去後、凸の湾曲形状領域をチャネルとするトラジスタを形成することにより、高キャリア移動度を有する半導体装置を作成する。 （もっと読む）

【課題】 本発明は、消費電力の増大を抑えつつ、より効率的に短チャネル効果を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板２０上に絶縁膜３０を介して形成された凸型形状を有する半導体層４０と、半導体層４０の４つの側面における対向する一組の両側面に、ゲート絶縁膜５０A及び５０Bを介して形成されたゲート電極７０と、半導体層４０の４つの側面のうち、ゲート電極７０が形成されていない両側面に形成されたソース領域及びドレイン領域とを備え、半導体層４０中に形成されるチャネル領域１００A及び１００Bの一部１１０A及び１１０Bは、ゲート電極７０と電気的に接続されていることを特徴とする。 （もっと読む）

【課題】 スイッチングトランジスタ領域のＳｉ−Ｈ結合が安定し、誘電体キャパシタ領域の強誘電体酸化膜に酸素欠損が発生しない半導体装置、その製造方法及びそれを使用した電子機器を提供する。
【解決手段】 ガラス等の基板１上に形成されたポリシリコン薄膜にソースドレイン拡散層４とチャネル領域３が形成され、更に、ゲート絶縁膜５を介してゲート電極６が形成されている。そして、層間絶縁膜８上に水素化窒化シリコン膜１１が形成されており、これにより、スイッチング用薄膜トランジスタ７を含む能動素子領域の水素濃度を高く保つことができ、シリコン薄膜におけるＳｉ−Ｈ結合が安定する。また、水素化窒化シリコン膜１１の上に導電性酸化膜により形成された下部電極１２を介して強誘電体膜１３を設けることにより、強誘電体容量素子層の酸素濃度を高く保つことができ、強誘電体膜１３における酸素欠損の発生を防止できる。 （もっと読む）

【課題】消去電圧などの動作電圧について低電圧化が可能であり、低コスト化が可能である半導体不揮発性記憶装置の製造方法を提供する。
【解決手段】電荷蓄積層を有するメモリトランジスタが接続された半導体不揮発性記憶装置の製造方法であって、ガラスあるいはプラスチックからなる絶縁性基板上にチャネル形成領域を有する半導体層を形成する工程と、前記半導体層の上層に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル形成領域に接続するソース・ドレイン領域を形成する工程とを有し、前記メモリトランジスタとなる薄膜トランジスタを形成する。 （もっと読む）

【課題】 簡便な方法により容易に製造できる電気伝導特性に優れた有機デバイス、およびその製造方法を提供すること。
【解決手段】 一般式；Ｓｉ(Ａ^１)(Ａ^２)(Ａ^３)−Ｂ−Ｓｉ(Ａ^４)(Ａ^５)(Ａ^６)（Ａ^１〜Ａ^６は水素原子、ハロゲン原子、アルコキシ基またはアルキル基であり、脱離反応性についてＡ^１〜Ａ^３＞Ａ^４〜Ａ^６の関係を満たす；Ｂは２価の有機基である）の有機化合物を用いた有機デバイス。上記有機化合物におけるＡ^１〜Ａ^３を有するシリル基と基板表面とを反応させ、単一単分子膜を形成する工程、未反応の有機化合物を非水系溶媒を用いて洗浄除去する工程、および単分子膜の膜表面側に存在する未反応のシリル基を吸着反応のサイトとして、上記の有機化合物からなる単分子膜を累積させる工程を含む有機デバイスの製造方法。 （もっと読む）

【課題】ｐ型トランジスタの動作速度を高め、ｎ型トランジスタとの動作速度の均衡がとれた半導体装置の製造方法を提供する。
【解決手段】ｐ−ＭＯＳ領域３０ａのソース／ドレイン領域にＳｉＧｅ膜からなる圧縮応力印加部２０を形成し、その後にｐ−ＭＯＳ領域３０ａおよびｎ−ＭＯＳ領域３０ｂに不純物注入を行い、浅い接合領域２２ａ、２２ｂおよび深い接合領域２３ａ、２３ｂを形成する。ＳｉＧｅ膜を形成する際の加熱により浅い接合領域２２ａ、２２ｂの不純物がゲート絶縁膜１５の直下に拡散することを防止し、短チャネル効果を防止すると共に、ｐ−ＭＯＳトランジスタ１３ａのチャネル領域の正孔移動度を高め、ｎ−ＭＯＳトランジスタ１３ｂの動作速度との均衡により、相補型の半導体装置１０の総合的な動作速度を高める。 （もっと読む）

ＭＯＳＦＥＴのゲートまたはＭＯＳＦＥＴのソースまたはドレイン領域は、シリコンゲルマニウムまたは多結晶シリコンゲルマニウムを含む。好ましくはニッケルシリサイドのモノシリサイドフェーズを含むニッケルゲルマノシリサイド（６２、６４）を形成すべく、ニッケルでのシリサイデーションを実行する。
ニッケルモノシリサイドによって呈される優れたシート抵抗を実質的に保持する一方、シリサイド中にゲルマニウムを含むことは、モノシリサイドフェーズが形成され得るより温度領域をより広くする。その結果、ニッケルゲルマノシリサイドは、後続のプロセスの間、ニッケルモノシリサイドよりも、より高い温度に耐えることができる。しかしながら、ニッケルモノシリサイドとほぼ同一のシート抵抗および他の有益な特性を提供する。
（もっと読む）

【課題】 チャネルに応力が印加されるMOSトランジスタの特性のばらつきを防ぐことができる半導体装置とその製造方法を提供すること、及び、MOSトランジスタのチャネルにおけるキャリア分布を直接測定することができる半導体装置の評価方法を提供すること。
【解決手段】 シリコン（半導体）基板１０と、シリコン基板１０の上に順に形成されたゲート絶縁膜１３及びゲート電極１４ｃと、ゲート電極１４ｃの横のシリコン基板１０のリセス（穴）１０ａ、１０ｂに形成されたソース/ドレイン材料層１８ａ、１８ｂと、を有し、リセス１０ａ、１０ｂのゲート電極１４ｃ寄りの側面１０ｃ、１０ｄが、シリコン基板１０の少なくとも一つの結晶面で構成されることを特徴とする半導体装置による。 （もっと読む）

【課題】 ゲート電極の幅方向における実効ゲート長Ｌｅｆｆは一定となって、デバイスの性能の向上した半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置は、支持基板１１と、前記支持基板上に設けられた絶縁膜１２と、前記絶縁膜上に設けられ、第１の方向において互いに対向する第１の側面と、前記第１の方向と直交する第２の方向において互いに対向する第２の側面とを有する直方体状のシリコン島２４と、前記シリコン島の上面に設けられた絶縁層１４と、互いに対向する前記第１の側面に設けられたゲート絶縁膜１７と、前記絶縁膜上に設けられ、前記ゲート絶縁膜を介して前記第１の方向に延在するように設けられたゲート電極２１と、前記第１の方向に延在する前記ゲート電極の両側壁に設けられた側壁スペーサ２３と、前記第２の側面にそれぞれ設けられたソース・ドレイン領域２５、２６と、前記第２の側面にそれぞれ設けられ、前記ソース・ドレイン領域とそれぞれ接続されるソース及びドレイン電極とから構成される。 （もっと読む）

【課題】本発明は、低コストで大量生産が可能である半導体装置及びその作製方法を提供する。また、非常に膜厚の薄い集積回路を用いた半導体装置、及びその作製方法を提供する。更には、低消費電力である半導体装置及びその作製方法を提供する。
【解決手段】本発明は、絶縁表面上に半導体不揮発性記憶素子トランジスタを有し、メモリトランジスタのフローティングゲート電極が、複数の導電性粒子又は半導体粒子で形成されていることを特徴とする半導体装置である。 （もっと読む）

【課題】 半導体集積回路において、今後のさらなるゲート電極の微細化を進める技術を提供することを課題とする。
【解決手段】 本発明は、レジストマスクをエッチングにより後退させて導電膜のエッチングを行い、ゲート配線の断面形状は上層配線とコンタクト可能な幅を有する台形とし、且つ、ゲート配線から分岐するゲート電極の断面形状を意図的に３つの内角をもつ形状、代表的には三角形状として１μｍ以下のゲート幅を実現する。本発明により、オン電流の増大が実現し、高速動作する回路（代表的にはＣＭＯＳ回路やＮＭＯＳ回路）を得ることができる。 （もっと読む）

【課題】 本発明は、寄生トランジスタ動作、ゲート電極とソース領域及びドレイン領域との間のリーク電流及び容量の増大を防止することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板上に第１の絶縁膜を介して形成された凸型形状の半導体層と、第１の絶縁膜上に形成され、半導体層の底部から所定の高さまで埋没する程度の膜厚を有する絶縁膜と、半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を介して形成されたゲート電極と、半導体層内において、ゲート電極が形成されていない領域に形成されたソース領域及びドレイン領域とを備えることを特徴とする。 （もっと読む）

【課題】剥離用物質を注入して半導体層を薄膜化すると共に、半導体デバイス部に対する剥離用物質による悪影響を排除する。
【解決手段】半導体装置Ｓの製造方法は、半導体層２０の表面に絶縁層であるゲート酸化膜４を形成する絶縁層形成工程と、半導体層２０に対し、半導体層における上記剥離用物質の移動を抑止するためのホウ素イオンを注入し、該半導体層２０に拡散抑止層３５を形成する拡散抑止層形成工程と、拡散抑止層３５のホウ素を加熱して活性化させる活性化工程と、半導体層２０に水素イオンを注入し、半導体層２０の領域のうち拡散抑止層３５を介してゲート酸化膜４と反対側の領域に剥離層３６を形成する剥離層形成工程と、半導体層２０のゲート酸化膜４側にガラス基板１８を貼り合わせる貼り合わせ工程と、半導体層２０を熱処理することにより、半導体層２０を剥離層３６に沿って分割する分割工程とを備えている。 （もっと読む）

【課題】チャネル形成領域を構成する材料として、一層優れた特性を有する有機化合物結晶を用いた電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、有機化合物結晶から成るチャネル形成領域を備えており、該有機化合物結晶は、カルコゲン原子を構成要素として含むπ電子共役系分子から成り、π電子共役系分子におけるカルコゲン原子と、該π電子共役系分子に隣接するπ電子共役系分子におけるカルコゲン原子との間の距離が短く、該有機化合物結晶は、π電子共役系分子同士が相互に２次元的若しくは３次元的に連結された周期構造を有する。 （もっと読む）

【課題】 アクティブマトリクス方式に代表される、トランジスタ４を駆動素子として用いる電流駆動方式の発光装置において、簡素な構成によって従来よりも発光効率を向上させる。
【解決手段】 発光素子２と、発光素子２を駆動する駆動回路３とを備える発光装置であって、駆動回路３中にトランジスタ４が介装されるとともに、トランジスタ４の電流経路に、発光素子２から発する光により電気抵抗が低下する物質を含有させる。 （もっと読む）

【課題】ＭＯＳ−ＦＥＴの駆動力を向上させる高性能な半導体装置及びその製造方法を提供すること。
【解決手段】ＣＭＯＳ−ＦＥＴ回路を備える半導体装置において、ＮＭＯＳ形成領域周辺の素子分離膜（１０２）の一部に設けられ引張応力を有する引張応力膜（１１９）と、ＰＭＯＳ形成領域周辺の素子分離膜（１０２）の一部に設けられ圧縮応力を有する圧縮応力膜（１２０）と、の少なくとも一方を備えている。 （もっと読む）

【課題】 アクティブマトリクス駆動方式の液晶装置において、プリチャージ回路、サンプリング回路等が有するＴＦＴの下側からの戻り光等に対する遮光性能を高め、優れたスイッチング特性により高品質の画像表示を行う。
【解決手段】 液晶装置（２００）は、一対の基板間に挟持された液晶層（５０）と、基板にマトリクス状に設けられた画素電極（１１）と、これをスイッチング制御するＴＦＴ（３０）とを備える。このＴＦＴや、プリチャージ回路（２０１）及びサンプリング回路（３０１）のＴＦＴの下側には、遮光層が設けられている。 （もっと読む）

【課題】プレーナあるいは複数ゲートまたはその両方の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）で使用するための高移動度面を有するハイブリッド基板を提供すること。
【解決手段】ハイブリッド基板は、ｎ型デバイスに最適な第１の表面部分と、ｐ型デバイスに最適な第２の表面部分とを有する。ハイブリッド基板の各半導体層における適切な表面およびウェハ・フラットの方向により、デバイスのすべてのゲートは同じ方向に配向され、すべてのチャネルは高移動度面上に位置する。本発明は、ハイブリッド基板、ならびに、その上に少なくとも１つのプレーナまたは複数ゲートのＭＯＳＦＥＴを集積する方法も提供する。 （もっと読む）

コンタクトエッチストップ層（１１６）を設けることによって、異なるトランジスタ型（１００Ｎ），（１００Ｐ）のチャネル領域内の応力を効果的に制御することができる。その際、コンタクトエッチストップ層（１１６）の引張応力部分と圧縮応力部分は、ウェット化学エッチング、プラズマエッチング、イオン注入、プラズマ処理などの十分に確立されたプロセスによって得ることができる。このため、プロセスを著しく複雑にすることなく、トランジスタ（１００Ｎ），（１００Ｐ）の性能を大きく改善することができる。
（もっと読む）