半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
【課題】 互いに異なる膜厚を有する絶縁層上に半導体層を形成する。
【解決手段】 第2単結晶半導体層13a、13b間の第1単結晶半導体層12a、12bを除去することにより、第2単結晶半導体層13a、13b間に空洞部17を形成した後、厚膜化BOX層領域R2の第2単結晶半導体層13aが消失するまで、半導体基板11、第2単結晶半導体層13a、13bおよび支持体16の熱酸化を行うことにより、第2単結晶半導体層13b下に絶縁層18を形成し、厚膜化BOX層領域R2と薄膜化BOX層領域R3とで第2単結晶半導体層13b下の絶縁層18の膜厚を異ならせる。
【解決手段】 第2単結晶半導体層13a、13b間の第1単結晶半導体層12a、12bを除去することにより、第2単結晶半導体層13a、13b間に空洞部17を形成した後、厚膜化BOX層領域R2の第2単結晶半導体層13aが消失するまで、半導体基板11、第2単結晶半導体層13a、13bおよび支持体16の熱酸化を行うことにより、第2単結晶半導体層13b下に絶縁層18を形成し、厚膜化BOX層領域R2と薄膜化BOX層領域R3とで第2単結晶半導体層13b下の絶縁層18の膜厚を異ならせる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、SOI(Silicon On Insulator)基板上に形成された電界効果型トランジスタに適用して好適なものである。
【背景技術】
【0002】
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。
また、例えば、特許文献1には、数百V程度のドレイン耐圧を持つ高耐圧電界効果トランジスタをSOI基板上に形成する方法が開示されている。また、特許文献2には、サブミクロン程度に微細化された電界効果トランジスタをSOI基板上に形成する方法が開示されている。
【0003】
ここで、用途の異なる半導体素子では、最適なSOI層の膜厚やBOX層の膜厚が異なっている。すなわち、数百V程度のドレイン耐圧を持つ高耐圧電界効果トランジスタでは、BOX層の破壊耐圧やバックチャネル閾値耐圧を確保するため、BOX層を厚膜化する必要があり、BOX層の膜厚はμmオーダーとなる。例えば、50Vのドレイン耐圧を持つ高耐圧電界効果トランジスタでは、BOX層の膜厚は数百nm程度、500Vのドレイン耐圧を持つ高耐圧電界効果トランジスタでは、BOX層の膜厚は数μm程度だけ必要となる。
【0004】
一方、サブミクロン程度に微細化された電界効果トランジスタでは、短チャネル効果による閾値低下を抑制するため、BOX層を薄膜化する必要があり、BOX層の膜厚は数百オングストロームオーダーとなる。例えば、実行チャネル長が0.1μm以下になると、SOI層の膜厚を50nm以下にするとともに、BOX層の膜厚を50〜100nmに設定する必要がある。
【0005】
一方、ユピキタス社会の到来に伴って、情報携帯機器の小型化、低消費電力化、多機能化、大容量化を一層促進するために、様々の耐圧を持つデバイスやデジタルとアナログのデバイスを1チップ上に混載することが可能なSOC(System On Chip)技術が注目されている。
また、特許文献3には、SOI基板上でSOCを実現できるようにするため、半導体基板の主面から異なる深さに絶縁膜を埋め込むことで、用途の異なる半導体素子をその用途に適した厚みを有する活性層内に形成する方法が開示されている。
【特許文献1】特開平7−211917号公報
【特許文献2】特開2003−158091号公報
【特許文献3】特開2002−299591号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献1〜3に開示された方法では、BOX層の膜厚はSOI基板で一定に保たれる。このため、用途の異なる半導体素子をSOI基板上に形成するには、用途ごとに半導体素子を別々のSOI基板上に作り分ける必要があり、SOCを実現する上での障害になるという問題があった。
そこで、本発明の目的は、互いに異なる膜厚を有する絶縁層上に半導体層を形成することが可能な半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0007】
上述した課題を解決するために、本発明の一態様に係る半導体基板によれば、半導体基材と、前記半導体基材上に形成された互いに異なる膜厚を有する絶縁層と、前記絶縁層上に形成された半導体層とを備えることを特徴とする。
これにより、半導体素子の用途に適するようにBOX層の膜厚を設定することを可能としつつ、互いに用途の異なる半導体素子を同一のSOI基板上に形成することができる。このため、短チャネル効果を抑制することを可能としつつ、電界効果トランジスタを微細化することが可能となるとともに、BOX層の破壊耐圧やバックチャネル閾値耐圧を確保することを可能としつつ、高耐圧電界効果トランジスタを同一のSOI基板上に形成することができる。このため、システム・オン・チップを同一のSOI基板上で実現することが可能となり、半導体装置の小型化、低消費電力化、多機能化および大容量化を促進することができる。
【0008】
また、本発明の一態様に係る半導体基板によれば、前記半導体層は同一の膜厚を有する単結晶半導体層であることを特徴とする。
これにより、互いに用途の異なる半導体素子を単結晶半導体層上に形成することが可能となり、半導体素子の特性を向上させることを可能としつつ、システム・オン・チップを同一のSOI基板上で実現することが可能となる。
【0009】
また、本発明の一態様に係る半導体装置によれば、半導体基板と、前記半導体基板上に形成された互いに異なる膜厚を有する絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層に形成された互いに用途の異なる半導体素子とを備えることを特徴とする。
これにより、半導体素子を用途ごとに別々のSOI基板上に作り分けることなく、それぞれ最適な膜厚を有するBOX層上に用途の異なる半導体素子を形成することを可能となり、システム・オン・チップの高性能化を図ることができる。
【0010】
また、本発明の一態様に係る半導体装置によれば、半導体基板と、前記半導体基板上の一部領域に形成された互いに異なる膜厚を有する絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体基板と前記半導体層とに形成された互いに用途の異なる半導体素子とを備えることを特徴とする。
また、本発明の一態様に係る半導体装置によれば、前記半導体層を水平方向に素子分離する素子分離領域をさらに備え、前記絶縁層は前記素子分離領域間に自己整合的に配置されていることを特徴とする。
【0011】
これにより、BOX層の欠落や重複を防止することを可能としつつ、半導体素子の用途ごとにBOX層の膜厚を異ならせることが可能となる。このため、互いに用途の異なる半導体素子を同一のSOI基板上に形成することを可能としつつ、半導体素子の高集積化および高信頼性化を図ることができる。
また、本発明の一態様に係る半導体装置によれば、前記互いに異なる膜厚を有する絶縁層のうち、膜厚の薄い方の絶縁層上に形成された半導体層には、低電圧駆動される電界効果型トランジスタが配置され、膜厚の厚い方の絶縁層上に形成された半導体層には、高電圧駆動される電界効果型トランジスタが配置され、前記半導体基板との間に絶縁層のない半導体層には、保護ダイオードまたはバイポートランジスタが配置されていることを特徴とする。
【0012】
これにより、高速・低パワー半導体素子では、実行チャネル長が0.1μm以下の時、半導体層の膜厚を50nm以下にするとともに、BOX層の膜厚を10−100nmに薄膜化することが可能となり、短チャネル効果が抑制されるとともに、高性能化かつ高信頼性化された微細トランジスタを提供することができる。また、高い電圧負荷がかかるトランジスタでは、BOX層の膜厚を厚膜化することが可能となり、BOX層の破壊耐圧やバックチャネル閾値耐圧を確保することを可能として、高性能化かつ高信頼性化された高耐圧トランジスタを提供することができる。さらに、大きな電流が流れる半導体素子では、BOX層を省略することができ、大きな電流が流れる半導体素子の性能および信頼性を維持することができる。
【0013】
また、本発明の一態様に係る半導体基板の製造方法によれば、第1半導体層よりもエッチング時の選択比が小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基材上に複数層形成する工程と、前記第1半導体層および前記第2半導体層を貫通して前記半導体基材を露出させる第1溝を形成する工程と、前記半導体基材上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を、前記第1溝で区分けされた第1領域に形成する工程と、前記第2溝にて露出させられた第1半導体層よりも上層の第1半導体層の少なくとも一部を前記第2半導体層から露出させる第3溝を、前記第1溝で区分けされた第2領域に形成する工程と、前記第2溝および第3溝を介して前記第1半導体層を選択的にエッチングすることにより、前記第2半導体層の間に空洞部を形成する工程と、前記空洞部で上下を挟まれた第2半導体層が消失するまで前記第2半導体層の熱酸化を行うことにより、最上層の第2半導体層下に配置された互いに異なる膜厚を有する絶縁層を形成する工程とを備えることを特徴とする。
【0014】
これにより、第1溝内に形成された支持体を介して、第2半導体層を半導体基材上で支持することが可能となるとともに、第2半導体層から露出する第1半導体層の層数を第1領域と第2領域とで異ならせることを可能としつつ、第2溝および第3溝を介して、第1半導体層にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2半導体層を半導体基材上で安定して支持することを可能としつつ、第2半導体層間に挟まれた第1半導体層を除去することが可能となるとともに、第2半導体層間において除去される第1半導体層の層数を第1領域と第2領域とで異ならせることが可能となる。この結果、第2半導体層間に挟まれた第1半導体層を除去した後に熱酸化される第2半導体層の層数を第1領域と第2領域とで異ならせることが可能となり、最上層の第2半導体層の品質を損なうことなく、最上層の第2半導体層下に配置された絶縁層の膜厚を異ならせることができる。
【0015】
また、本発明の一態様に係る半導体基板の製造方法によれば、前記第2半導体層および前記支持体は単結晶Si、前記第1半導体層は単結晶SiGeであることを特徴とする。
これにより、第2半導体層、支持体および第1半導体層間の格子整合をとることを可能としつつ、第2半導体層および支持体よりも第1半導体層のエッチング時の選択比を大きくすることが可能となる。このため、結晶品質の良い第2半導体層を第1半導体層上に形成することが可能となるとともに、支持体を第1溝内に安定して形成することが可能となり、第2半導体層の品質を損なうことなく、膜厚が互いに異なるBOX層を同一の半導体基板に形成することができる。
【0016】
また、本発明の一態様に係る半導体装置の製造方法によれば、第1半導体層よりもエッチング時の選択比が小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、前記第1半導体層および前記第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、前記半導体基板上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を、前記第1溝で区分けされた第1領域に形成する工程と、前記第2溝にて露出させられた第1半導体層よりも上層の第1半導体層の少なくとも一部を前記第2半導体層から露出させる第3溝を、前記第1溝で区分けされた第2領域に形成する工程と、前記第2溝および第3溝を介して前記第1半導体層を選択的にエッチングすることにより、前記第2半導体層の間に空洞部を形成する工程と、前記空洞部で上下を挟まれた第2半導体層が消失するまで前記第2半導体層の熱酸化を行うことにより、最上層の第2半導体層下に配置された互いに異なる膜厚を有する絶縁層を形成する工程と、互いに用途の異なる半導体素子を前記最上層の第2半導体層に形成する工程とを備えることを特徴とする。
【0017】
これにより、最上層の第2半導体層の品質を損なうことなく、最上層の第2半導体層下に配置された絶縁層の膜厚を異ならせることが可能となるとともに、素子分離領域間に絶縁層を自己整合的に配置することができる。このため、BOX層の欠落や重複を防止することを可能としつつ、半導体素子の用途ごとにBOX層の膜厚を異ならせることが可能となるとともに、互いに用途の異なる半導体素子を単結晶半導体層上に形成することが可能となり、システム・オン・チップの小型化、低消費電力化、多機能化、大容量化および高信頼性化を図ることが可能となる。
【発明を実施するための最良の形態】
【0018】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1〜図18は、本発明の一実施形態に係る半導体装置の製造方法を示す平面図および断面図である。
図1および図2において、半導体基板11上には、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bが交互に積層されている。なお、半導体基板11、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bの材質としては、例えば、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCなどを用いることができる。
【0019】
ここで、第1単結晶半導体層12a、12bは、半導体基板11および第2単結晶半導体層13a、13bよりもエッチング時の選択比が大きな材質を用いることができる。特に、半導体基板11がSiの場合、第1単結晶半導体層12a、12bとしてSiGe、第2単結晶半導体層13a、13bとしてSiを用いることが好ましい。これにより、第1単結晶半導体層12a、12bと第2単結晶半導体層13a、13bとの間の格子整合をとることを可能としつつ、第1単結晶半導体層12a、12bと第2単結晶半導体層13a、13bとの間の選択比を確保することができる。
【0020】
なお、半導体基板11には、無BOX層領域R1、厚膜化BOX層領域R2および薄膜化BOX層領域R3を設けることができる。そして、無BOX層領域R1には、保護ダイオードまたはバイポートランジスタを形成し、厚膜化BOX層領域R2には、高電圧駆動される電界効果型トランジスタを形成し、薄膜化BOX層領域R3には、低電圧駆動される電界効果型トランジスタを形成することができる。
【0021】
そして、第2単結晶半導体層13bの熱酸化により第2単結晶半導体層13bの表面に犠牲酸化膜14を形成する。そして、CVDなどの方法により、犠牲酸化膜14上の全面に酸化防止膜15を形成する。なお、酸化防止膜15としては、例えば、シリコン窒化膜を用いることができる。
次に、図3および図4に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜15、犠牲酸化膜14、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bをパターニングすることにより、半導体基板11を露出させる溝M1を所定の方向に沿って形成する。
【0022】
なお、半導体基板11を露出させる場合、半導体基板11の表面でエッチングを止めるようにしてもよいし、半導体基板11をオーバーエッチングして半導体基板11に凹部を形成するようにしてもよい。また、溝M1の配置位置は、無BOX層領域R1、厚膜化BOX層領域R2および薄膜化BOX層領域R3を互いに分離させる素子分離領域の一部に対応させることができる。また、無BOX層領域R1、厚膜化BOX層領域R2および薄膜化BOX層領域R3を互いに分離させるとともに、無BOX層領域R1内がさらに細かく分断されるように、溝M1の配置するようにしてもよい。
【0023】
次に、図5および図6に示すように、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bの側壁に成膜され、第2単結晶半導体層13a、13bを半導体基板11上で支持する支持体16を溝M1内に形成する。なお、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bの側壁に成膜された支持体16を形成する場合、半導体のエピタキシャル成長を用いることができる。ここで、半導体のエピタキシャル成長を用いることにより、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bの側壁ならびに半導体基板11の表面に支持体16を選択的に形成することができる。なお、支持体16の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどから選択することができる。特に、半導体基板11および第2単結晶半導体層13a、13bがSi、第1単結晶半導体層12a、12bがSiGeの場合、支持体16の材質としてSiを用いることが好ましい。
【0024】
これにより、支持体16と第1単結晶半導体層12a、12bとの間の格子整合をとることを可能としつつ、支持体16と第1単結晶半導体層12a、12bとの間の選択比を確保することができる。また、支持体16の材質として、Siなどの半導体を用いることにより、第1単結晶半導体層12a、12bが除去された場合においても、半導体による3次元的な立体構造を維持することが可能となる。このため、化学的耐性や機械的ストレス耐性を向上させることが可能となり、再現性の良い安定した素子分離プロセスを実現することができる。なお、支持体16の材質としては、半導体の他、シリコン酸化膜などの絶縁体を用いるようにしてもよい。
【0025】
次に、図7および図8に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜15、犠牲酸化膜14、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bをパターニングすることにより、半導体基板11を露出させる溝M2を溝M1と直交する方向に沿って厚膜化BOX層領域R2に形成する。なお、半導体基板11を露出させる場合、半導体基板11の表面でエッチングを止めるようにしてもよいし、半導体基板11をオーバーエッチングして半導体基板11に凹部を形成するようにしてもよい。また、溝M2の配置位置は、単結晶半導体層13bの素子分離領域に対応させることができる。
【0026】
次に、図9および図10に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜15、犠牲酸化膜14、第1単結晶半導体層12bおよび第2単結晶半導体層13bをパターニングすることにより、第2単結晶半導体層13aを露出させる溝M3を溝M1と直交する方向に沿って薄膜化BOX層領域R3に形成する。なお、第2単結晶半導体層13aを露出させる場合、第2単結晶半導体層13aの表面でエッチングを止めるようにしてもよいし、第2単結晶半導体層13aをオーバーエッチングして第2単結晶半導体層13aに凹部を形成するようにしてもよい。また、溝M3の配置位置は、単結晶半導体層13bの素子分離領域に対応させることができる。
【0027】
また、第2単結晶半導体層13aの表面を露出させる代わりに、第1単結晶半導体層12bの表面でエッチングを止めるようにしてもよいし、第1単結晶半導体層12bをオーバーエッチングして第1単結晶半導体層12bの途中までエッチングするようにしてもよい。ここで、第1単結晶半導体層12bのエッチングを途中で止めることにより、溝M3内の第2単結晶半導体層13aの表面が露出されることを防止することができる。このため、第1単結晶半導体層12a、12bをエッチング除去する際に、溝M3内の第2単結晶半導体層13aがエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝M3内の第2単結晶半導体層13aのオーバーエッチングを抑制することができる。
【0028】
次に、図11および図12に示すように、溝M2を介してエッチングガスまたはエッチング液を第1単結晶半導体層12a、12bに接触させるとともに、溝M3を介してエッチングガスまたはエッチング液を第1単結晶半導体層12bに接触させることにより、厚膜化BOX層領域R2の第1単結晶半導体層12a、12bをエッチング除去するとともに、薄膜化BOX層領域R3の第1単結晶半導体層12bをエッチング除去する。そして、厚膜化BOX層領域R2では、半導体基板11と第2単結晶半導体層13aとの間ならびに第2単結晶半導体層13a、13b間に空洞部17を形成するとともに、薄膜化BOX層領域R3では、第2単結晶半導体層13a、13b間に空洞部17を形成する。
【0029】
ここで、溝M1内に支持体16を設けることにより、第1単結晶半導体層12a、12bが除去された場合においても、第2単結晶半導体層13a、13bを半導体基板11上で支持することが可能となるとともに、溝M1とは別に溝M2、M3を設けることにより、第2単結晶半導体層13a、13b下にそれぞれ配置された第1単結晶半導体層12a、12bにエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2単結晶半導体層13a、13bの結晶品質を損なうことなく、半導体基板11と第2単結晶半導体層13aとの間ならびに第2単結晶半導体層13a、13b間に空洞部17を形成することができる。
【0030】
また、薄膜化BOX層領域R3では、第1単結晶半導体層12a上に第2単結晶半導体層13aが残るように溝M3の深さを設定することにより、第1単結晶半導体層12aがエッチング除去されることを防止することができ、半導体基板11と第2単結晶半導体層13aとの間に空洞部17が形成されないようにすることができる。このため、第2単結晶半導体層13a、13bの熱酸化を行う時に、厚膜化BOX層領域R2の第2単結晶半導体層13aを上下から熱酸化させるとともに、薄膜化BOX層領域R3の第2単結晶半導体層13aを上から熱酸化させることが可能となる。この結果、薄膜化BOX層領域R3の第2単結晶半導体層13aを残したままで、厚膜化BOX層領域R2の第2単結晶半導体層13aを消失させることが可能となり、厚膜化BOX層領域R2と薄膜化BOX層領域R3とでBOX層の膜厚を異ならせることができる。
【0031】
なお、半導体基板11、第2単結晶半導体層13a、13bおよび支持体16がSi、第1単結晶半導体層12a、12bがSiGeの場合、第1単結晶半導体層12a、12bのエッチング液としてフッ硝酸を用いることが好ましい。これにより、SiとSiGeの選択比として1:1000〜10000程度を得ることができ、半導体基板11、第2単結晶半導体層13a、13bおよび支持体16のオーバーエッチングを抑制しつつ、第1単結晶半導体層12a、12bを除去することが可能となる。
【0032】
次に、図13および図14に示すように、厚膜化BOX層領域R2の第2単結晶半導体層13aが消失するまで、半導体基板11、第2単結晶半導体層13a、13bおよび支持体16の熱酸化を行うことにより、第2単結晶半導体層13b下に絶縁層18を形成する。ここで、厚膜化BOX層領域R2の第2単結晶半導体層13aを消失させることにより、厚膜化BOX層領域R2では、第2単結晶半導体層13aと半導体基板11との間を絶縁層18で埋め尽くすことが可能となる。一方、薄膜化BOX層領域R3では、厚膜化BOX層領域R2の第2単結晶半導体層13aが消失するまで熱酸化を行った場合においても、第1単結晶半導体層12aおよび第2単結晶半導体層13aの一部を残すことが可能となる。
【0033】
このため、第2単結晶半導体層13bの結晶品質を維持しつつ、厚膜化BOX層領域R2と薄膜化BOX層領域R3とで第2単結晶半導体層13b下の絶縁層18の膜厚を異ならせることができる。このため、半導体素子の用途に適するようにBOX層の膜厚を設定することを可能としつつ、互いに用途の異なる半導体素子を同一の半導体基板11上に形成することができる。
【0034】
また、エピタキシャル成長時の第2単結晶半導体層13bの膜厚および第2単結晶半導体層13bの熱酸化時に形成された絶縁層18の膜厚によって、素子分離後の第2単結晶半導体層13bの膜厚を規定することができる。このため、第2単結晶半導体層13bの膜厚を精度よく制御することができ、第2単結晶半導体層13bの膜厚のバラツキを低減させることを可能としつつ、厚膜化BOX層領域R2と薄膜化BOX層領域R3とで第2単結晶半導体層13b下の絶縁層18の膜厚を異ならせることができる。また、第2単結晶半導体層13b上に酸化防止膜15を設けることで、第2単結晶半導体層13bの表面が熱酸化されることを防止しつつ、第2単結晶半導体層13b下に絶縁層18を形成することが可能となる。
【0035】
また、空洞部17が埋め込まれるようにして絶縁層18を形成することにより、絶縁層18を素子分離領域間に自己整合的に配置することが可能となる。このため、厚膜化BOX層領域R2と薄膜化BOX層領域R3との間でBOX層の欠落や重複を防止することを可能としつつ、半導体素子の用途ごとにBOX層の膜厚を異ならせることが可能となり、半導体素子の高集積化および高信頼性化を図ることができる。
【0036】
なお、絶縁層18を形成した後、高温アニールを行う。これにより、絶縁層18をリフローさせることが可能となり、絶縁層18のストレスを緩和させることが可能となるとともに、界面準位を減らすことができる。
次に、図15および図16に示すように、CVDなどの方法により、絶縁層18が側壁に形成された溝M1〜M3内が埋め込まれるようにして、第2単結晶半導体層上に絶縁層を堆積する。そして、CMP(化学的機械的研磨)などの方法を用いて絶縁層を平坦化することにより、第2単結晶半導体層の表面を露出させ、埋め込み絶縁層19を溝M1〜M3内に形成する。なお、埋め込み絶縁層19としては、例えば、SiO2またはSi3N4などを用いることができる。
【0037】
次に、図17および図18に示すように、無BOX層領域R1において、第2単結晶半導体層13bにイオン注入を選択的に行うことにより不純物拡散層22cを形成し、無BOX層領域R1に保護ダイオードを形成する。
また、厚膜化BOX層領域R2および薄膜化BOX層領域R3において、第2単結晶半導体層13bの表面の熱酸化を行うことにより、第2単結晶半導体層13b上にゲート絶縁膜20a、20bをそれぞれ形成する。そして、CVDなどの方法により、ゲート絶縁膜20a、20bが形成された第2単結晶半導体層13b上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて、多結晶シリコン膜のパターニングを行うことにより、第2単結晶半導体層13b上にゲート電極21a、21bを形成する。そして、ゲート電極21a、21bをマスクとして、不純物のイオン注入を第2単結晶半導体層13bに行うことにより、ゲート電極21a、21bの側方にそれぞれ配置されたソース/ドレイン層22a、22bを第2単結晶半導体層13bに形成する。
【0038】
これにより、薄膜化BOX層領域R3では、高速・低パワー半導体素子の実行チャネル長が0.1μm以下の時、第2単結晶半導体層13bの膜厚を50nm以下にするとともに、BOX層の膜厚を10−100nmに薄膜化することが可能となり、短チャネル効果が抑制された完全空乏型SOIトランジスタを形成することができる。
また、厚膜化BOX層領域R2では、BOX層の膜厚を厚膜化することが可能となり、BOX層の破壊耐圧やバックチャネル閾値耐圧を確保することを可能として、高性能化かつ高信頼性化された高耐圧トランジスタを形成することができる。
【0039】
さらに、無BOX層領域R1では、BOX層を省略することができ、半導体素子の性能および信頼性を維持することを可能としつつ、大きな電流が流れる半導体素子を形成することができる。なお、無BOX層領域R1には、保護ダイオードの他、バイポーラトランジスタを形成することが好ましい。
【図面の簡単な説明】
【0040】
【図1】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図2】一実施形態に係る半導体装置の製造方法を示す断面図。
【図3】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図4】一実施形態に係る半導体装置の製造方法を示す断面図。
【図5】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図6】一実施形態に係る半導体装置の製造方法を示す断面図。
【図7】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図8】一実施形態に係る半導体装置の製造方法を示す断面図。
【図9】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図10】一実施形態に係る半導体装置の製造方法を示す断面図。
【図11】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図12】一実施形態に係る半導体装置の製造方法を示す断面図。
【図13】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図14】一実施形態に係る半導体装置の製造方法を示す断面図。
【図15】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図16】一実施形態に係る半導体装置の製造方法を示す断面図。
【図17】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図18】一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【0041】
R1 無BOX層領域、R2 厚膜化BOX層領域、R3 薄膜化BOX層領域、11 半導体基板、12a、12b 第1単結晶半導体層、13a、13b 第2単結晶半導体層、14 犠牲酸化膜、15 酸化防止膜、M1、M2、M3 素子分離用溝、16 支持体、17 空洞部、18 酸化膜、19 埋め込み絶縁層、20a、20b ゲート絶縁膜、21a、21b ゲート電極、22a、22b ソース/ドレイン層、22c 不純物拡散層
【技術分野】
【0001】
本発明は半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法に関し、特に、SOI(Silicon On Insulator)基板上に形成された電界効果型トランジスタに適用して好適なものである。
【背景技術】
【0002】
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。
また、例えば、特許文献1には、数百V程度のドレイン耐圧を持つ高耐圧電界効果トランジスタをSOI基板上に形成する方法が開示されている。また、特許文献2には、サブミクロン程度に微細化された電界効果トランジスタをSOI基板上に形成する方法が開示されている。
【0003】
ここで、用途の異なる半導体素子では、最適なSOI層の膜厚やBOX層の膜厚が異なっている。すなわち、数百V程度のドレイン耐圧を持つ高耐圧電界効果トランジスタでは、BOX層の破壊耐圧やバックチャネル閾値耐圧を確保するため、BOX層を厚膜化する必要があり、BOX層の膜厚はμmオーダーとなる。例えば、50Vのドレイン耐圧を持つ高耐圧電界効果トランジスタでは、BOX層の膜厚は数百nm程度、500Vのドレイン耐圧を持つ高耐圧電界効果トランジスタでは、BOX層の膜厚は数μm程度だけ必要となる。
【0004】
一方、サブミクロン程度に微細化された電界効果トランジスタでは、短チャネル効果による閾値低下を抑制するため、BOX層を薄膜化する必要があり、BOX層の膜厚は数百オングストロームオーダーとなる。例えば、実行チャネル長が0.1μm以下になると、SOI層の膜厚を50nm以下にするとともに、BOX層の膜厚を50〜100nmに設定する必要がある。
【0005】
一方、ユピキタス社会の到来に伴って、情報携帯機器の小型化、低消費電力化、多機能化、大容量化を一層促進するために、様々の耐圧を持つデバイスやデジタルとアナログのデバイスを1チップ上に混載することが可能なSOC(System On Chip)技術が注目されている。
また、特許文献3には、SOI基板上でSOCを実現できるようにするため、半導体基板の主面から異なる深さに絶縁膜を埋め込むことで、用途の異なる半導体素子をその用途に適した厚みを有する活性層内に形成する方法が開示されている。
【特許文献1】特開平7−211917号公報
【特許文献2】特開2003−158091号公報
【特許文献3】特開2002−299591号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献1〜3に開示された方法では、BOX層の膜厚はSOI基板で一定に保たれる。このため、用途の異なる半導体素子をSOI基板上に形成するには、用途ごとに半導体素子を別々のSOI基板上に作り分ける必要があり、SOCを実現する上での障害になるという問題があった。
そこで、本発明の目的は、互いに異なる膜厚を有する絶縁層上に半導体層を形成することが可能な半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0007】
上述した課題を解決するために、本発明の一態様に係る半導体基板によれば、半導体基材と、前記半導体基材上に形成された互いに異なる膜厚を有する絶縁層と、前記絶縁層上に形成された半導体層とを備えることを特徴とする。
これにより、半導体素子の用途に適するようにBOX層の膜厚を設定することを可能としつつ、互いに用途の異なる半導体素子を同一のSOI基板上に形成することができる。このため、短チャネル効果を抑制することを可能としつつ、電界効果トランジスタを微細化することが可能となるとともに、BOX層の破壊耐圧やバックチャネル閾値耐圧を確保することを可能としつつ、高耐圧電界効果トランジスタを同一のSOI基板上に形成することができる。このため、システム・オン・チップを同一のSOI基板上で実現することが可能となり、半導体装置の小型化、低消費電力化、多機能化および大容量化を促進することができる。
【0008】
また、本発明の一態様に係る半導体基板によれば、前記半導体層は同一の膜厚を有する単結晶半導体層であることを特徴とする。
これにより、互いに用途の異なる半導体素子を単結晶半導体層上に形成することが可能となり、半導体素子の特性を向上させることを可能としつつ、システム・オン・チップを同一のSOI基板上で実現することが可能となる。
【0009】
また、本発明の一態様に係る半導体装置によれば、半導体基板と、前記半導体基板上に形成された互いに異なる膜厚を有する絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層に形成された互いに用途の異なる半導体素子とを備えることを特徴とする。
これにより、半導体素子を用途ごとに別々のSOI基板上に作り分けることなく、それぞれ最適な膜厚を有するBOX層上に用途の異なる半導体素子を形成することを可能となり、システム・オン・チップの高性能化を図ることができる。
【0010】
また、本発明の一態様に係る半導体装置によれば、半導体基板と、前記半導体基板上の一部領域に形成された互いに異なる膜厚を有する絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体基板と前記半導体層とに形成された互いに用途の異なる半導体素子とを備えることを特徴とする。
また、本発明の一態様に係る半導体装置によれば、前記半導体層を水平方向に素子分離する素子分離領域をさらに備え、前記絶縁層は前記素子分離領域間に自己整合的に配置されていることを特徴とする。
【0011】
これにより、BOX層の欠落や重複を防止することを可能としつつ、半導体素子の用途ごとにBOX層の膜厚を異ならせることが可能となる。このため、互いに用途の異なる半導体素子を同一のSOI基板上に形成することを可能としつつ、半導体素子の高集積化および高信頼性化を図ることができる。
また、本発明の一態様に係る半導体装置によれば、前記互いに異なる膜厚を有する絶縁層のうち、膜厚の薄い方の絶縁層上に形成された半導体層には、低電圧駆動される電界効果型トランジスタが配置され、膜厚の厚い方の絶縁層上に形成された半導体層には、高電圧駆動される電界効果型トランジスタが配置され、前記半導体基板との間に絶縁層のない半導体層には、保護ダイオードまたはバイポートランジスタが配置されていることを特徴とする。
【0012】
これにより、高速・低パワー半導体素子では、実行チャネル長が0.1μm以下の時、半導体層の膜厚を50nm以下にするとともに、BOX層の膜厚を10−100nmに薄膜化することが可能となり、短チャネル効果が抑制されるとともに、高性能化かつ高信頼性化された微細トランジスタを提供することができる。また、高い電圧負荷がかかるトランジスタでは、BOX層の膜厚を厚膜化することが可能となり、BOX層の破壊耐圧やバックチャネル閾値耐圧を確保することを可能として、高性能化かつ高信頼性化された高耐圧トランジスタを提供することができる。さらに、大きな電流が流れる半導体素子では、BOX層を省略することができ、大きな電流が流れる半導体素子の性能および信頼性を維持することができる。
【0013】
また、本発明の一態様に係る半導体基板の製造方法によれば、第1半導体層よりもエッチング時の選択比が小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基材上に複数層形成する工程と、前記第1半導体層および前記第2半導体層を貫通して前記半導体基材を露出させる第1溝を形成する工程と、前記半導体基材上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を、前記第1溝で区分けされた第1領域に形成する工程と、前記第2溝にて露出させられた第1半導体層よりも上層の第1半導体層の少なくとも一部を前記第2半導体層から露出させる第3溝を、前記第1溝で区分けされた第2領域に形成する工程と、前記第2溝および第3溝を介して前記第1半導体層を選択的にエッチングすることにより、前記第2半導体層の間に空洞部を形成する工程と、前記空洞部で上下を挟まれた第2半導体層が消失するまで前記第2半導体層の熱酸化を行うことにより、最上層の第2半導体層下に配置された互いに異なる膜厚を有する絶縁層を形成する工程とを備えることを特徴とする。
【0014】
これにより、第1溝内に形成された支持体を介して、第2半導体層を半導体基材上で支持することが可能となるとともに、第2半導体層から露出する第1半導体層の層数を第1領域と第2領域とで異ならせることを可能としつつ、第2溝および第3溝を介して、第1半導体層にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2半導体層を半導体基材上で安定して支持することを可能としつつ、第2半導体層間に挟まれた第1半導体層を除去することが可能となるとともに、第2半導体層間において除去される第1半導体層の層数を第1領域と第2領域とで異ならせることが可能となる。この結果、第2半導体層間に挟まれた第1半導体層を除去した後に熱酸化される第2半導体層の層数を第1領域と第2領域とで異ならせることが可能となり、最上層の第2半導体層の品質を損なうことなく、最上層の第2半導体層下に配置された絶縁層の膜厚を異ならせることができる。
【0015】
また、本発明の一態様に係る半導体基板の製造方法によれば、前記第2半導体層および前記支持体は単結晶Si、前記第1半導体層は単結晶SiGeであることを特徴とする。
これにより、第2半導体層、支持体および第1半導体層間の格子整合をとることを可能としつつ、第2半導体層および支持体よりも第1半導体層のエッチング時の選択比を大きくすることが可能となる。このため、結晶品質の良い第2半導体層を第1半導体層上に形成することが可能となるとともに、支持体を第1溝内に安定して形成することが可能となり、第2半導体層の品質を損なうことなく、膜厚が互いに異なるBOX層を同一の半導体基板に形成することができる。
【0016】
また、本発明の一態様に係る半導体装置の製造方法によれば、第1半導体層よりもエッチング時の選択比が小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、前記第1半導体層および前記第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、前記半導体基板上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を、前記第1溝で区分けされた第1領域に形成する工程と、前記第2溝にて露出させられた第1半導体層よりも上層の第1半導体層の少なくとも一部を前記第2半導体層から露出させる第3溝を、前記第1溝で区分けされた第2領域に形成する工程と、前記第2溝および第3溝を介して前記第1半導体層を選択的にエッチングすることにより、前記第2半導体層の間に空洞部を形成する工程と、前記空洞部で上下を挟まれた第2半導体層が消失するまで前記第2半導体層の熱酸化を行うことにより、最上層の第2半導体層下に配置された互いに異なる膜厚を有する絶縁層を形成する工程と、互いに用途の異なる半導体素子を前記最上層の第2半導体層に形成する工程とを備えることを特徴とする。
【0017】
これにより、最上層の第2半導体層の品質を損なうことなく、最上層の第2半導体層下に配置された絶縁層の膜厚を異ならせることが可能となるとともに、素子分離領域間に絶縁層を自己整合的に配置することができる。このため、BOX層の欠落や重複を防止することを可能としつつ、半導体素子の用途ごとにBOX層の膜厚を異ならせることが可能となるとともに、互いに用途の異なる半導体素子を単結晶半導体層上に形成することが可能となり、システム・オン・チップの小型化、低消費電力化、多機能化、大容量化および高信頼性化を図ることが可能となる。
【発明を実施するための最良の形態】
【0018】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1〜図18は、本発明の一実施形態に係る半導体装置の製造方法を示す平面図および断面図である。
図1および図2において、半導体基板11上には、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bが交互に積層されている。なお、半導体基板11、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bの材質としては、例えば、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCなどを用いることができる。
【0019】
ここで、第1単結晶半導体層12a、12bは、半導体基板11および第2単結晶半導体層13a、13bよりもエッチング時の選択比が大きな材質を用いることができる。特に、半導体基板11がSiの場合、第1単結晶半導体層12a、12bとしてSiGe、第2単結晶半導体層13a、13bとしてSiを用いることが好ましい。これにより、第1単結晶半導体層12a、12bと第2単結晶半導体層13a、13bとの間の格子整合をとることを可能としつつ、第1単結晶半導体層12a、12bと第2単結晶半導体層13a、13bとの間の選択比を確保することができる。
【0020】
なお、半導体基板11には、無BOX層領域R1、厚膜化BOX層領域R2および薄膜化BOX層領域R3を設けることができる。そして、無BOX層領域R1には、保護ダイオードまたはバイポートランジスタを形成し、厚膜化BOX層領域R2には、高電圧駆動される電界効果型トランジスタを形成し、薄膜化BOX層領域R3には、低電圧駆動される電界効果型トランジスタを形成することができる。
【0021】
そして、第2単結晶半導体層13bの熱酸化により第2単結晶半導体層13bの表面に犠牲酸化膜14を形成する。そして、CVDなどの方法により、犠牲酸化膜14上の全面に酸化防止膜15を形成する。なお、酸化防止膜15としては、例えば、シリコン窒化膜を用いることができる。
次に、図3および図4に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜15、犠牲酸化膜14、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bをパターニングすることにより、半導体基板11を露出させる溝M1を所定の方向に沿って形成する。
【0022】
なお、半導体基板11を露出させる場合、半導体基板11の表面でエッチングを止めるようにしてもよいし、半導体基板11をオーバーエッチングして半導体基板11に凹部を形成するようにしてもよい。また、溝M1の配置位置は、無BOX層領域R1、厚膜化BOX層領域R2および薄膜化BOX層領域R3を互いに分離させる素子分離領域の一部に対応させることができる。また、無BOX層領域R1、厚膜化BOX層領域R2および薄膜化BOX層領域R3を互いに分離させるとともに、無BOX層領域R1内がさらに細かく分断されるように、溝M1の配置するようにしてもよい。
【0023】
次に、図5および図6に示すように、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bの側壁に成膜され、第2単結晶半導体層13a、13bを半導体基板11上で支持する支持体16を溝M1内に形成する。なお、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bの側壁に成膜された支持体16を形成する場合、半導体のエピタキシャル成長を用いることができる。ここで、半導体のエピタキシャル成長を用いることにより、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bの側壁ならびに半導体基板11の表面に支持体16を選択的に形成することができる。なお、支持体16の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどから選択することができる。特に、半導体基板11および第2単結晶半導体層13a、13bがSi、第1単結晶半導体層12a、12bがSiGeの場合、支持体16の材質としてSiを用いることが好ましい。
【0024】
これにより、支持体16と第1単結晶半導体層12a、12bとの間の格子整合をとることを可能としつつ、支持体16と第1単結晶半導体層12a、12bとの間の選択比を確保することができる。また、支持体16の材質として、Siなどの半導体を用いることにより、第1単結晶半導体層12a、12bが除去された場合においても、半導体による3次元的な立体構造を維持することが可能となる。このため、化学的耐性や機械的ストレス耐性を向上させることが可能となり、再現性の良い安定した素子分離プロセスを実現することができる。なお、支持体16の材質としては、半導体の他、シリコン酸化膜などの絶縁体を用いるようにしてもよい。
【0025】
次に、図7および図8に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜15、犠牲酸化膜14、第1単結晶半導体層12a、12bおよび第2単結晶半導体層13a、13bをパターニングすることにより、半導体基板11を露出させる溝M2を溝M1と直交する方向に沿って厚膜化BOX層領域R2に形成する。なお、半導体基板11を露出させる場合、半導体基板11の表面でエッチングを止めるようにしてもよいし、半導体基板11をオーバーエッチングして半導体基板11に凹部を形成するようにしてもよい。また、溝M2の配置位置は、単結晶半導体層13bの素子分離領域に対応させることができる。
【0026】
次に、図9および図10に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜15、犠牲酸化膜14、第1単結晶半導体層12bおよび第2単結晶半導体層13bをパターニングすることにより、第2単結晶半導体層13aを露出させる溝M3を溝M1と直交する方向に沿って薄膜化BOX層領域R3に形成する。なお、第2単結晶半導体層13aを露出させる場合、第2単結晶半導体層13aの表面でエッチングを止めるようにしてもよいし、第2単結晶半導体層13aをオーバーエッチングして第2単結晶半導体層13aに凹部を形成するようにしてもよい。また、溝M3の配置位置は、単結晶半導体層13bの素子分離領域に対応させることができる。
【0027】
また、第2単結晶半導体層13aの表面を露出させる代わりに、第1単結晶半導体層12bの表面でエッチングを止めるようにしてもよいし、第1単結晶半導体層12bをオーバーエッチングして第1単結晶半導体層12bの途中までエッチングするようにしてもよい。ここで、第1単結晶半導体層12bのエッチングを途中で止めることにより、溝M3内の第2単結晶半導体層13aの表面が露出されることを防止することができる。このため、第1単結晶半導体層12a、12bをエッチング除去する際に、溝M3内の第2単結晶半導体層13aがエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝M3内の第2単結晶半導体層13aのオーバーエッチングを抑制することができる。
【0028】
次に、図11および図12に示すように、溝M2を介してエッチングガスまたはエッチング液を第1単結晶半導体層12a、12bに接触させるとともに、溝M3を介してエッチングガスまたはエッチング液を第1単結晶半導体層12bに接触させることにより、厚膜化BOX層領域R2の第1単結晶半導体層12a、12bをエッチング除去するとともに、薄膜化BOX層領域R3の第1単結晶半導体層12bをエッチング除去する。そして、厚膜化BOX層領域R2では、半導体基板11と第2単結晶半導体層13aとの間ならびに第2単結晶半導体層13a、13b間に空洞部17を形成するとともに、薄膜化BOX層領域R3では、第2単結晶半導体層13a、13b間に空洞部17を形成する。
【0029】
ここで、溝M1内に支持体16を設けることにより、第1単結晶半導体層12a、12bが除去された場合においても、第2単結晶半導体層13a、13bを半導体基板11上で支持することが可能となるとともに、溝M1とは別に溝M2、M3を設けることにより、第2単結晶半導体層13a、13b下にそれぞれ配置された第1単結晶半導体層12a、12bにエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2単結晶半導体層13a、13bの結晶品質を損なうことなく、半導体基板11と第2単結晶半導体層13aとの間ならびに第2単結晶半導体層13a、13b間に空洞部17を形成することができる。
【0030】
また、薄膜化BOX層領域R3では、第1単結晶半導体層12a上に第2単結晶半導体層13aが残るように溝M3の深さを設定することにより、第1単結晶半導体層12aがエッチング除去されることを防止することができ、半導体基板11と第2単結晶半導体層13aとの間に空洞部17が形成されないようにすることができる。このため、第2単結晶半導体層13a、13bの熱酸化を行う時に、厚膜化BOX層領域R2の第2単結晶半導体層13aを上下から熱酸化させるとともに、薄膜化BOX層領域R3の第2単結晶半導体層13aを上から熱酸化させることが可能となる。この結果、薄膜化BOX層領域R3の第2単結晶半導体層13aを残したままで、厚膜化BOX層領域R2の第2単結晶半導体層13aを消失させることが可能となり、厚膜化BOX層領域R2と薄膜化BOX層領域R3とでBOX層の膜厚を異ならせることができる。
【0031】
なお、半導体基板11、第2単結晶半導体層13a、13bおよび支持体16がSi、第1単結晶半導体層12a、12bがSiGeの場合、第1単結晶半導体層12a、12bのエッチング液としてフッ硝酸を用いることが好ましい。これにより、SiとSiGeの選択比として1:1000〜10000程度を得ることができ、半導体基板11、第2単結晶半導体層13a、13bおよび支持体16のオーバーエッチングを抑制しつつ、第1単結晶半導体層12a、12bを除去することが可能となる。
【0032】
次に、図13および図14に示すように、厚膜化BOX層領域R2の第2単結晶半導体層13aが消失するまで、半導体基板11、第2単結晶半導体層13a、13bおよび支持体16の熱酸化を行うことにより、第2単結晶半導体層13b下に絶縁層18を形成する。ここで、厚膜化BOX層領域R2の第2単結晶半導体層13aを消失させることにより、厚膜化BOX層領域R2では、第2単結晶半導体層13aと半導体基板11との間を絶縁層18で埋め尽くすことが可能となる。一方、薄膜化BOX層領域R3では、厚膜化BOX層領域R2の第2単結晶半導体層13aが消失するまで熱酸化を行った場合においても、第1単結晶半導体層12aおよび第2単結晶半導体層13aの一部を残すことが可能となる。
【0033】
このため、第2単結晶半導体層13bの結晶品質を維持しつつ、厚膜化BOX層領域R2と薄膜化BOX層領域R3とで第2単結晶半導体層13b下の絶縁層18の膜厚を異ならせることができる。このため、半導体素子の用途に適するようにBOX層の膜厚を設定することを可能としつつ、互いに用途の異なる半導体素子を同一の半導体基板11上に形成することができる。
【0034】
また、エピタキシャル成長時の第2単結晶半導体層13bの膜厚および第2単結晶半導体層13bの熱酸化時に形成された絶縁層18の膜厚によって、素子分離後の第2単結晶半導体層13bの膜厚を規定することができる。このため、第2単結晶半導体層13bの膜厚を精度よく制御することができ、第2単結晶半導体層13bの膜厚のバラツキを低減させることを可能としつつ、厚膜化BOX層領域R2と薄膜化BOX層領域R3とで第2単結晶半導体層13b下の絶縁層18の膜厚を異ならせることができる。また、第2単結晶半導体層13b上に酸化防止膜15を設けることで、第2単結晶半導体層13bの表面が熱酸化されることを防止しつつ、第2単結晶半導体層13b下に絶縁層18を形成することが可能となる。
【0035】
また、空洞部17が埋め込まれるようにして絶縁層18を形成することにより、絶縁層18を素子分離領域間に自己整合的に配置することが可能となる。このため、厚膜化BOX層領域R2と薄膜化BOX層領域R3との間でBOX層の欠落や重複を防止することを可能としつつ、半導体素子の用途ごとにBOX層の膜厚を異ならせることが可能となり、半導体素子の高集積化および高信頼性化を図ることができる。
【0036】
なお、絶縁層18を形成した後、高温アニールを行う。これにより、絶縁層18をリフローさせることが可能となり、絶縁層18のストレスを緩和させることが可能となるとともに、界面準位を減らすことができる。
次に、図15および図16に示すように、CVDなどの方法により、絶縁層18が側壁に形成された溝M1〜M3内が埋め込まれるようにして、第2単結晶半導体層上に絶縁層を堆積する。そして、CMP(化学的機械的研磨)などの方法を用いて絶縁層を平坦化することにより、第2単結晶半導体層の表面を露出させ、埋め込み絶縁層19を溝M1〜M3内に形成する。なお、埋め込み絶縁層19としては、例えば、SiO2またはSi3N4などを用いることができる。
【0037】
次に、図17および図18に示すように、無BOX層領域R1において、第2単結晶半導体層13bにイオン注入を選択的に行うことにより不純物拡散層22cを形成し、無BOX層領域R1に保護ダイオードを形成する。
また、厚膜化BOX層領域R2および薄膜化BOX層領域R3において、第2単結晶半導体層13bの表面の熱酸化を行うことにより、第2単結晶半導体層13b上にゲート絶縁膜20a、20bをそれぞれ形成する。そして、CVDなどの方法により、ゲート絶縁膜20a、20bが形成された第2単結晶半導体層13b上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて、多結晶シリコン膜のパターニングを行うことにより、第2単結晶半導体層13b上にゲート電極21a、21bを形成する。そして、ゲート電極21a、21bをマスクとして、不純物のイオン注入を第2単結晶半導体層13bに行うことにより、ゲート電極21a、21bの側方にそれぞれ配置されたソース/ドレイン層22a、22bを第2単結晶半導体層13bに形成する。
【0038】
これにより、薄膜化BOX層領域R3では、高速・低パワー半導体素子の実行チャネル長が0.1μm以下の時、第2単結晶半導体層13bの膜厚を50nm以下にするとともに、BOX層の膜厚を10−100nmに薄膜化することが可能となり、短チャネル効果が抑制された完全空乏型SOIトランジスタを形成することができる。
また、厚膜化BOX層領域R2では、BOX層の膜厚を厚膜化することが可能となり、BOX層の破壊耐圧やバックチャネル閾値耐圧を確保することを可能として、高性能化かつ高信頼性化された高耐圧トランジスタを形成することができる。
【0039】
さらに、無BOX層領域R1では、BOX層を省略することができ、半導体素子の性能および信頼性を維持することを可能としつつ、大きな電流が流れる半導体素子を形成することができる。なお、無BOX層領域R1には、保護ダイオードの他、バイポーラトランジスタを形成することが好ましい。
【図面の簡単な説明】
【0040】
【図1】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図2】一実施形態に係る半導体装置の製造方法を示す断面図。
【図3】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図4】一実施形態に係る半導体装置の製造方法を示す断面図。
【図5】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図6】一実施形態に係る半導体装置の製造方法を示す断面図。
【図7】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図8】一実施形態に係る半導体装置の製造方法を示す断面図。
【図9】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図10】一実施形態に係る半導体装置の製造方法を示す断面図。
【図11】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図12】一実施形態に係る半導体装置の製造方法を示す断面図。
【図13】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図14】一実施形態に係る半導体装置の製造方法を示す断面図。
【図15】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図16】一実施形態に係る半導体装置の製造方法を示す断面図。
【図17】一実施形態に係る半導体装置の製造方法を示す平面図および断面図。
【図18】一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【0041】
R1 無BOX層領域、R2 厚膜化BOX層領域、R3 薄膜化BOX層領域、11 半導体基板、12a、12b 第1単結晶半導体層、13a、13b 第2単結晶半導体層、14 犠牲酸化膜、15 酸化防止膜、M1、M2、M3 素子分離用溝、16 支持体、17 空洞部、18 酸化膜、19 埋め込み絶縁層、20a、20b ゲート絶縁膜、21a、21b ゲート電極、22a、22b ソース/ドレイン層、22c 不純物拡散層
【特許請求の範囲】
【請求項1】
半導体基材と、
前記半導体基材上に形成された互いに異なる膜厚を有する絶縁層と、
前記絶縁層上に形成された半導体層とを備えることを特徴とする半導体基板。
【請求項2】
前記半導体層は同一の膜厚を有する単結晶半導体層であることを特徴とする請求項1記載の半導体基板。
【請求項3】
半導体基板と、
前記半導体基板上に形成された互いに異なる膜厚を有する絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層に形成された互いに用途の異なる半導体素子とを備えることを特徴とする半導体装置。
【請求項4】
半導体基板と、
前記半導体基板上の一部領域に形成された互いに異なる膜厚を有する絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体基板と前記半導体層とに形成された互いに用途の異なる半導体素子とを備えることを特徴とする半導体装置。
【請求項5】
前記半導体層を水平方向に素子分離する素子分離領域をさらに備え、
前記絶縁層は前記素子分離領域間に自己整合的に配置されていることを特徴とする請求項3または4記載の半導体装置。
【請求項6】
前記互いに異なる膜厚を有する絶縁層のうち、膜厚の薄い方の絶縁層上に形成された半導体層には、低電圧駆動される電界効果型トランジスタが配置され、膜厚の厚い方の絶縁層上に形成された半導体層には、高電圧駆動される電界効果型トランジスタが配置され、前記半導体基板との間に絶縁層のない半導体層には、保護ダイオードまたはバイポートランジスタが配置されていることを特徴とする請求項3乃至5のいずれか1項記載の半導体装置。
【請求項7】
第1半導体層よりもエッチング時の選択比が小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基材上に複数層形成する工程と、
前記第1半導体層および前記第2半導体層を貫通して前記半導体基材を露出させる第1溝を形成する工程と、
前記半導体基材上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、
前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を、前記第1溝で区分けされた第1領域に形成する工程と、
前記第2溝にて露出させられた第1半導体層よりも上層の第1半導体層の少なくとも一部を前記第2半導体層から露出させる第3溝を、前記第1溝で区分けされた第2領域に形成する工程と、
前記第2溝および第3溝を介して前記第1半導体層を選択的にエッチングすることにより、前記第2半導体層の間に空洞部を形成する工程と、
前記空洞部で上下を挟まれた第2半導体層が消失するまで前記第2半導体層の熱酸化を行うことにより、最上層の第2半導体層下に配置された互いに異なる膜厚を有する絶縁層を形成する工程とを備えることを特徴とする半導体基板の製造方法。
【請求項8】
前記第2半導体層および前記支持体は単結晶Si、前記第1半導体層は単結晶SiGeであることを特徴とする請求項7記載の半導体基板の製造方法。
【請求項9】
第1半導体層よりもエッチング時の選択比が小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、
前記第1半導体層および前記第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、
前記半導体基板上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、
前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を、前記第1溝で区分けされた第1領域に形成する工程と、
前記第2溝にて露出させられた第1半導体層よりも上層の第1半導体層の少なくとも一部を前記第2半導体層から露出させる第3溝を、前記第1溝で区分けされた第2領域に形成する工程と、
前記第2溝および第3溝を介して前記第1半導体層を選択的にエッチングすることにより、前記第2半導体層の間に空洞部を形成する工程と、
前記空洞部で上下を挟まれた第2半導体層が消失するまで前記第2半導体層の熱酸化を行うことにより、最上層の第2半導体層下に配置された互いに異なる膜厚を有する絶縁層を形成する工程と、
互いに用途の異なる半導体素子を前記最上層の第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項1】
半導体基材と、
前記半導体基材上に形成された互いに異なる膜厚を有する絶縁層と、
前記絶縁層上に形成された半導体層とを備えることを特徴とする半導体基板。
【請求項2】
前記半導体層は同一の膜厚を有する単結晶半導体層であることを特徴とする請求項1記載の半導体基板。
【請求項3】
半導体基板と、
前記半導体基板上に形成された互いに異なる膜厚を有する絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体層に形成された互いに用途の異なる半導体素子とを備えることを特徴とする半導体装置。
【請求項4】
半導体基板と、
前記半導体基板上の一部領域に形成された互いに異なる膜厚を有する絶縁層と、
前記絶縁層上に形成された半導体層と、
前記半導体基板と前記半導体層とに形成された互いに用途の異なる半導体素子とを備えることを特徴とする半導体装置。
【請求項5】
前記半導体層を水平方向に素子分離する素子分離領域をさらに備え、
前記絶縁層は前記素子分離領域間に自己整合的に配置されていることを特徴とする請求項3または4記載の半導体装置。
【請求項6】
前記互いに異なる膜厚を有する絶縁層のうち、膜厚の薄い方の絶縁層上に形成された半導体層には、低電圧駆動される電界効果型トランジスタが配置され、膜厚の厚い方の絶縁層上に形成された半導体層には、高電圧駆動される電界効果型トランジスタが配置され、前記半導体基板との間に絶縁層のない半導体層には、保護ダイオードまたはバイポートランジスタが配置されていることを特徴とする請求項3乃至5のいずれか1項記載の半導体装置。
【請求項7】
第1半導体層よりもエッチング時の選択比が小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基材上に複数層形成する工程と、
前記第1半導体層および前記第2半導体層を貫通して前記半導体基材を露出させる第1溝を形成する工程と、
前記半導体基材上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、
前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を、前記第1溝で区分けされた第1領域に形成する工程と、
前記第2溝にて露出させられた第1半導体層よりも上層の第1半導体層の少なくとも一部を前記第2半導体層から露出させる第3溝を、前記第1溝で区分けされた第2領域に形成する工程と、
前記第2溝および第3溝を介して前記第1半導体層を選択的にエッチングすることにより、前記第2半導体層の間に空洞部を形成する工程と、
前記空洞部で上下を挟まれた第2半導体層が消失するまで前記第2半導体層の熱酸化を行うことにより、最上層の第2半導体層下に配置された互いに異なる膜厚を有する絶縁層を形成する工程とを備えることを特徴とする半導体基板の製造方法。
【請求項8】
前記第2半導体層および前記支持体は単結晶Si、前記第1半導体層は単結晶SiGeであることを特徴とする請求項7記載の半導体基板の製造方法。
【請求項9】
第1半導体層よりもエッチング時の選択比が小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、
前記第1半導体層および前記第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、
前記半導体基板上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、
前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を、前記第1溝で区分けされた第1領域に形成する工程と、
前記第2溝にて露出させられた第1半導体層よりも上層の第1半導体層の少なくとも一部を前記第2半導体層から露出させる第3溝を、前記第1溝で区分けされた第2領域に形成する工程と、
前記第2溝および第3溝を介して前記第1半導体層を選択的にエッチングすることにより、前記第2半導体層の間に空洞部を形成する工程と、
前記空洞部で上下を挟まれた第2半導体層が消失するまで前記第2半導体層の熱酸化を行うことにより、最上層の第2半導体層下に配置された互いに異なる膜厚を有する絶縁層を形成する工程と、
互いに用途の異なる半導体素子を前記最上層の第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2006−41417(P2006−41417A)
【公開日】平成18年2月9日(2006.2.9)
【国際特許分類】
【出願番号】特願2004−222881(P2004−222881)
【出願日】平成16年7月30日(2004.7.30)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年2月9日(2006.2.9)
【国際特許分類】
【出願日】平成16年7月30日(2004.7.30)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]