【課題】閾値電圧ばらつきを改善した半導体装置の製造方法を提供する。
【解決手段】ＳＯＩ基板を用いた半導体装置の製造方法において、活性層基板を酸化して埋め込み酸化膜４ｂを生成する工程と、支持基板３表面に、ＭＯＳトランジスタ１の閾値電圧を決定するためのチャネルドープ１０を行う工程と、支持基板３と活性層基板５とを前記埋め込み酸化膜を介して貼り合せる工程と、活性層基板を部分的に除去し埋め込み酸化膜４ａを露出させる工程と、埋め込み酸化膜４ａ上にゲート電極６ａを形成する工程と、を含む半導体装置の製造方法とする。 （もっと読む）

【課題】動作速度を向上し消費電力を低減しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板に第１の領域を画定する第１の素子分離絶縁膜と、半導体基板の第１の領域に形成された第１導電型の第１の導電層と、半導体基板上に形成され、第１の領域の一部である第２の領域に第１の導電層に接続して形成された第１導電型の第２の導電層と、第１の領域の他の一部である第３の領域に第１の導電層に接続して形成された第１導電型の第３の導電層とを有する半導体層と、半導体層内に設けられ、第２の導電層と第３の導電層とを分離する第２の素子分離絶縁膜と、第２の導電層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、第３の導電層を介して第１の導電層に電気的に接続されたゲート電極とを有する。 （もっと読む）

【課題】実施形態は、異なる種類の半導体素子のそれぞれに適合した厚さを有する半導体層が１つの絶縁膜上に設けられた半導体基板およびその製造方法、その半導体基板を用いた半導体装置を提供する。
【解決手段】実施形態に係る半導体基板１０は、第１絶縁層５と、前記第１絶縁層の上に設けられた半導体層７とを有する半導体基板であって、前記半導体層の中に選択的に設けられ、前記半導体層の表面に平行に延在し、その延在方向の長さが前記第１絶縁層よりも短い第２絶縁層１３と、前記半導体層の表面から前記第１絶縁膜に至る深さに延設され、前記半導体層の前記第２絶縁層を含む部分と、前記半導体層の残りの部分と、を電気的に分離する第３絶縁層１５と、を備える。 （もっと読む）

【目的】ＳＯＮ構造上に素子を形成する場合や繰り返しのエピタキシャル成長で素子を形成する場合に正確な位置あわせをすることができる半導体装置の製造方法を提供すること。
【解決手段】シリコンウェハ１のダイシングライン４などの無効領域の内部にＳＯＮ構造１１のアライメントマーク９を形成し、このアライメントマーク９を赤色レーザ（透過型レーザ）の反射光１６の変化で認識することで、図示しないＳＯＮ構造２３上に素子を形成する場合や繰り返しのエピタキシャル成長で素子を形成する場合に正確な位置合わせをすることができる。 （もっと読む）

【課題】トランジスタ間の分離性が良好な半導体装置を提供する。
【解決手段】半導体装置において、第１導電型の半導体基板と、前記半導体基板の上層部分を複数の能動領域に区画する素子分離絶縁膜と、前記能動領域の上部に相互に離隔して形成された第２導電型のソース層及びドレイン層と、前記半導体基板上における前記ソース層と前記ドレイン層との間のチャネル領域の直上域に設けられたゲート電極と、前記半導体基板と前記ゲート電極との間に設けられたゲート絶縁膜と、第１導電型であり、実効的な不純物濃度が前記半導体基板の実効的な不純物濃度よりも高く、前記能動領域における前記ソース層及び前記ドレイン層の直下域に形成され、前記ゲート電極の直下域には形成されていないパンチスルーストッパ層と、を設ける。 （もっと読む）

【課題】同一の半導体基板上にゲート絶縁膜の膜厚の異なる半導体素子領域を容易に形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板に素子分離絶縁膜を形成することにより、第１の半導体素子領域と第２の半導体素子領域とを画定する工程と、前記第２の半導体素子領域と前記第２の半導体素子領域を囲う前記素子分離絶縁膜を覆い、前記第１の半導体素子領域と前記第１の半導体素子領域を囲う前記素子分離絶縁膜を露出させるマスクを形成する工程と、前記マスクを用いて、前記第１の半導体素子領域を囲う前記素子分離絶縁膜をエッチングする工程と、前記素子分離絶縁膜をエッチングする工程の後、前記マスクを用いて前記第１の半導体素子領域に対して異方性エッチングを行う工程と、前記マスクを除去する工程と、前記マスクを除去した後に熱酸化により第１の半導体素子領域と第２の半導体素子領域とにゲート酸化膜を形成する工程と、を有することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】特性の良い光電変換素子を有する半導体装置を提供することを目的の一とする。または、簡単な工程で、特性の良い光センサ光電変換装置を有する半導体装置を提供することを目的の一とする。
【解決手段】光透過性を有する基板と、光透過性を有する基板上の絶縁層と、絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、第１の導電型を示す半導体領域と電気的に接続された第１の電極と、第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備える半導体装置を提供する。 （もっと読む）

【課題】ハイブリッド半導体基板及びその製造方法を提供する。
【解決手段】本発明は、（ａ）ベース基板３の上の絶縁層５と絶縁層の上のＳｅＯＩ層７とを備えるセミコンダクタ−オン−インシュレータ（ＳｅＯＩ）領域１３と、バルク半導体領域１１とを具備するハイブリッド半導体基板１を提供するステップであって、ＳｅＯＩ領域とバルク半導体領域とは同じベース基板を共用するステップと、（ｂ）ＳｅＯＩ領域の上にマスク層９を提供するステップと、（ｃ）ＳｅＯＩ領域とバルク半導体領域を同時にドーピングすることにより、第１の不純物レベルを形成するステップであって、このドーピングは、ＳｅＯＩ領域の第１の不純物レベルがマスク内に含まれるように実行されるステップとを含む方法に関する。それによって、ハイブリッド半導体基板の製造プロセスに、より多くのプロセスステップが含まれることを防ぐ。 （もっと読む）

【課題】ＳＯＩ構造を有するＣＭＯＳトランジスタにおいて、ＣＭＯＳトランジスタのチャネル領域に応力を印加する構造の製造方法の提供。
【解決手段】単結晶のシリコン基板１１の表面に素子分離領域１３Ｉにより画成されたｎチャネルＭＯＳトランジスタ１０Ａが形成された第１の素子領域１３ＡとｐチャネルＭＯＳトランジスタ１０Ｂが形成された第２の素子領域１３Ｂとを含む単結晶シリコンの活性層１３を形成し、シリコン基板と活性層との間に形成されたシリコン酸化膜を有し、シリコン酸化膜は第１の素子領域の下および第２の素子領域の下に連続して延在し、ｎチャネルＭＯＳトランジスタのチャネル領域のシリコン酸化膜は最大の膜厚を有し、ゲート長方向に向かって膜厚を減少させ、ｐチャネルＭＯＳトランジスタのチャネル領域のシリコン酸化膜は最小またはゼロの膜厚を有し、チャネル領域から、ゲート長方向に向かって膜厚を増大させることを特徴とする。 （もっと読む）

【課題】隣接するゲート電極間がショートすることを防止して、半導体装置の製造歩留まりを向上させる。
【解決手段】メモリセル領域に溝型ゲート電極構造のＭＯＳ型トランジスタ、周辺回路領域にはプレーナー型ゲート電極構造又は溝型ゲート電極構造のＭＯＳ型トランジスタが形成されるＤＲＡＭにおいて、ダミートランジスタ及び電界効果型トランジスタを第２の方向２１に配列して、ダミートランジスタは第２の方向２１に関して少なくとも一方の端に配置し、ダミートランジスタのゲート電極の埋設部３６が電界効果トランジスタのゲート電極の埋設部３６よりも第２方向２１の幅が短い。 （もっと読む）

【課題】周辺回路部のＬＶ系トランジスタでの結晶欠陥の発生を抑制しつつ、ＨＶ系トランジスタでの反転リークなどの増加を抑制できるようにするＮＡＮＤ型フラッシュメモリの半導体装置と製造方法を提供する。
【解決手段】ＬＶ系トランジスタ領域１０３のＳＴＩ３０４の上面を、ＥＢ加工により、セル領域１０４のＳＴＩ４０４の上面と同時にエッチングする。こうして、ＨＶ系トランジスタ領域１０２のＳＴＩ２０４の上面の高さはそのままに、ＬＶ系トランジスタ領域１０３のＳＴＩ３０４の上面のみを、第１の電極膜１２の上面の高さよりも下げる。上面の高さを下げた分だけ、ＬＶ系トランジスタ領域１０３のＳＴＩ３０４での素子分離用絶縁膜の膜厚を削減して、塗布膜の収縮応力を緩和させる。 （もっと読む）

【課題】Ｈ０Ｔ（ハイブリッド配向技術）プロセスおよび個々のデバイス間のＳＴＩ（シャロウトレンチアイソレーション領域）の組み合わせを使用して、同じ集積回路上のＳＲＡＭおよびロジック回路を提供する。
【解決手段】ＳＴＩを備えたＨＯＴ基板上に複数のＳＲＡＭ（１２０８）が形成され、さらに、複数のロジック回路が、複数のＳＯＩ（１２０２）領域上の一部のデバイスおよび複数のＳＯＩ（１２０２）領域上の他のデバイスと共に同じチップ上に形成される。 （もっと読む）

【課題】複数のＨＯＴ領域を分離する複数のＳＴＩを備えた半導体装置において。境界領域の複数のＳＴＩのミスアラインメントによるボイドを排除する製造方法を提供する。
【解決手段】基板４００上にＢＯＸ層４０１を形成し、ＢＯＸ層４０１上にＳＯＩ層４０２を形成し、ＢＯＸ層４０１の一端にサイドウォール構造を形成し、ＢＯＸ層４０１に隣接し、サイドウォール構造によってＢＯＸ層から分離してエピタキシャル層４０３を形成し、ＢＯＸ層４０１とサイドウォール構造に対して非選択にエッチング液を用いた反応性イオンエッチによりＳＴＩ領域４０４ａ，４０４ｂ，４０４ｃを形成した後、酸化物で充填する。 （もっと読む）

【課題】半導体基板の垂直方向より水平方向により厚くシリコン酸化膜又はシリコン窒化膜が形成される異方性酸化又は異方性窒化を行う半導体装置の製造方法を提供する。
【解決手段】半導体基板１の表面に、側壁部及び底部を有する素子分離溝を形成する工程と、マイクロ波、高周波、又は電子サイクロトロンのいずれかによって発生したプラズマに含まれる酸化性イオン、又はプラズマに含まれる窒化性イオンを、半導体基板１に所定電圧を印加して素子分離溝の側壁部及び素子分離溝の底部に供給し、素子分離溝の側壁部及び素子分離溝の底部に対して異方性酸化を行う、又は異方性窒化を行う工程とを備えることを特徴とする。 （もっと読む）

【課題】シリコンエピタキシャル層と配線材料との間でショートが発生しない半導体装置の製造方法、コンタクトプラグの形成においてコンタクトホールの径の拡大を抑制する半導体装置の製造方法、これらの目的を効果的に達成できる半導体製造装置を提供する。
【解決手段】シリコン表面に形成された第１の酸化シリコン膜２と、第１の酸化シリコン膜２とは形成方法の異なる第２の酸化シリコン膜３とを有し、各々の酸化シリコン膜２，３の少なくとも一部が露出して共存するシリコン基板１を前処理する前処理工程を備えた半導体装置の製造方法であって、前記前処理工程は、第１の酸化シリコン膜２を除去して前記シリコン表面を露出させるエッチング工程を有し、前記エッチング工程は、第１の酸化シリコン膜２と第２の酸化シリコン膜３とを同じエッチングレートでエッチングすることを特徴とする。 （もっと読む）

【課題】複数枚のウエハを貼り合わせる際に、電気信号接続部に発生する損傷を効果的に防止することができ、信頼性に優れ、安定した性能の得られる半導体装置を提供する。
【解決手段】素子の形成された基板１ＳＡ，１ＳＢからなる複数枚のウエハ１ＷＡ，１ＷＢが貼り合わされてなり、各ウエハ１ＷＡ，１ＷＢにおける別のウエハとの貼り合わせ面３０ａ、３０ｂには電気信号接続部９、２６が設けられ、対向する電気信号接続部９、２６同士のうちの少なくとも一方が、基板１ＳＡが露出されている貼り合わせ面３０ａから突出して形成された凸状接続部であり、凸状接続部の形成されている貼り合わせ面３０ａ上における前記電気信号接続部の配置されていない領域に、基板１ＳＡと同じ材料からなり、半導体回路と絶縁され、貼り合わされたウエハ１ＷＡ，１ＷＢ間の間隔の寸法と同じ高さで貼り合わせ面３０ａから突出する補強凸部５２が形成されている半導体装置とする。 （もっと読む）

【課題】半導体基板上に開口部と段差を有する絶縁膜上に、エピタキシャル成長により半導体膜を形成した後研磨することにより、高精度に膜厚を制御された薄膜のＳＯＩ層を形成する際にも、ＳＯＩ層中に残留結晶欠陥が少なく結晶品質の高いＳＯＩウエハの製造方法を提供すること。
【解決手段】半導体基板１に、段差のついた第一第二絶縁膜２、３を形成し、該絶縁膜２、３の第二開口部５ｂにエピタキシャル層５ａ成長させ、該エピタキシャル層５ａが前記第二開口部５ａから横方向に延び、前記第二絶縁膜３を覆うように成長させた際のエピタキシャル膜厚を３μｍ以下に制御し、続いて、ＣＭＰ研磨により前記第一絶縁膜２をストッパとして該エピタキシャル層５ａを研磨し、前記第一第二絶縁膜２、３の段差の厚みとちょうど同じ厚さに制御されたＳＯＩ層を有するＳＯＩウエハとする。 （もっと読む）

【課題】ＳＯＩ基板において半導体層の膜厚が異なる領域にＳＴＩ型素子分離領域の形状がそれぞれ最適化され、ＳＴＩ型素子分離領域の位置ずれが抑制されて微細化が容易であると共に構造の異なるＳＴＩ型素子分離領域の形成が容易な半導体装置を提供する。
【解決手段】半導体層は、第１の半導体層１０３ａからなる薄膜領域と、第１の半導体層１０３ａ上に第２の半導体層１０７が積層されてなる厚膜領域と、アライメントマーク領域とを備え、薄膜領域は第１のＳＴＩ型素子分離領域１０４ａを有し、厚膜領域は第２のＳＴＩ型素子分離領域を有し、アライメントマーク領域は第２のＳＴＩ型素子分離領域の位置決めをする際に使用するアライメントマークを有することを特徴とする半導体装置。 （もっと読む）

【課題】良好な特性で且つ信頼性の高い素子分離領域を有する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０１上に、フラッシュメモリのメモリセルにおけるゲート絶縁膜１０２と電極膜１０３を含む積層膜を形成する工程と、前記積層膜を反応性イオンエッチングによって加工し、素子分離領域を形成するためのアイソレーション溝を形成し、このアイソレーション溝内に前記半導体基板の表面を露出させる工程と、前記アイソレーション溝内に、第一の埋め込み絶縁膜として、成膜時に下地選択性を示すＯ_３−ＴＥＯＳ膜１０７を形成する工程と、前記アイソレーション溝を第二の埋め込み絶縁膜１０８によって埋め込むことで、ＳＴＩ構造の素子分離領域を形成する工程とを具備する。 （もっと読む）

【課題】膜厚の異なるＳＯＩ層に複数種のトランジスタを形成した半導体装置において、複数種のトランジスタ間の素子分離が精度良く行える半導体装置及びその製造方法を得る。
【解決手段】ＳＯＩ層３は厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２を有し、厚膜ＳＯＩ領域１０１の上層部はエピタキシャルＳＯＩ層で形成され、このエピタキシャルＳＯＩ層の膜厚分、厚膜ＳＯＩ領域１０１のＳＯＩ膜厚ｔ１は、薄膜ＳＯＩ領域１０２のＳＯＩ膜厚ｔ２より厚い。厚膜ＳＯＩ領域１０１，薄膜ＳＯＩ領域１０２間は完全分離酸化膜１０ｆにより素子分離される。厚膜ＳＯＩ領域１０１内及び薄膜ＳＯＩ領域１０２内はそれぞれ部分分離酸化膜１０ｐにより隣接するトランジスタ間が素子分離される。完全分離酸化膜１０ｆ及び部分分離酸化膜１０ｐの上面は厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２におけるＳＯＩ層３の上面よりも高く形成される。 （もっと読む）