【課題】 アモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタとを備えた薄膜トランジスタパネルにおいて、より一層の小型化を図る。
【解決手段】 アモルファスシリコンからなる半導体薄膜４２を有する光電気変換型の薄膜トランジスタ３は、ポリシリコンからなる半導体薄膜２５、２６を有する駆動回路用のＣＭＯＳ薄膜トランジスタ２１、２２よりも上層側に設けられている。これにより、半導体薄膜４２を半導体薄膜２５、２６と同一の層上に設ける場合と比較して、より一層の小型化を図ることができる。この場合、薄膜トランジスタ３のボトムゲート電極９、ソース・ドレイン電極１０及びトップゲート電極８と薄膜トランジスタ２１、２２のソース・ドレイン電極に接続される導電体層３５、３６とを接続するための上層接続配線４９、５２、５５、５８は、トップゲート電極８を覆う層間絶縁膜４０上に設けられている。 （もっと読む）

【課題】 大気中に曝すことなく不純物元素の混入を防ぎ、かつフラットバンド電圧のバラツキを抑えるための半導体装置の製造方法を提供する。
【解決手段】 大気に曝すことなく半導体膜（１０５）を酸素プラズマ（１０６）で表面処理する第１工程（Ｄ）、第１工程に続き大気に曝すことなく、表面処理された半導体膜（１０５）上にゲート絶縁膜（１０７）を形成する第２工程（Ｅ）を備えたことを特徴とする。大気に曝さず酸素プラズマ処理をすることにより、フラットバンド電圧を実質０Ｖにし、フラットバンド電圧のバラツキを抑え、フラットバンド電圧のシフトを防止することができるようになった。 （もっと読む）

【課題】 アモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタとを備えた薄膜トランジスタパネルにおいて、より一層の小型化を図る。
【解決手段】 アモルファスシリコンからなる半導体薄膜４１を有する光電気変換型の薄膜トランジスタ３は、ポリシリコンからなる半導体薄膜２５、２６を有する駆動回路用のＣＭＯＳ薄膜トランジスタ２１、２２よりも上層側に設けられている。これにより、半導体薄膜４１を半導体薄膜２５、２６と同一の層上に設ける場合と比較して、より一層の小型化を図ることができる。この場合、薄膜トランジスタ３のボトムゲート電極９、ソース・ドレイン電極１０及びトップゲート電極８と薄膜トランジスタ２１、２２のソース・ドレイン電極を含む導電体層３５、３６とを接続する接続配線の一部である上層接続配線４８、５１、５４は、トップゲート電極８が設けられたトップゲート絶縁膜３９上に設けられている。 （もっと読む）

【課題】 サージ電圧から内部回路を良好に保護することができる保護回路を構成でき、過大電圧により破壊された場合にも回路動作に不具合を生じることがない、信頼性に優れた保護回路素子を具備した薄膜半導体装置を提供する。
【解決手段】 基体と、該基体上に形成された半導体膜とを具備した薄膜半導体装置において、前記基体上に内部回路（主回路部）１７と、保護回路部１８と、端子部１９とが設けられており、前記保護回路部１８に、前記半導体膜を有するＰＩＮダイオードと、該ＰＩＮダイオードのＩ層と絶縁膜を介して対向配置された浮遊電極とを備えた保護回路素子１８１，１８２が設けられている構成とした。 （もっと読む）

【課題】 ピクセル口径比（開口率）を増大し、静電容量性クロストークを減少させたＴＦＴアレイ、およびそのＴＦＴアレイを有するアクティブ・マトリックス方式の液晶ディスプレイ、および製造方法を提供すること。
【解決手段】 複数のコンタクト・バイアス３５あるいは開口部を有するフォトイメージ形成型絶縁層をアドレス線５、７とピクセル電極３間に設け、両者を重複可能とする。この絶縁層により静電容量性クロストークを減少し、かつピクセル開口率を増加させる。望ましい一実施例では、クロストークを減少するために絶縁層の誘電率は約３．０未満である。 （もっと読む）

【課題】超急峻レトログレード・ウェル電界効果トランジスタ・デバイスの製造方法およびそれによる超薄ボディＦＥＴデバイスを提供すること。
【解決手段】超急峻レトログレード・ウェル電界効果トランジスタ・デバイスの製造方法は、基板に形成されたＳＯＩ層、例えば埋込み酸化物層から始まる。超薄ＳＯＩ層を形成するようにＳＯＩ層を薄くする。ＳＯＩ層をＮグラウンド層領域とＰグラウンド層領域とに分割する分離トレンチを形成する。ＳＯＩ層で形成されたＮおよびＰグラウンド層領域に高濃度レベルのＮ型およびＰ型ドーパントをドープする。ＮおよびＰグラウンド層領域の上に半導体チャネル領域を形成する。ＦＥＴのソースおよびドレイン領域ならびにチャネル領域の上のゲート電極スタックを形成する。随意に、ＳＯＩグラウンド層領域とチャネル領域の間に拡散抑制層を形成する。 （もっと読む）

【課題】 ランプアニールにより効果的に被処理膜を加熱処理するための方法を提供する。
【解決手段】 基板１０１の上面側からは紫外光ランプ１０４を用いて紫外光１０７が照射される。また、基板１０１の下面側からは赤外光ランプ１０８を用いて赤外光１１１が照射される。本発明では赤外光照射による振動励起効果に加えて紫外光照射による電子励起効果が付加されるため、被処理膜１０３の励起効率が大幅に高まり、効果的な加熱処理が可能となる。 （もっと読む）

【課題】 薄膜トランジスタのフォトセンサは、光量は非常に微小なものであり、フィードバックが困難である。
【解決手段】 薄膜トランジスタのフォトセンサに、出力電流を電圧に変換する検出回路を付加する。これにより微小な電流をフィードバックが可能な所望の範囲の電圧に変換できる。また、回路は３つのＴＦＴおよび１つの容量、または２つのＴＦＴと１つの容量、１つの抵抗で構成されるので部品点数が削減できる。また動作もＨレベルのパルスの入力のみでよく、簡易な光量検出回路を実現できる。 （もっと読む）

【課題】 ＬＣＤや有機ＥＬ表示装置は表示部全体の輝度が均一であることが望ましいが、特に有機ＥＬ表示装置は、画素毎の輝度ムラが大きく問題である。また有機ＥＬ素子は輝度半減期があり、長寿命化も課題であった。
【解決手段】 画素毎にフォトセンサを配置し、有機ＥＬ素子の発光量に応じて画素毎に輝度を調整する。輝度の調整は発光量の小さい画素に合わせて輝度の大きい画素の電流量を小さくすることにより実現する。これにより低消費電力化を図り輝度ムラを補正できる。また受光回路で構成されるフォトセンサを画素毎に配置することにより、輝度ムラの補正を行い、更に、輝度半減期における輝度補正が可能となり、長寿命化が図れる。 （もっと読む）

【解決手段】集積された光電性デバイスは、半導体材料の一つ以上の実質的に連続した層で構成されるメサ孤立半導体（MIS）フォトダイオード１４、および誘電性材料の実質的に連続した層を有する。
（もっと読む）

【課題】 非晶質シリコン薄膜に注入された不純物の活性化と非晶質シリコン薄膜の多結晶化とを各々の最適条件の下に一工程で行うことが可能な多結晶シリコン薄膜の製造方法を提供する。
【解決手段】 片面に非晶質シリコン薄膜が形成された電気絶縁性基板を用意し、この非晶質シリコン薄膜上に所定パターンの開口部を有する透光性マスクを形成した後に該透光性マスクの開口部を介して非晶質シリコン薄膜に不純物をドーピングして不純物注入領域を形成し、その後、透光性マスクを残したまま非晶質シリコン薄膜にレーザアニールを施し、不純物注入領域にドーピングされている不純物を活性化して該不純物注入領域を不純物拡散領域にすると共に、非晶質シリコン薄膜のうちで透光性マスクにより覆われている領域を多結晶化することによって、解決した。









（もっと読む）

【課題】 ダイオードによるフォトセンサはその構造上リフレッシュができず、光が当たっていない時のリーク特性が不安定であるため、フォトセンサには不適当である。また、薄膜トランジスタのフォトセンサは、光量は非常に微小なものであり、フィードバックが困難となる問題があった。
【解決手段】 薄膜トランジスタのフォトセンサに、出力電流を電圧に変換する検出回路を付加する。これにより微小な電流をフィードバックが可能な所望の範囲の電圧に変換できる。また、回路を構成する抵抗、容量、フォトセンサの接続数を変動させることによりフォトセンサの感度を変化させることができる。 （もっと読む）

【課題】絶縁性に優れたノンドープの半導体層を実現し、更には、チャネル中を移動するキャリアの移動度と素子の耐圧性とが共に高い半導体デバイスを実現すること。
【解決手段】ＡｌＮから成る核形成層が供する結晶成長面上に成長温度が１１５０℃で、Ｖ／III 比が１４７３の結晶成長条件下で、（ｅ）６５９Å／ｍｉｎ，（ｆ）８２７Å／ｍｉｎ，（ｇ）９６８Å／ｍｉｎの各結晶成長速度毎にノンドープの高抵抗半導体層を積層して、それぞれのリーク電流を測定した。図５−Ａのグラフは、この時の高抵抗半導体層の結晶成長速度（（ｅ）〜（ｇ））と、印加電圧４０Ｖに対する各リーク電流との関係を示している。この結果より、ノンドープのＧａＮ層から高抵抗半導体層を形成する場合、リーク電流を１×１０^-8〔Ａ〕以下に抑えるためには、結晶成長速度を約６５〔ｎｍ／ｍｉｎ〕以上にすると良いことが判る。 （もっと読む）

【課題】 基板にダメージを与えることなく酸化亜鉛等の膜を形成することができる膜形成方法等を提供する。
【解決手段】 成膜室１２４内で、対向して配置され、少なくともその一方が高純度の亜鉛からなる一組のターゲットＡ，Ｂに、ＤＣ電圧を印加し、両ターゲットＡ，Ｂ間に発生させたプラズマによりスパッタリングする。スパッタリングされたターゲットＡ，ＢのＺｎ粒子を、酸素ガスと反応させつつ、対向するターゲットの軸方向からずらされて配置された基板上に堆積し、該基板表面にＺｎＯ膜を形成する。 （もっと読む）

共平面型薄膜トランジスタ、ＴＦＴ（22）及びその製造方法において、追加の絶縁層がソースコンタクト（30）及びドレインコンタクト（32）上に設けられ、当該追加の絶縁層の第１領域（34）がソースコンタクト（30）と実質的に同一領域を占有し、当該追加の絶縁層の第２領域（36）がドレインコンタクト（32）と実質的に同一領域を占有するように形が定められる。これにより、ゲート（62）−ソース容量、及びゲート（62）−ドレイン容量が低減される。一部の構成では、このことが追加のマスク又は形を定める工程なくして実現され得る。
（もっと読む）

本発明は、静止又は移動している基板のための窒化ケイ素薄膜形成装置と、このような薄膜を形成するための方法とを提供する。本発明に係る方法は、薄膜の厚さ及び薄膜の物性の均一性を高めるとともに、薄膜の堆積速度を高める。薄膜の物性は、太陽電池デバイスにおける反射防止層もしくは保護層、又は、薄膜トランジスタにおける誘電体層としての応用に適している。本発明に係る装置は多数の金属フィラメントを備えている。薄膜形成装置内の空間部において、フィラメントを基準にして基板とは反対側に、フィラメントとは予め設定された距離を隔ててガス供給システムが配設されている。静止している基板のための薄膜形成装置は、薄膜形成のための開始条件及び終了条件を制御するとともに、薄膜の厚さを制御するためのシャッターを備えている。
（もっと読む）

本発明は、薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法に関し、薄膜トランジスタ表示板は液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などで、各画素を独立的に駆動するための回路基板において、画素電極またはゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材を、ＩＺＯ及びＩＴＯの２重層で形成することに対する発明であって、ＩＺＯで形成された下部層とＩＴＯで形成された上部層を有するように形成する。前記のように画素電極またはコンタクト補助部材を二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を良好に確保することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯ二重層で形成することによって、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を確保することができ、ＩＴＯの使用を減らすことによって製造単価を下げることができる。
（もっと読む）

ｎ型電界効果トランジスタおよびｐ型電界効果トランジスタとを含む半導体装置であって、ｎ型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上｛１００｝面であり、その側面が実質上前記｛１００｝面と直交する｛１００｝面であり、ｐ型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上｛１００｝面であり、その側面が実質上前記｛１００｝面と直交する｛１１０｝面である、という条件を満足する半導体装置とする。 （もっと読む）