薄膜トランジスタ表示板、これを含む平板ディスプレイ表示装置及びその製造方法
本発明は、薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法に関し、薄膜トランジスタ表示板は液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などで、各画素を独立的に駆動するための回路基板において、画素電極またはゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材を、ＩＺＯ及びＩＴＯの２重層で形成することに対する発明であって、ＩＺＯで形成された下部層とＩＴＯで形成された上部層を有するように形成する。前記のように画素電極またはコンタクト補助部材を二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を良好に確保することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯ二重層で形成することによって、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を確保することができ、ＩＴＯの使用を減らすことによって製造単価を下げることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造、これを用いた薄膜トランジスタ表示板及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ表示板は、液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などにおいて、各画素を独立的に駆動するための回路基板として使用される。薄膜トランジスタ表示板には、走査信号を伝達するゲート線と、画像信号を伝達するデータ線が形成されており、ゲート線及びデータ線と接続されている薄膜トランジスタ、薄膜トランジスタと接続されている画素電極、ゲート線を覆って絶縁するゲート絶縁膜、及び薄膜トランジスタとデータ線を覆って絶縁する保護膜などを含んで構成されている。薄膜トランジスタは、ゲート線の一部であるゲート電極、チャネルを形成する半導体、データ線の一部であるソース電極とドレイン電極、ゲート絶縁膜、及び保護膜などで構成される。薄膜トランジスタは、ゲート線を通じて伝えられる走査信号によって、データ線を通じて伝えられる画像信号を画素電極に伝達または遮断するスイッチング素子である。
【０００３】
このような薄膜トランジスタ表示板を使用する代表的装置として液晶表示装置があり、受光型表示装置である液晶表示装置、特に透過型及び半透過型液晶表示装置の薄膜トランジスタ表示板においては、画素電極の材料として透明な導電性物質を使用しなければならない。現在、一般的に使用されている透明電極の材料としては、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）とＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）があるが、これらは各々短所を有している。ＩＴＯの場合、フォトエッチング工程で強酸を用いてエッチングしなければならないが、このような強酸が絶縁膜のピンホールなどを通じて浸透して、データまたはゲート線を損傷させる問題がある。反面、ＩＺＯの場合には、強酸を用いなくてもフォトエッチングが可能であるため、下部配線を損傷させる問題はないが、ゲート及びデータ駆動ＩＣを実装する前に探針を用いてパネルの異常有無を検査するグロステスト（Ｇｒｏｓｓ Ｔｅｓｔ：ＧＴ）の段階で、探針に異物がついてコンタクト抵抗を大きくすることで、検査を難しくするという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が目的とする技術的課題は、このような問題点を解決するためのものであって、形成過程で下部配線を損傷することなく、かつグロステストも容易な薄膜トランジスタ表示板を備えることである。
【課題を解決するための手段】
【０００５】
このような課題を解決するために、本発明では、ＩＺＯ及びＩＴＯの２重層で画素電極を形成したり、ゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材をＩＺＯ及びＩＴＯの２重層で形成したりする。
【発明の効果】
【０００６】
本発明によれば、画素電極をＩＺＯとＩＴＯの二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針に異物がつくことを防止することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯの二重層で形成することによって、グロステストの際に探針に異物がつくことを防止することができ、ＩＴＯの使用を減らすことによって、製造単価を下げることができる。
【発明を実施するための最良の形態】
【０００７】
添付した図面を参照して、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異な形態に実現でき、ここで説明する実施形態に限定されない。
【０００８】
図面において、複数の層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一の図面符号を付した。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
【０００９】
以下、本発明の実施形態による液晶表示装置及びその製造方法について、図面を参照して詳細に説明する。
【００１０】
具体的には、図１に示されているように、一実施形態は、薄膜トランジスタ表示板の表示領域に位置した薄膜トランジスタと、画素電極及び信号線の部分と周辺領域に位置した信号線の拡張部を含み、図１は液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２は図１のＩＩ−ＩＩ線による断面図である。
【００１１】
絶縁基板１１０上に、ゲート信号を伝達し、主に横方向に延在している複数のゲート線１２１が形成されている。
【００１２】
各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、各ゲート線１２１は外部装置との接続のために幅が拡張されている拡張部１２５を含む。ゲート線１２１のほとんどは表示領域に位置するが、ゲート線１２１の拡張部１２５は周辺領域に位置する。
【００１３】
ゲート線１２１は、物理的性質が異なる二つの膜、つまり、下部膜１２１ｐとその上の上部膜１２１ｑを有する。上部膜１２１ｑは、ゲート信号の遅延や電圧降下を減らすように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属からなる。これとは異なって、下部膜１２１ｐは、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との物理的、化学的、電気的コンタクト特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金[例：モリブデン−タングステン（ＭｏＷ）合金]、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などからなる。下部膜１２１ｐと上部膜１２１ｑとの組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。図２において、ゲート電極１２４の下部膜と上部膜とは各々図面符号１２４ｐ、１２４ｑで示されている。ゲート線１２１の拡張部１２５も上部膜１２５ｑと下部膜１２５ｐとを有する。
【００１４】
また、下部膜１２１ｐと上部膜１２１ｑとの側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度をなす。
【００１５】
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
【００１６】
ゲート絶縁膜１４０上部には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは、略してａ−Ｓｉと記す。）などからなる複数の半導体１５０が形成されている。半導体１５０は主にゲート電極１２４上に形成されており、半導体１５０はゲート電極１２４より広い面積を覆っている。
【００１７】
半導体１５０の上部には、シリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなる複数の島型オーミックコンタクト部材１６３、１６５が形成されている。島型オーミックコンタクト部材は二つに分けられており、互いに対をなして半導体上に位置する。
【００１８】
半導体１５０とオーミックコンタクト部材１６３、１６５の側面も傾斜しており、その傾斜角は３０〜８０度をなす。
【００１９】
オーミックコンタクト部材１６３、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１と複数のドレイン電極１７５とが形成されている。
【００２０】
データ線１７１は、主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は、外部装置との接続のために幅が拡張されている拡張部１７９を有する。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部１７９は周辺領域に位置する。
【００２１】
各データ線１７１からドレイン電極１７５に向かって延在した複数の分岐がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５０と共に薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間の突出部１５０に形成される。
【００２２】
データ線１７１とドレイン電極１７５とも、モリブデン（Ｍｏ）、モリブデン合金、クロム（Ｃｒ）などの下部膜１７１ｐ、１７５ｐと、その上に位置したアルミニウム系、または銀系金属である上部膜７１ｑ、１７５ｑとで構成される。データ線１７１の拡張部１７９も、上部膜１７９ｑと下部膜１７９ｐとを有する。
【００２３】
データ線１７１及びドレイン電極１７５の下部膜１７１ｐ、１７５ｐと上部膜１７１ｑ、１７５ｑとも、ゲート線１２１と同様にその側面が約３０〜８０度の角度で各々傾斜している。
【００２４】
オーミックコンタクト部材１６１、１６５は、その下部の半導体１５０と、その上部のデータ線１７１及びドレイン電極１７５との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３及びドレイン電極１７５で覆われずに、露出された部分を有している。
【００２５】
データ線１７１、ドレイン電極１７５及び露出された半導体１５０部分の上には、平坦化特性に優れていて感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、プラズマ化学気相蒸着によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【００２６】
保護膜１８０には、ドレイン電極１７５及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【００２７】
保護膜１８０上には、複数の画素電極９０１と、複数のコンタクト補助部材９０６、９０８が形成されている。
【００２８】
画素電極９０１は、下部層９０１ｐ及び上部層９０１ｑの二重層で構成される。ここで、下部層９０１ｐはＩＺＯからなり、上部層９０１ｑはＩＴＯからなる。
【００２９】
画素電極９０１は、コンタクトホール１８５を通じてドレイン電極１７５と各々物理的、電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受ける。
【００３０】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子を再配列させる。
【００３１】
また、画素電極９０１と共通電極とは、キャパシタ（以下、“液晶キャパシタ”という。）をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、液晶キャパシタの電圧維持能力を強化するために、液晶キャパシタと並列に接続された他のキャパシタを設ける場合もある。
【００３２】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【００３３】
コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たすものであって、必須なものではなく、これらの適用要否は選択的である。このようなコンタクト補助部材９０６、９０８も、下部膜９０６ｐ、９０８ｐと上部膜９０６ｑ、９０８ｑの二重膜で構成されている。ここで、下部膜９０６ｐ、９０８ｐはＩＺＯからなり、上部膜９０６ｑ、９０８ｑはＩＴＯからなっている。
【００３４】
このとき、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは、５０ｎｍ乃至１５０ｎｍの厚さを有し、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは、５ｎｍ乃至２５ｎｍの厚さを有する。特に、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは９０ｎｍであり、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは２０ｎｍであることが最も好ましい。
【００３５】
ＩＺＯ層とＩＴＯ層との厚さを上記のような範囲で決めるに当たっては、エッチングにかかる時間をはじめとする工程条件と、グロステストの際にＩＴＯ層が探針によって破壊されない条件、蒸着装備の限界及び光透過率を考慮した。
【００３６】
まず、エッチングにかかる時間の場合、４０ｎｍのＩＴＯ層をエッチングするのにＩＴＯのエッチング剤で１３０秒程度かかり、９０ｎｍのＩＺＯ層をエッチングするのにＩＺＯのエッチング剤で約４５秒程度かかり、９０ｎｍのＩＺＯ層と２０ｎｍのＩＴＯ層をエッチングするのにＩＺＯのエッチング剤で約６０秒程度かかる。ＩＺＯ層とＩＴＯ層の厚さが厚くなるほどエッチングの時間が長くなり、特に、ＩＴＯ層の厚さが一定の程度以上であれば、ＩＺＯのエッチング剤でエッチングすることが難しくなるという問題点がある。また、ＩＺＯ層とＩＴＯ層との厚さが厚くなりすぎれば、光透過率が低下するという問題点も発生する。このような問題点を考慮するとき、ＩＺＯ層の厚さは１５０ｎｍ以下、ＩＴＯ層の厚さは２５ｎｍ以下であることが好ましい。
【００３７】
次に、グロステストの際にＩＴＯ層が探針によって破壊されないようにするためには、一定の厚さ以上にならなければならず、ＩＴＯ層の蒸着装備の限界も考慮する時、ＩＴＯ層の厚さは５ｎｍ以上が好ましい。また、画素電極の抵抗を考慮するとき、ＩＺＯ層の厚さは５０ｎｍ以上が好ましい。
【００３８】
次に、図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図３Ａ乃至図６Ｂ及び図１と図２を参照して詳細に説明する。
【００３９】
図３Ａ、４Ａ、５Ａ及び６Ａは、図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図であり、図３Ｂは図３ＡのＩＩＩｂ−ＩＩＩｂ´線による断面図であり、図４Ｂは図４ＡのＩＶｂ−ＩＶｂ´線による断面図であって、図３Ｂの次の段階を示した断面図であり、図５Ｂは図５ＡのＶｂ−Ｖｂ´線による断面図であって、図４Ｂの次の段階を示した断面図であり、図６Ｂは図６ＡのＶＩｂ−ＶＩｂ´線による断面図であって、図５Ｂの次の段階を示した断面図である。
【００４０】
まず、透明なガラスなどからなる絶縁基板１１０上に二つの層の金属膜、つまり、下部金属膜と上部金属膜とをスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などで順次に積層する。上部金属膜はＡｌ−Ｎｄ合金などアルミニウム系金属からなり、２、５０ｎｍ程度の厚さを有することが好ましい。Ａｌ−Ｎｄスパッタリングの標的は２ａｔｍ％のＮｄを含むことが良い。
【００４１】
図３Ａ及び図３Ｂに示したように、上部金属膜と下部金属膜とを順次にパターニングして、複数のゲート電極１２４を含むゲート線１２１を形成する。
【００４２】
図４Ａ及び図４Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）、不純物非晶質シリコン層（ｅｘｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）の三層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層とをフォトエッチングして、複数の不純物半導体１６０を含む真性半導体１５０を形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２００〜５００ｎｍ程度が好ましい。
【００４３】
次に、図５Ａ及び図５Ｂに示したように、二つの層の金属膜、つまり、下部膜と上部膜をスパッタリングなどで順次に積層する。下部膜は、モリブデン、モリブデン合金、クロムからなり、５０ｎｍ程度の厚さを有することが好ましい。上部膜は２５０ｎｍ程度の厚さを有することが好ましく、標的材料としては、アルミニウムまたは２ａｔｏｍｉｃ％のＮｄを含むＡｌ−Ｎｄ合金が適切であり、スパッタリング温度は１５０℃程度が好ましい。
【００４４】
次に、上部膜をウェットエッチングで、下部膜をドライエッチングで順次にパターニングするか、または二つの膜を全てウェットエッチングでパターニングして、複数のソース電極１７３を各々含む複数のデータ線１７１と複数のドレイン電極１７５を形成する。下部膜１７１ｐがモリブデンまたはモリブデン合金膜の場合には、上部膜１７１ｑと一つのエッチング条件でパターニングすることができる。
【００４５】
次いで、データ線１７１、ドレイン電極１７５で覆われずに露出された不純物半導体１６０部分を除去することによって、複数のオーミックコンタクト部材１６０を完成する一方、その下の真性半導体１５０部分を露出させる。露出された真性半導体１５０部分の表面を安定化させるために、酸素プラズマを次いで実施することが好ましい。
【００４６】
次に、図６Ａ及び図６Ｂに示すように、保護膜１８０を積層してその上に感光膜をコーティングした後、フォトマスクを通じて感光膜に光を照射した後、現像する。その後、アッシング工程などエッチング段階を通じて複数のコンタクトホール１８２、１８５、１８９を形成する。このような部分の除去はドライエッチングで行い、ゲート絶縁膜１４０と保護膜１８０とに対して実質的に同一のエッチング比を有するエッチング条件で実施する。
【００４７】
最後に、図１及び図２に示したように、ＩＺＯ及びＩＴＯ膜を各々スパッタリングで積層してフォトエッチングし、二重層で形成された複数の画素電極９０１と複数のコンタクト補助部材９０６、９０８とを形成する。
【００４８】
この時、エッチング剤としては、ＩＺＯのエッチング剤を使用する。ＩＺＯのエッチング剤は、塩酸、酢酸、超純水（Ｄｅｉｏｎｉzｅｄ ｗａｔｅｒ）及び界面活性剤が混合された物質である。ＩＺＯとＩＴＯとを積層する前の予熱（ｐｒｅ-ｈｅａｔｉｎｇ）工程で使用する気体は窒素が好ましい。これはコンタクトホール１８２、１８５、１８９を通じて露出されている金属膜１２５、１７５、１７９の上部に金属酸化膜が形成されることを防止するためである。
【００４９】
以上のように、画素電極９０１において、ＩＺＯを下部層とし、ＩＴＯを上部層とする二重層で形成すれば、フォトエッチングの際にクロム、アルミニウムなどのエッチング剤を使用することができるので、下部配線の損傷が減少し、また、グロステスト時の探針はＩＴＯ層と接触するようになるので、探針に異物がつくことを防止することができる。
【００５０】
一方、本発明の他の実施形態を示している図７乃至１７Ｃを参照して、他の実施形態による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【００５１】
図７は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図８と図９は、各々図７に示した薄膜トランジスタ表示板のＶＩＩＩ-ＶＩＩＩ´線及びＩＸ-ＩＸ´線による断面図である。
【００５２】
図７乃至図９に示すように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造は、基板１１０上に、複数のゲート電極１２４と、外部装置との接続のために幅が拡張されている拡張部１２５を含む複数のゲート線１２１とが形成されており、ゲート線１２１と電気的に分離された複数の蓄積電極線１３１が形成されている。
【００５３】
ゲート線１２１と蓄積電極線１３１とは、物理的性質が異なる二つの膜、つまり、下部膜１２１ｐ、１３１ｐと、その上の上部膜１２１ｑ、１３１ｑとを有する。ゲート線の上部膜１２１ｑは、ゲート信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系の金属からなる。これとは異なって、下部膜１２１ｐは、他の物質、特にＩＴＯ及びＩＺＯとの物理的、化学的、電気的コンタクト特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などからなる。下部膜１２１ｐと上部膜１２１ｑの組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
【００５４】
蓄積電極線１３１もゲート線１２１と同様に下部膜１３１ｐと上部膜１３１ｑとを含み、蓄積電極線１３１には共通電圧などの予め決められた電圧が外部から印加される。画素電極９０１とゲート線１２１との重畳によって発生する蓄積容量が十分である場合、蓄積電極線１３１は省略することができる。この場合には後述するストレージキャパシタ用導電体１７７も省略する。
【００５５】
ゲート線１２１と蓄積電極線１３１の下部膜１２１ｐ、１３１ｐと上部膜１２１ｑ、１３１ｑとの側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度である。
【００５６】
ゲート線１２１上には窒化ケイ素などからなるゲート絶縁膜１４０が形成されている。
【００５７】
ゲート絶縁膜１４０上部には水素化非晶質シリコンなどからなる複数の線状半導体１５１が形成されており、線状半導体１５１は主に縦方向に延在しており、これから分岐の形態でのび出てゲート電極１２４を覆う複数の突出部１５４が形成されている。また、蓄積電極線１３１の一部を覆う線状半導体１５７も形成される。
【００５８】
半導体１５１の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた複数の線状及び島型オーミックコンタクト部材１６１、１６５、１６７が形成されている。線状コンタクト部材１６１は複数の突出部１６３を有し、この突出部１６３と島型コンタクト部材１６５とは対をなして半導体１５１の突出部１５４上に位置する。一方、島型半導体１５７上には島型コンタクト部材１６７が形成される。
【００５９】
半導体１５１、１５７とオーミックコンタクト部材１６１、１６５、１６７との側面も傾斜しており、傾斜角は３０〜８０゜である。
【００６０】
オーミックコンタクト部材１６１、１６７、１６９及びゲート絶縁膜１４０上には、各々複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成されている。
【００６１】
データ線１７１は主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は外部装置との接続のために幅が拡張されている拡張部１７９を含む。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部１７９は周辺領域に位置する。
【００６２】
各データ線１７１からドレイン電極１７５に向かって枝形態で延在した複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタをなし、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。
【００６３】
ストレージキャパシタ用導電体１７７は、蓄積電極線１３１の一部と重畳しており、島型半導体１５７及び島型オーミックコンタクト部材１６７の上に形成される。
【００６４】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７も、モリブデン、モリブデン合金、クロムなどの下部膜１７１ｐ、１７５ｐ、１７７ｐと、その上に位置したアルミニウム系または銀系金属である上部膜１７１ｑ、１７５ｑ、１７７ｑとからなる。そして、データ線１７１の拡張部１７９も、上部膜１７９ｑと下部膜１７９ｐとを有する。
【００６５】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７の下部膜１７１ｐ、１７５ｐ、１７７ｐと上部膜１７１ｑ、１７５ｑ、１７７ｑとも、ゲート線１２１及び蓄積電極線１３１と同様にその側面が約３０〜８０度の角度で傾斜している。
【００６６】
オーミックコンタクト部材１６１、１６５、１６７は、その下部の半導体１５１、１５７と、その上部のデータ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１はソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５に覆われずに露出された部分を有しており、島型半導体１５７は、ストレージキャパシタ用導電体１７７の下部にあるオーミックコンタクト部材１６７の下部に存在する。
【００６７】
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及び露出された半導体１５１部分の上には、平坦化特性に優れていて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ；ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【００６８】
保護膜１８０には、ドレイン電極１７５、ストレージキャパシタ用導電体１７７の下部膜１７７ｐ及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【００６９】
保護膜１８０上には、複数の画素電極９０１と、複数のコンタクト補助部材９０６、９０８が形成されている。
【００７０】
画素電極９０１は、下部層９０１ｐと上部層９０１ｑとの二重層で形成されている。画素電極の下部膜９０１ｐはＩＺＯからなり、画素電極９０１の上部膜９０１ｑはＩＴＯからなっている。
【００７１】
画素電極９０１は、コンタクトホール１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的、電気的に接続されてドレイン電極１７５からデータ電圧の印加を受け、導電体１７７にデータ電圧を伝達する。
【００７２】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受けた他の表示板の共通電極と共に電場を生成することによって、二つの電極の間の液晶層の液晶分子を再配列させる。
また、画素電極９０１と共通電極とはキャパシタをなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設け、これを“ストレージキャパシタ”という。ストレージキャパシタはこれと隣接する蓄積電極線１３１の重畳などで形成され、ストレージキャパシタ用導電体１７７を保護膜１８０の下に設けることで二つの間の距離を短くする。
【００７３】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【００７４】
コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たす。
【００７５】
このようなコンタクト補助部材９０６、９０８も、下部膜９０６ｐ、９０８ｐと上部膜９０６ｑ、９０８ｑとの二重膜で形成し、コンタクト補助部材の下部膜９０６ｐ、９０８ｐはＩＺＯからなり、上部膜９０６ｑ、９０８ｑはＩＴＯからなっている。
【００７６】
画素電極９０１とコンタクト補助部材９０６、９０８におけるＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは、５０ｎｍ乃至１５０ｎｍの厚さを有し、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは、５ｎｍ乃至２５ｎｍの厚さを有する。特に、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは９０ｎｍであり、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは２０ｎｍであることが最も好ましい。
【００７７】
以下、図７、図８及び図９に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図１０Ａ乃至図１７Ｃ及び図７、図８、図９を参照して詳細に説明する。
【００７８】
図１０Ａは図７乃至図９に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図であり、図１０Ｂ及び１０Ｃは各々図１０ＡのＸｂ−Ｘｂ´線及びＸｃ−Ｘｃ´線による断面図であり、図１１Ａ及び１１Ｂは各々図１０ＡのＸｂ−Ｘｂ´線及びＸｃ−Ｘｃ´線による断面図であって、図１０Ｂ及び図１０Ｃの次の段階での断面図であり、図１２Ａは図１１Ａ及び１１Ｂの次の段階での薄膜トランジスタ表示板の配置図であり、図１２Ｂ及び１２Ｃは各々図１２ＡのＸＩＩｂ−ＸＩＩｂ´線及びＸＩＩｃ−ＸＩＩｃ´線による断面図であり、図１３Ａ、１４Ａ、１５Ａと図１３Ｂ、１４Ｂ、１５Ｂは各々図１２ＡのＸＩＩｂ−ＸＩＩｂ´線及びＸＩＩｃ−ＸＩＩｃ´線による断面図であって、図１２Ｂ及び１２Ｃの次の段階を工程順序に沿って示したものであり、図１６Ａ及び図１６Ｂは図１５Ａ及び１５Ｂの次の段階での薄膜トランジスタ表示板の断面図であり、図１７Ａは図１６Ａ及び図１６Ｂの次の段階での薄膜トランジスタ表示板の配置図であり、図１７Ｂ及び１７Ｃは各々図１７ＡのＸＶＩＩｂ−ＸＶＩＩｂ´線及びＸＶＩＩｃ−ＸＶＩＩｃ´線による断面図である。
【００７９】
まず、透明なガラスなどからなる絶縁基板１１０上に二つの層の金属膜、つまり、下部金属膜と上部金属膜をスパッタリングなどで順次に積層する。上部金属膜はＡｌ−Ｎｄ合金などアルミニウム系金属からなり、２５０ｎｍ程度の厚さを有することが好ましい。Ａｌ−Ｎｄスパッタリング標的は２ａｔｍ％のＮｄを含むことが良い。
【００８０】
図１０Ａ乃至図１０Ｃに示したように、上部金属膜と下部金属膜とを順次にパターニングして複数のゲート電極１２４を含むゲート線１２１を形成し、ゲート線１２１と電気的に分離された複数の蓄積電極線１３１を形成する。
【００８１】
次に、図１１Ａ及び１１Ｂに示したように、窒化ケイ素からなるゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層を連続して積層し、次いで二つの層の金属膜、つまり、下部膜と上部膜とをスパッタリングなどで順次に積層した後、感光膜２１０をコーティングする。その後、フォトマスクを通じて感光膜２１０に光を照射した後、現像する。現像された感光膜の厚さは図１２Ｂ及び図１２Ｃに示されているように、位置によって異なって形成する。この時、感光膜パターン２１２、２１４の中で薄膜トランジスタのチャネル部Ｃ、つまり、ソース電極１７３とドレイン電極１７５との間に位置した第１部分２１４は、データ線が形成される部分Ａに位置した第２部分より厚さが薄くなるようにし、残りの部分Ｂの感光膜は全て除去する。この時、チャネル部Ｃに残っている感光膜２１４の厚さとＡ部分に残っている感光膜２１２の厚さとの比は、後述するエッチング工程での工程条件に応じて異なるようにしなければならず、第１部分２１４の厚さを第２部分２１２の厚さの１／２以下とすることが好ましい。
【００８２】
このように、位置によって感光膜の厚さを異にする方法はいろいろあり得るが、露光マスクに透明領域と遮光領域とだけでなく、半透明領域を設けることがその例である。半透明領域にはスリットパターン、格子パターン、または透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを用いる時には、スリットの幅やスリット間の間隔がフォト工程に使用する露光器の分解能より小さいことが好ましい。他の例としては、リフローが可能な感光膜を用いることである。つまり、透明領域及び遮光領域のみを持った通常のマスクでリフロー可能な感光膜パターンを形成した後にリフローさせ、感光膜が残留しない領域に流れるようにすることによって、薄い部分を形成する。
【００８３】
次いで、感光膜パターン２１２、２１４及びその下部の膜に対するエッチングを進行する。この時、Ａ領域にあるデータ線及びその下部の膜がそのまま残っており、チャネル部Ｃには半導体だけが残っていなければならず、残りの部分Ｂにはゲート絶縁膜１４０が露出されなければならない。
【００８４】
まず、図１３Ａ及び図１３Ｂに示したように、残りの部分Ｂの露出されている導電体を除去して、その下部のオーミックコンタクト部材１６０を露出させる。この過程ではドライエッチングまたはウェットエッチング方法を全て用いることができ、この時、導電体はエッチングされ、感光膜２１２、２１４はほとんどエッチングされない条件下で行うことが良い。しかし、ドライエッチングの場合、導電体のみをエッチングし、感光膜２１２、２１４はエッチングされない条件を求めることが難しいので、感光膜パターン２１２、２１４も共にエッチングされる条件下で行い得る。この場合には、ウェットエッチングの場合より第１部分２１４の厚さを厚くして、この過程で第１部分２１４が除去されて下部の導電体が露出されることが生じないようにする。
【００８５】
このようにすると、図１３Ａ及び図１３Ｂに示したように、チャネル部Ｃ及びＡ領域の導電体、つまり、ソース／ドレイン用導電体１７８とストレージキャパシタ用導電体１７７とだけが残り、その他の部分Ｂの導電体は全て除去されて、その下部のオーミックコンタクト部材１６０が露出される。この時、残った導電体１７８は、ソース及びドレイン電極１７３、１７５が分離されずに接続されている点が図７乃至図９と異なる。
【００８６】
次に、図１４Ａ及び図１４Ｂに示したように、その他の部分Ｂの露出されたオーミックコンタクト部材１６０及びその下部の半導体１５０を感光膜の第１部分２１４と共にドライエッチング方法で同時に除去する。この時のエッチングは、感光膜２１２、２１４、オーミックコンタクト部材１６０、及び半導体１５０が同時にエッチングされ、ゲート絶縁膜１４０はエッチングされない条件下で行わなければならず、特に、感光膜２１２、２１４と半導体１５０とに対するエッチング比がほとんど同一の条件でエッチングすることが好ましい。例えば、ＳＦ６とＨＣｌの混合気体や、ＳＦ６とＯ２の混合気体を用いると、ほとんど同一の厚さに二つの膜をエッチングすることができる。感光膜２１２、２１４と半導体１５０とに対するエッチング比が同一である場合、第１部分２１４の厚さは半導体１５０とオーミックコンタクト部材１６０との厚さを合せたものと同一であるか、またはそれより小さくなければならない。
【００８７】
このようにすると、図１４Ａ及び図１４Ｂに示したように、チャネル部Ｃの第１部分２１４が除去されてソース／ドレイン用導電体１７８が露出される。一方、Ａ領域の第２部分２１２もエッチングされるので厚さが薄くなる。
【００８８】
次いで、アッシング（ａｓｈｉｎｇ）を通じてチャネル部Ｃのソース／ドレイン用導電体１７８の表面に残存する感光膜の残りを除去する。
【００８９】
次に、図１５Ａ及び図１５Ｂに示したように、チャネル部Ｃのソース／ドレイン用導電体１７８及びその下部のオーミックコンタクト部材１６０をエッチングして除去する。この時、エッチングはソース／ドレイン用導電体１７８とオーミックコンタクト部材１６０のいずれに対してもドライエッチングだけで行うことができ、ソース／ドレイン用導電体１７８に対してはウェットエッチングで、オーミックコンタクト部材１６０に対してはドライエッチングで行うこともできる。前者の場合、ソース／ドレイン用導電体１７８とオーミックコンタクト部材１６０のエッチング選択比が大きい条件下でエッチングを行うことが好ましく、これは、エッチング選択比が大きくない場合、エッチング終点を求めることが難しいので、チャネル部Ｃに残る半導体の厚さを調節することが容易でないためである。ウェットエッチングとドライエッチングとを交互に行う後者の場合には、ウェットエッチングされるソース／ドレイン用導電体１７８の側面はエッチングされるが、ドライエッチングされるオーミックコンタクト部材１６０はほとんどエッチングされないので、階段状に作られる。オーミックコンタクト部材１６０及び半導体１５０をエッチングする際に用いるエッチング気体の例としては、ＣＦ４とＨＣｌの混合気体や、ＣＦ４とＯ２の混合気体があり、ＣＦ４とＯ２を用いると均一な厚さに半導体１５０を残すことができる。この時、図１５Ｂに示したように、半導体１５４の一部が除去されて厚さが薄くなり得、感光膜パターンの第２部分２１２がエッチングされてその下部のデータ線が露出されることがないように、感光膜パターンが厚いことが好ましいのは勿論である。
【００９０】
このようにすると、ソース電極１７３とドレイン電極１７５とが分離されながらデータ線とその下部のオーミックコンタクト部材１６０が完成される。
【００９１】
最後に、Ａ領域に残っている感光膜の第２部分２１２を除去する。しかし、第２部分２１２の除去は、チャネル部Ｃのソース／ドレイン用導電体１７８を除去した後、その下のオーミックコンタクト部材１６０を除去する前に行われるようにしてもよい。
【００９２】
前述したように、ウェットエッチングとドライエッチングとを交互に行うか、またはドライエッチングのみを用いることができる。後者の場合には、一つの種類のエッチングのみを用いるので工程が比較的に簡便であるが、適当なエッチング条件を求めることが難しい。反面、前者の場合には、エッチング条件を求めることが比較的に容易であるが、工程が後者に比べて面倒な点がある。
【００９３】
次に、図１６Ａ及び図１６Ｂに示したように、窒化ケイ素や、ａ−Ｓｉ:Ｃ:Ｏ膜、またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、有機絶縁膜を塗布して保護膜１８０を形成したりする。
【００９４】
次いで、図１７Ａ乃至図１７Ｃに示したように、保護膜１８０をゲート絶縁膜１４０と共にフォトエッチングして、ドレイン電極１７５、ゲート線１２１の拡張部１２５、データ線１７１の拡張部１７９及びストレージキャパシタ用導電体１７７の各々を露出するコンタクトホール１８２、１８５、１８７、１８９を形成する。
【００９５】
最後に、図７乃至図９に示したように、ＩＺＯ層とＩＴＯ層とを蒸着してフォトエッチングし、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と接続される画素電極９０１、ゲート線及びデータ線の拡張部１２５、１７９と各々接続されるコンタクト補助部材９０６、９０８を形成する。この時、前記画素電極９０１とコンタクト補助部材９０６、９０８は下部膜９０１ｐ、９０６ｐ、９０８ｐ及び上部膜９０１ｑ、９０６ｑ、９０８ｑの二重層で形成され、画素電極９０１及びコンタクト補助部材９０６、９０８の下部膜９０１ｐ、９０６ｐ、９０８ｐはＩＺＯからなり、画素電極の上部膜９０１ｑ、９０６ｑ、９０８ｑはＩＴＯからなる。
【００９６】
この時、エッチング剤としては、ＩＺＯのエッチング剤を使用する。ＩＺＯのエッチング剤は、塩酸、酢酸、超純水及び界面活性剤が混合された物質である。ＩＺＯとＩＴＯとを積層する前の予熱工程で用いる気体は、窒素が好ましい。これは、コンタクトホール１８２、１８５、１８９を通じて露出されている金属膜１２５、１７５、１７９の上部に金属酸化膜が形成されることを防止するためである。
【００９７】
図７、図８及び図９に示された本発明の実施形態では、図１及び図２に示された実施形態による効果だけでなく、データ線１７１、１７３、１７５、１７７、１７９とその下部のコンタクト層パターン１６３、１６５、１６７及び半導体１５１、１５７とを一つのマスクを用いて形成し、この過程でソース電極１７３とドレイン電極１７５とを分離することによって、製造工程を単純化することができる。
【００９８】
一方、本発明の他の実施形態を示している図１８乃至図２４Ｂを参照して、他の実施形態による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【００９９】
図１８は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１９は図１８に示した薄膜トランジスタ表示板のＸＩＸＩ-ＸＩＸ´線による断面図である。
【０１００】
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向に延在しており、各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、各ゲート線１２１は、下方向に突出した複数の突出部１２７と、外部装置との接続のために幅が拡張されている拡張部１２５とを含む。
【０１０１】
ゲート線１２１の側面は傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度をなす。
【０１０２】
ゲート線１２１上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０の上部には水素化非晶質シリコンなどからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に延在しており、これから複数の突出部１５４がゲート電極１２４に向かってのび出ている。また、線状半導体１５１はゲート線１２１と合う地点付近で幅が大きくなって、ゲート線１２１の広い面積を覆っている。
【０１０３】
半導体１５１の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなる複数の線状及び島型オーミックコンタクト部材１６１、１６５が形成されている。線状コンタクト部材１６１は複数の突出部１６３を有しており、この突出部１６３と島型コンタクト部材１６５とは対をなして半導体１５１の突出部１５４上に位置する。
【０１０４】
半導体１５１とオーミックコンタクト部材１６１、１６５との側面も傾斜しており、その傾斜角は基板１１０の表面に対して３０〜８０度をなす。
【０１０５】
オーミックコンタクト部材１６１、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成されている。
【０１０６】
データ線１７１は主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は、他の層または外部装置との接続のために幅が拡張されている拡張部１７９を含む。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部は周辺領域に位置する。
【０１０７】
各データ線１７１からドレイン電極１７５に向かって延在した複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５とは互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ソース電極１７３とドレイン電極１７５とは半導体１５１の突出部１５４と共に薄膜トランジスタをなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
【０１０８】
ストレージキャパシタ用導電体１７７は、ゲート線１２１の突出部１２７と重畳している。
【０１０９】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７も、ゲート線１２１と同様にその側面が約３０〜８０度の角度で各々傾斜している。
【０１１０】
オーミックコンタクト部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１及びドレイン電極１７５との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を有しており、大部分の所では線状半導体１５１の幅がデータ線１７１の幅より小さいが、ゲート線１２１と合う部分で幅が大きくなって、表面のプロファイルを滑らかにしてデータ線１７１の断線を防止する。
【０１１１】
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、露出された半導体１５１部分、及びこれらで覆われないゲート絶縁膜１４０上には、赤色、緑色、青色のカラーフィルターＲ、Ｇ、Ｂが形成されている。カラーフィルターＲ、Ｇ、Ｂはドレイン電極１７５とストレージキャパシタ用導電体１７７とを露出する開口部Ｃ１、Ｃ２を有している。
【０１１２】
赤色、緑色、青色のカラーフィルターＲ、Ｇ、Ｂ上には、平坦化特性に優れていて感光性を有する有機物質、プラズマ化学気相蒸着によって形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【０１１３】
保護膜１８０には、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【０１１４】
保護膜１８０上には、下部膜９０１ｐ、９０６ｐ、９０８ｐ及び上部膜９０１ｑ、９０６ｑ、９０８ｑの二重層からなる複数の画素電極９０１と、複数のコンタクト補助部材９０６、９０８とが形成されている。画素電極９０１とコンタクト補助部材９０６、９０８の下部膜９０１ｐ、９０６ｐ、９０８ｐとはＩＺＯからなり、その上部に位置した上部膜９０１ｑ、９０６ｑ、９０８ｑはＩＴＯからなっている。
【０１１５】
この時、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは５０ｎｍ乃至１５０ｎｍの厚さを有し、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは５ｎｍ乃至２５ｎｍの厚さを有する。特に、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは９０ｎｍであり、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは２０ｎｍであることが最も好ましい。
【０１１６】
画素電極９０１は、コンタクトホール１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的、電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受け、導電体１７７にデータ電圧を伝達する。
【０１１７】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受ける他の表示板の共通電極と共に電場を生成することによって、二つの電極の間の液晶層の液晶分子を再配列させる。
【０１１８】
また、画素電極１９０と共通電極とはキャパシタをなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設け、これを“ストレージキャパシタ”という。ストレージキャパシタは、画素電極９０１及びこれと隣接するゲート線１２１の重畳などで形成され、ストレージキャパシタの静電容量、つまり、蓄積容量を増やすためにゲート線１２１を拡張した突出部１２７を設けて重畳面積を大きくする一方、画素電極１９０と接続され突出部１２７と重畳するストレージキャパシタ用導電体１７７を保護膜１８０下に設けることで二つの間の距離を短くする。
【０１１９】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【０１２０】
コンタクト補助部材１９２、１９９は、コンタクトホール１２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たす。
【０１２１】
以下、図１８及び図１９に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図２０Ａ乃至図２４Ｂ及び図１８と図１９とを参照して詳細に説明する。
【０１２２】
図２０Ａは図１８及び図１９に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図であり、図２０Ｂは図２０ＡのＸＸｂ−ＸＸｂ´線による断面図であり、図２１Ａは図２０Ａの次の段階での薄膜トランジスタ表示板の配置図であり、図２１Ｂは図２１ＡのＸＸＩｂ−ＸＸＩｂ´線による断面図であり、図２２Ａは図２１Ａの段階での薄膜トランジスタ表示板の配置図であり、図２２Ｂは図２２ＡのＸＸＩＩｂ−ＸＸＩＩｂ´線による断面図であり、図２３Ａは図２２Ａの次の段階での薄膜トランジスタ表示板の配置図であり、図２３Ｂは図２３ＡのＸＸＩＩＩｂ−ＸＸＩＩＩｂ´線による断面図であり、図２４Ａは図２３Ａの次の段階での薄膜トランジスタ表示板の配置図であり、図２４Ｂは図２４ＡのＸＸＩＶｂ-ＸＸＩＶｂ´線による断面図である。
【０１２３】
まず、透明なガラスなどからなる絶縁基板１１０上に金属膜をスパッタリングなどで積層する。
【０１２４】
図２０Ａ及び図２０Ｂに示したように、金属膜を順次にパターニングして複数のゲート電極１２４と複数の突出部１２７を含むゲート線１２１とを形成する。
【０１２５】
図２１Ａ及び図２１Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層をフォトエッチングして、複数の線状不純物半導体１６０と複数の突出部１５４を各々含む線状真性半導体１５１を形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２００〜５、００ｎｍ程度が好ましい。
【０１２６】
次に、金属膜をスパッタリングなどによって積層する。
【０１２７】
図２２Ａ及び図２２Ｂに示したように、金属膜をパターニングして複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレイン電極１７５、複数のストレージキャパシタ用導電体１７７を形成する。
【０１２８】
次いで、データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７で覆われずに露出された不純物半導体１６４部分を除去することによって、複数の突出部１６３を各々含む複数の線状オーミックコンタクト部材１６１と複数の島型オーミックコンタクト部材１６５を完成する一方、その下の真性半導体１５１部分を露出させる。露出された真性半導体１５１部分の表面を安定化させるために、酸素プラズマを次いで実施することが好ましい。
【０１２９】
次に、図２３Ａ及び図２３Ｂに示したように、赤、緑、青の顔料を含む感光性有機物質を各々順次に塗布し、フォト工程によって赤、緑、青のカラーフィルターＲ、Ｇ、Ｂを順次に形成する。この時、フォト工程で赤、緑、青のカラーフィルターＲ、Ｇ、Ｂを形成する時、ドレイン電極１７５とストレージキャパシタ用導電体１７７とを露出する開口部Ｃ１、Ｃ２も共に形成する。なぜなら、以後に保護膜１８０にドレイン電極１７５とストレージキャパシタ用導電体パターン１７７とにコンタクトホールを形成する時、プロファイルを良好に形成するためである。
【０１３０】
次に、図２４Ａ及び２４Ｂに示すように、基板１１０に低い誘電率を有して平坦化に優れた有機絶縁物質を塗布したり、４．０以下の低い誘電率を有するａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなどのような低誘電率絶縁物質を化学気相蒸着によって積層したりして保護膜１８０を形成し、マスクを用いたフォトエッチング工程によってゲート絶縁膜１４０と共にパターニングして、コンタクトホール１８２、１８５、１８７、１８９を形成する。この時、ドレイン電極１７５とストレージキャパシタ用導電体１７７とを露出するコンタクトホール１８５、１８７は、カラーフィルターＲ、Ｇ、Ｂに形成されている開口部Ｃ１、Ｃ２の内側に形成する。このように、本発明では、カラーフィルターＲ、Ｇ、Ｂに予め開口部Ｃ１、Ｃ２を形成した後に、保護膜１８０をパターニングしてドレイン電極１７５とストレージキャパシタ用導電体１７７とを露出するコンタクトホール１８５、１８７を形成することによって、コンタクトホール１８５、１８７のプロファイルを良好に形成することができる。
【０１３１】
最後に、図１８及び図１９に示したように、ＩＺＯ層とＩＴＯ層とを蒸着し、マスクを使用してフォトエッチングすることによって、画素電極９０１及びコンタクト補助部材９０６、９０８を形成する。この時、エッチング剤としては、ＩＺＯのエッチング剤を用いる。ＩＺＯのエッチング剤は、塩酸、酢酸、超純水及び界面活性剤が混合された物質である。
【０１３２】
本発明の他の実施形態を示している図２５乃至図３５Ｃを参照して、他の実施形態による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【０１３３】
図２５は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２６及び図２７は各々図２５に示した薄膜トランジスタ表示板を各々ＸＸＶＩ−ＸＸＶＩ´線及びＸＸＶＩＩ-ＸＸＶＩＩ´線に沿って切断した断面図である。
【０１３４】
図２５乃至図２７に示したように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造は、基板１１０上に複数のゲート電極１２４を含む複数のゲート線１２１が形成されており、外部装置との接続のために幅が拡張されている拡張部１２５を含む。そして、ゲート線１２１と電気的に分離された複数の蓄積電極線１３１とが形成されている。
【０１３５】
蓄積電極線１３１は、共通電圧などの予め決められた電圧の印加を外部から受ける。画素電極９０１とゲート線１２１との重畳によって発生する蓄積容量が十分である場合、蓄積電極線１３１とストレージキャパシタ用導電体１７７とは省略することもできる。
【０１３６】
ゲート線１２１と蓄積電極線１３１との側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度をなす。
【０１３７】
ゲート線１２１上には窒化ケイ素などからなるゲート絶縁膜１４０が形成されている。
【０１３８】
ゲート絶縁膜１４０上部には水素化非晶質シリコンなどからなる複数の線状半導体１５１が形成されており、線状半導体１５１は主に縦方向に延在しており、これから分岐の形態でのび出てゲート電極１２４を覆う複数の突出部１５４が形成されている。また、蓄積電極線１３１の一部を覆う半導体１５７も形成され、前記突出部１５４と蓄積電極線の一部を覆う半導体１５７は接続されている。
【０１３９】
半導体１５１の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなる複数の線状オーミックコンタクト部材１６１、１６５、１６７が形成されている。線状コンタクト部材１６１は複数の突出部１６３を有し、この突出部１６３と島型コンタクト部材１６５とは対をなして半導体１５１の突出部１５４上に位置する。一方、蓄積電極線の一部を覆う半導体１５７上にはコンタクト部材１６７が形成され、蓄積電極線の一部を覆う半導体１５７が半導体の突出部１５４と接続されたように、蓄積電極線の一部を覆う半導体の上部に位置するコンタクト部材１６７も島型コンタクト部材１６５と接続される。
【０１４０】
半導体１５１、１５７とオーミックコンタクト部材１６１、１６５、１６７の側面も傾斜しており、傾斜角は３０〜８０度である。
【０１４１】
オーミックコンタクト部材１６１、１６５、１６７及びゲート絶縁膜１４０上には、各々複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成されている。ここで、ドレイン電極１７５とストレージキャパシタ用導電体１７７とは相互接続されている。
【０１４２】
データ線１７１は主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は外部装置との接続のために幅が拡張されている拡張部１７９を含む。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部１７９は周辺領域に位置する。
【０１４３】
各データ線１７１からドレイン電極１７５に向かって枝形状で延在した複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は互いに分離されており、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタをなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。ドレイン電極１７５でソース電極１７３の反対側はストレージキャパシタ用導電体１７７と接続されており、ストレージキャパシタ用導電体１７７は蓄積電極線１３１の一部と重畳し、半導体１５７及びオーミックコンタクト部材１６７の上に形成される。
【０１４４】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７も、ゲート線１２１及び蓄積電極線１３１と同様にその側面が基板１１０に対して約３０〜８０度の角度をなすように傾斜している。
【０１４５】
オーミックコンタクト部材１６１、１６５、１６７は、その下部の半導体１５１、１５７とその上部のデータ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７の間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を有しており、半導体１５７はストレージキャパシタ用導電体１７７の下部にあるオーミックコンタクト部材１６７の下部に存在する。
【０１４６】
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及び露出された半導体１５１部分の上には、平坦化特性に優れていて感光性を有する有機物質、プラズマ化学気相蒸着によって形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【０１４７】
保護膜１８０には、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【０１４８】
保護膜１８０上には、複数の画素電極９０１と、複数のコンタクト補助部材９０６、９０８とが形成されている。このような画素電極９０１は、下部膜９０１ｐ及び上部膜９０１ｑの二重層で形成されている。ここで、画素電極の下部膜９０１ｐはＩＺＯからなり、画素電極の上部膜９０１ｑはＩＴＯからなる。
【０１４９】
画素電極９０１は、コンタクトホール１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的、電気的に接続されて、ドレイン電極１７５からデータ電圧の印加を受け、導電体１７７にデータ電圧を伝達する。
【０１５０】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受けた他の表示板の共通電極と共に電場を生成することによって、二つの電極の間の液晶層の液晶分子を再配列させる。
【０１５１】
また、画素電極９０１と共通電極とはキャパシタをなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設け、これを“ストレージキャパシタ”という。ストレージキャパシタは、画素電極９０１と隣接する蓄積電極線１３１の重畳などで形成する。
【０１５２】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【０１５３】
コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たす。
【０１５４】
このようなコンタクト補助部材９０６、９０８も、下部膜９０６ｐ、９０８ｐ及び上部膜９０６ｑ、９０８ｑの二重膜で形成されており、コンタクト補助部材の下部膜９０６ｐ、９０８ｐはＩＺＯからなり、上部膜９０６ｑ、９０８ｑはＩＴＯからなっている。
【０１５５】
画素電極９０１とコンタクト補助部材９０６、９０８との二重層において、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは、５０ｎｍ乃至１５０ｎｍの厚さを有し、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは、５ｎｍ乃至２５ｎｍの厚さを有する。特に、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは９０ｎｍであり、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは２０ｎｍであることが最も好ましい。
【０１５６】
以下、図２５、図２６及び図２７に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図２８Ａ乃至図３５Ｃ、図２５、図２６、及び図２７を参照して詳細に説明する。
【０１５７】
図２８Ａは、図２５乃至図２７に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図であり、図２８Ｂ及び２８Ｃは各々図２８ＡのＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂ´線及びＸＸＶＩＩＩｃ−ＸＸＶＩＩＩｃ´線による断面図であり、図２９Ａ及び２９Ｂは各々図２８ＡのＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂ´線及びＸＸＶＩＩＩｃ−ＸＸＶＩＩＩｃ´線による断面図であって、図２８Ｂ及び図２８Ｃの次の段階での断面図であり、図３０Ａは図２９Ａ及び２９Ｂの次の段階での薄膜トランジスタ表示板の配置図であり、図３０Ｂ及び３０Ｃは各々図３０ＡのＸＸＸｂ−ＸＸＸｂ´線及びＸＸＸｃ−ＸＸＸｃ´線による断面図であり、図３１Ａ、３２Ａ、３３Ａと図３１Ｂ、３２Ｂ、３３Ｂは各々図３０ＡのＸＸＸｂ−ＸＸＸｂ´線及びＸＸＸｃ−ＸＸＸｃ´線による断面図であって、図３０Ｂ及び３０Ｃの次の段階を工程順序によって示したものであり、図３４Ａは図３３Ａ及び３３Ｂの次の段階での薄膜トランジスタ表示板の配置図であり、図３４Ｂ及び３４Ｃは各々図３４ＡのＸＸＸＩＶｂ−ＸＸＸＩＶｂ´線及びＸＸＸＩＶｃ−ＸＸＸＩＶｃ´線による断面図であり、図３５Ａは図３４Ａ乃至図３４Ｃの次の段階での薄膜トランジスタ表示板の配置図であり、図３５Ｂ及び３５Ｃは各々図３５ＡのＸＸＸＶｂ−ＸＸＸＶｂ´線及びＸＸＸＶｃ−ＸＸＸＶｃ´線による断面図である。
【０１５８】
まず、透明なガラスなどからなる絶縁基板１１０上に、金属膜をスパッタリングなどで蒸着する。
【０１５９】
図２８Ａ乃至図２８Ｃに示したように、金属膜をパターニングして複数のゲート電極１２４を含むゲート線１２１を形成し、ゲート線１２１と電気的に分離された複数の蓄積電極線１３１を形成する。
【０１６０】
次に、図２９Ａ及び図２９Ｂに示したように、ゲート絶縁膜１４０、半導体層１５０、中間層１６０を化学気相蒸着法を用いて連続蒸着し、次いで金属膜をスパッタリングなどによって順次に蒸着し、その上に感光膜２１０をコーティングする。
【０１６１】
その後、マスクを通じて感光膜２１０に光を照射した後に現像して、図３０Ｂ及び３０Ｃに示したように、感光膜パターン２１２、２１４を形成する。この時、感光膜パターン２１２、２１４の中で薄膜トランジスタのチャネル部Ｃ、つまり、ソース電極１７３とドレイン電極１７５との間に位置した第１部分２１４は、データ線１７１、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の拡張部が形成される部分（Ａ領域）に位置した第２部分２１２より厚さが薄くなるようにし、その他部分（Ｂ領域）の感光膜は全て除去する。この時、チャネル部Ｃに残っている第１部分２１４の厚さとＡ領域に残っている感光膜２１２の厚さとの比は、後述するエッチング工程で工程条件に応じて異なるようにしなければならず、第１部分２１４の厚さを第２部分２１２の厚さの１／２以下とすることが好ましい。
【０１６２】
このように、位置によって感光膜の厚さを異にする方法はいろいろあり得る。つまり、Ａ領域の光透過量を調節するためにスリットや格子状のパターンを形成したり、半透明膜を用いたりすることができる。この時、スリットの間に位置したパターンの線幅やパターン間の間隔、つまり、スリットの幅は露光の際に使用する露光器の分解能より小さいことが好ましく、半透明膜を用いる場合には、マスクを製作する際に透過率を調節するために、異なる透過率を有する薄膜を用いたり、厚さが異なる薄膜を用いたりすることができる。
【０１６３】
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので、高分子は完全分解されない状態であり、遮光膜で覆われた部分では高分子がほとんど分解されない。次いで感光膜を現像すれば、高分子の分子が分解されない部分だけが残り、光が少なく照射された中央部分には、光に全く照射されない部分より薄い厚さの感光膜が残る。この時、露光時間を長くすれば、全ての分子が分解されるので、そのようにならないようにしなければならない。
【０１６４】
このような薄い厚さの感光膜２１４は、リフローが可能な物質からなる感光膜を用い、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後に現像し、リフローさせ、感光膜が残留しない部分に感光膜の一部が流れるようにすることによって形成することもできる。
【０１６５】
次に、感光膜パターン２１４及びその下部の膜に対するエッチングを進行させる。この時、Ａ領域にあるデータ線及びその下部の膜がそのまま残っており、チャネル部Ｃには半導体だけが残っていなければならず、残りの部分Ｂにはゲート絶縁膜１４０が露出されなければならない。
【０１６６】
まず、図３１Ａ及び図３１Ｂに示したように、残りの部分Ｂの露出されている導電体を除去して、その下部のオーミックコンタクト部材１６０を露出させる。この過程ではドライエッチングまたはウェットエッチング方法を全て用いることができ、この時、導電体はエッチングされ、感光膜２１２、２１４はほとんどエッチングされない条件下で行うことが良い。しかし、ドライエッチングの場合、導電体のみをエッチングし、感光膜２１２、２１４はエッチングされない条件を求めることが難しいので、感光膜パターン２１２、２１４も共にエッチングされる条件下で行い得る。この場合には、ウェットエッチングの場合より第１部分２１４の厚さを厚くして、この過程で第１部分２１４が除去されて下部の導電体が露出されることが生じないようにする。
【０１６７】
このようにすると、図３１Ａ及び図３１Ｂに示したように、チャネル部Ｃ及びＡ領域の導電体、つまり、データ線１７１、ソース／ドレイン用導電体１７８及びストレージキャパシタ用導電体１７７だけが残り、その他の部分Ｂの導電体は全て除去されて、その下部のオーミックコンタクト部材１６０が露出される。この時、残った導電体１７８は、ソース及びドレイン電極１７３、１７５が分離されずに接続されている点が、図２５乃至図２７と異なる。
【０１６８】
次に、その他の部分Ｂの露出されたオーミックコンタクト部材１６０及びその下部の半導体１５０を感光膜の第１部分２１４と共にドライエッチング方法で同時に除去する。この時のエッチングは、感光膜２１２、２１４、オーミックコンタクト部材１６０及び半導体１５０が同時にエッチングされ、ゲート絶縁膜１４０はエッチングされない条件下で行わなければならない。特に、感光膜２１２、２１４と半導体１５０に対するエッチング比がほとんど同一の条件でエッチングすることが好ましい。例えば、ＳＦ６とＨＣｌの混合気体や、ＳＦ６とＯ２の混合気体を用いると、ほとんど同一の厚さに二つの膜をエッチングすることができる。感光膜２１２、２１４と半導体１５０とに対するエッチング比が同一である場合、第１部分２１４の厚さは、半導体１５０とオーミックコンタクト部材１６０との厚さを合せたものと同一であるか、またはそれより小さくなければならない。
【０１６９】
このようにすると、図３２Ａ及び図３２Ｂに示したように、チャネル部Ｃの第１部分２１４が除去されて、ソース／ドレイン用導電体１７８が露出される。一方、Ａ領域の第２部分２１２もエッチングされるので、厚さが薄くなる。
【０１７０】
次いで、アッシングを通じてチャネル部Ｃのソース／ドレイン用導電体１７８の表面に残存する感光膜の残りを除去する。
【０１７１】
次に、チャネル部Ｃのソース／ドレイン用導電体１７８及びその下部のオーミックコンタクト部材１６０をエッチングして除去する。この時、エッチングはソース／ドレイン用導電体１７８とオーミックコンタクト部材１６０との全てに対してドライエッチングだけで行うこともでき、ソース／ドレイン用導電体１７８に対してはウェットエッチングで、オーミックコンタクト部材１６０に対してはドライエッチングで行うこともできる。前者の場合、ソース／ドレイン用導電体１７８とオーミックコンタクト部材１６０とのエッチング選択比が大きい条件下でエッチングを行うことが好ましく、これはエッチング選択比が大きくない場合、エッチング終点を求めることが難しいので、チャネル部Ｃに残る半導体の厚さを調節することが容易でないためである。ウェットエッチングとドライエッチングとを交互に行う後者の場合には、ウェットエッチングされるソース／ドレイン用導電体１７８の側面はエッチングされるが、ドライエッチングされるオーミックコンタクト部材１６０はほとんどエッチングされないので、階段状に形状される。オーミックコンタクト部材１６０及び半導体１５０をエッチングする際に用いるエッチング気体の例としては、ＣＦ４とＨＣｌの混合気体や、ＣＦ４とＯ２の混合気体があり、ＣＦ４とＯ２を用いると均一な厚さで半導体１５０を残すことができる。この時、図３３Ｂに示したように、半導体１５４の一部が除去されて厚さが薄くなることもでき、感光膜パターンの第２部分２１２がエッチングされてその下部のデータ線が露出されることがないように、感光膜パターンが厚いことが好ましいのは勿論である。
【０１７２】
このようにすると、図３３Ａ及び図３３Ｂに示したように、ソース電極１７３とドレイン電極１７５とが分離されながら、データ線１７１とその下部のオーミックコンタクト部材１６１、１６３、１６５とが完成される。
【０１７３】
最後に、Ａ領域に残っている感光膜の第２部分２１２を除去する。しかし、第２部分２１２の除去は、チャネル部Ｃのソース／ドレイン用導電体１７８を除去した後、その下のオーミックコンタクト部材１６０を除去する前に行われるようにしてもよい。
【０１７４】
前述したように、ウェットエッチングとドライエッチングとを交互に行うか、またはドライエッチングのみを用いることができる。後者の場合には、一つの種類のエッチングのみを用いるので、工程が比較的に簡便であるが、適当なエッチング条件を求めることが難しい。反面、前者の場合には、エッチング条件を求めることが比較的に容易であるが、工程が後者に比べて面倒な点がある。
【０１７５】
このようにして、図３３Ａ及び図３３Ｂに示した状態を完成した後、図３４Ａ乃至図３４Ｃに示したように、赤、緑、青の顔料を含む感光性物質を塗布し、露光及び現像工程を通じたフォト工程によってパターニングして、赤、緑、青のカラーフィルターＲ、Ｇ、Ｂを順次に形成する同時に、赤、緑、青のカラーフィルターＲ、Ｇ、Ｂにドレイン電極１７５及びストレージキャパシタ用導電体１７７を露出する開口部Ｃ１、Ｃ２も共に形成する。
【０１７６】
この時、薄膜トランジスタのチャネル部Ｃの上部に赤または緑のカラーフィルターからなる光遮断層を形成することができ、これは薄膜トランジスタのチャネル部Ｃに入射する短波長の可視光線をより完全に遮断したり吸収させたりするためである。
【０１７７】
次に、基板１１０の上部に赤、緑、青のカラーフィルターＲ、Ｇ、Ｂを覆う保護膜１８０をアクリル系の有機物質で塗布したり、４．０以下の低誘電率絶縁物質を化学気相蒸着によって積層したりし、マスクを用いたフォトエッチング工程で保護膜１８０をゲート絶縁膜１４０と共にパターニングして、ドレイン電極１７５、ゲート線の拡張部１２５、データ線の拡張部１７９及びストレージキャパシタ用導電体１７９を各々露出するコンタクトホール１８２、１８５、１８７、１８９を形成する。この時、データ線の拡張部１７９及びストレージキャパシタ用導電体１７７を各々露出するコンタクトホール１８９、１８７は、カラーフィルターＲ、Ｇ、Ｂの開口部Ｃ１、Ｃ２の内側に形成して、コンタクトホール１８７、１８９のプロファイルを良好に形成する。
【０１７８】
最後に、図２５乃至図２７に示したように、ＩＺＯ及びＩＴＯ層を蒸着し、マスクを使用してフォトエッチング工程でエッチングして、画素電極９０１と、コンタクト補助部材９０６、９０８を形成する。この時、エッチング剤としてはＩＺＯのエッチング剤を用いる。ＩＺＯのエッチング剤は、塩酸、酢酸、超純水及び界面活性剤が混合された物質である。
【０１７９】
一方、本発明の他の実施形態を示している図３６乃至図４５を参照して、他の実施形態による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【０１８０】
図３６は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図３７は図３６のＸＸＸＶＩＩ−ＸＸＸＶＩＩ´線による断面図である。
【０１８１】
本実施形態は、図１及び図２に示された実施形態とほとんど同一の構造を有しているが、画素電極９０１は単一層で形成されているという点が異なる。コンタクト補助部材９０６、９０８は、図１及び図２の実施形態と同様に、ＩＺＯ及びＩＴＯの二重層で形成されている。以下、詳細に説明する。
【０１８２】
絶縁基板１１０上に、ゲート信号を伝達し、主に横方向に延在している複数のゲート線１２１が形成されている。
【０１８３】
各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、各ゲート線１２１は外部装置との接続のために幅が拡張されている拡張部１２５を含む。ゲート線１２１のほとんどは表示領域に位置するが、ゲート線１２１の拡張部１２５は周辺領域に位置する。
【０１８４】
ゲート線１２１は、物理的性質が異なる二つの膜、つまり、下部膜１２１ｐとその上の上部膜１２１ｑとを含む。上部膜１２１ｑはゲート信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属からなる。これとは異なって、下部膜１２１ｐは、他の物質、特にＩＴＯ及びＩＺＯとの物理的、化学的、電気的コンタクト特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金[例：モリブデン−タングステン（ＭｏＷ）合金]、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などからなる。下部膜１２１ｐと上部膜１２１ｑとの組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。図３７において、ゲート電極１２４の下部膜と上部膜とは各々図面符号１２４ｐ、１２４ｑで示されている。そして、ゲート線１２１の拡張部１２５も上部膜１２５ｑと下部膜１２５ｐとを含む。
【０１８５】
また、下部膜１２１ｐと上部膜１２１ｑとの側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度をなす。
【０１８６】
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
【０１８７】
ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（非晶質シリコンは、略してａ−Ｓｉと記す。）などからなる複数の半導体１５０が形成されている。半導体１５０は主にゲート電極１２４上に形成されており、半導体１５０はゲート電極１２４より広い面積を覆っている。
【０１８８】
半導体１５０の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた複数の島型オーミックコンタクト部材１６３、１６５が形成されている。島型オーミックコンタクト部材は二つに分けられており、互いに対をなして半導体上に位置する。
【０１８９】
半導体１５０とオーミックコンタクト部材１６３、１６５の側面も傾斜しており、傾斜角は３０〜８０度をなす。
【０１９０】
オーミックコンタクト部材１６３、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１と複数のドレイン電極１７５とが形成されている。
【０１９１】
データ線１７１は主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は外部装置との接続のために幅が拡張されている拡張部１７９を含む。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部１７９は周辺領域に位置する。
【０１９２】
各データ線１７１からドレイン電極１７５に向かって延在した複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５とは互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は半導体１５０と共に薄膜トランジスタをなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間の突出部１５０に形成される。
【０１９３】
データ線１７１とドレイン電極１７５とも、モリブデン（Ｍｏ）、モリブデン合金、クロム（Ｃｒ）などの下部膜１７１ｐ、１７５ｐと、その上に位置したアルミニウム系または銀系金属である上部膜７１ｑ、１７５ｑとで構成される。そして、データ線１７１の拡張部１７９も上部膜１７９ｑと下部膜１７９ｐとを有する。
【０１９４】
データ線１７１及びドレイン電極１７５の下部膜１７１ｐ、１７５ｐと上部膜１７１ｑ、１７５ｑとも、ゲート線１２１と同様にその側面が約３０〜８０度の角度で傾斜している。
【０１９５】
オーミックコンタクト部材１６１、１６５は、その下部の半導体１５０とその上部のデータ線１７１及びドレイン電極１７５との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を有している。
【０１９６】
データ線１７１、ドレイン電極１７５及び露出された半導体１５０部分の上には、平坦化特性に優れていて感光性を有する有機物質、プラズマ化学気相蒸着によって形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【０１９７】
保護膜１８０には、ドレイン電極１７５及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【０１９８】
保護膜１８０上には、ＩＺＯの単一層からなる複数の画素電極９０１と、ＩＺＯ及びＩＴＯの二重層からなる複数のコンタクト補助部材９０６、９０８とが形成されている。
【０１９９】
画素電極９０１は、コンタクトホール１８５を通じてドレイン電極１７５と各々物理的、電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受ける。
【０２００】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子を再配列させる。
【０２０１】
また、画素電極９０１と共通電極とは、キャパシタ（以下、“液晶キャパシタ”と言う）をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、液晶キャパシタの電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設ける場合もある。
【０２０２】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【０２０３】
コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たすものであって、必須のものではなく、これらの適用可否は選択的である。このようなコンタクト補助部材９０６、９０８も、下部膜９０６ｐ、９０８ｐと上部膜９０６ｑ、９０８ｑとの二重膜からなっている。ここで、下部膜９０６ｐ、９０８ｐはＩＺＯからなり、上部膜９０６ｑ、９０８ｑはＩＴＯからなっている。
【０２０４】
次に、図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図３８Ａ乃至図４５、図３６、及び図３７を参照して詳細に説明する。
【０２０５】
図３８Ａ、３９Ａ、４０Ａ及び４１Ａは、図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図であり、図３８Ｂは図３８ＡのＸＸＸＶＩＩＩｂ−ＸＸＸＶＩＩＩｂ´線による断面図であり、図３９Ｂは図３９ＡのＸＸＸＩＸｂ−ＸＸＸＩＸｂ´線による断面図であって、図３８Ｂの次の段階を示した断面図であり、図４０Ｂは図４０ＡのＸＬｂ−ＸＬｂ´線による断面図であって、図３９Ｂの次の段階を示した断面図であり、図４１Ｂは図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４０Ｂの次の段階を示した断面図であり、図４２は図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４１の次の段階を示した断面図であり、図４３は図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４２の次の段階でカラーフィルター表示板が結合された状態を示した断面図であり、図４４は図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４３の次の段階を示した断面図であり、図４５は図４４に示した液晶表示装置を製造するためのシャドーマスクを示した図面である。
【０２０６】
まず、透明なガラスなどからなる絶縁基板１１０上に二つの層の金属膜、つまり、下部金属膜と上部金属膜とをスパッタリングなどで順次に積層する。上部金属膜はＡｌ−Ｎｄ合金などアルミニウム系金属からなり、２５０ｎｍ程度の厚さを有することが好ましい。Ａｌ−Ｎｄのスパッタリング標的は２ａｔｍ％のＮｄを含むことが良い。
【０２０７】
図３８Ａ及び図３８Ｂに示したように、上部金属膜と下部金属膜とを順次にパターニングして、複数のゲート電極１２４を含むゲート線１２１を形成する。
【０２０８】
図３９Ａ及び図３９Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層とをフォトエッチングして、複数の不純物半導体１６０を含む真性半導体１５０を形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２００〜５００ｎｍ程度が好ましい。
【０２０９】
次に、図４０Ａ及び図４０Ｂに示したように、二つの層の金属膜、つまり、下部膜と上部膜とをスパッタリングなどで順次に積層する。下部膜はモリブデン、モリブデン合金、クロムからなり、５０ｎｍ程度の厚さを有することが好ましい。上部膜は２５０ｎｍ程度の厚さを有することが好ましく、標的材料としては、アルミニウムまたは２ａｔｏｍｉｃ％のＮｄを含むＡｌ−Ｎｄ合金が適切であり、スパッタリング温度は１５０℃程度が好ましい。
【０２１０】
次に、上部膜をウェットエッチングで、下部膜をドライエッチングで順次にパターニングするか、または二つの膜を全てウェットエッチングでパターニングして、複数のソース電極１７３を各々含む複数のデータ線１７１と複数のドレイン電極１７５とを形成する。下部膜１７１ｐがモリブデンまたはモリブデン合金膜である場合には、上部膜１７１ｑと一つのエッチング条件でパターニングすることができる。
【０２１１】
次に、データ線１７１、ドレイン電極１７５で覆われずに露出された不純物半導体１６０部分を除去することによって、複数のオーミックコンタクト部材１６０を完成する一方、その下の真性半導体１５０部分を露出させる。露出された真性半導体１５０部分の表面を安定化させるために、酸素プラズマを次いで実施することが好ましい。
【０２１２】
次に、図４１Ａ及び図４１Ｂに示すように、保護膜１８０を積層し、その上に感光膜をコーティングした後、フォトマスクを通じて感光膜に光を照射した後に現像する。その後、アッシング工程などエッチング段階を通じて複数のコンタクトホール１８２、１８５、１８９を形成する。このような部分の除去はドライエッチングで行い、ゲート絶縁膜１４０と保護膜１８０に対して実質的に同一のエッチング比を有するエッチング条件で実施する。
【０２１３】
次に、図３６及び図４２に示したように、ＩＺＯを蒸着してフォトエッチングし、ドレイン電極上に形成されるコンタクトホール１８５を通じてドレイン電極１７５と接続される画素電極９０１と、ゲート線１２１及びデータ線１７１の拡張部１２５、１７９上に形成されるコンタクトホール１８２、１８９を通じてデータ線の拡張部１２５とゲート線の拡張部１７９と各々接続されるコンタクト補助部材９０６、９０８の下部層９０６ｐ、９０８ｐとを形成する。ＩＺＯを積層する前の予熱工程で用いる気体は窒素が好ましい。これは、コンタクトホール１８２、１８５、１８９を通じて露出されている金属膜１２５、１７５、１７９の上部に金属酸化膜が形成されることを防止するためである。
【０２１４】
以上のように、画素電極９０１をＩＺＯを用いて形成すれば、フォトエッチングの際にクロム、アルミニウムなどのエッチング剤を使用することができるので、下部配線の損傷が減少するという長所がある。しかし、ゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続されるコンタクト補助部材９０６、９０８をＩＺＯで形成した場合には、グロステスト（Ｇｒｏｓｓ Ｔｅｓｔ;ＧＴ）段階でコンタクト補助部材９０６、９０８のＣ、Ｓｉ成分が探針の表面に吸着されることによって、検査を難しくする問題点がある。
【０２１５】
これを防止するために、本発明では、図３６及び図３７に示したように、ＩＺＯで形成したコンタクト補助部材の下部層９０６ｐ、９０８ｐ上にだけＩＴＯを別途に蒸着する。
【０２１６】
以下、ＩＺＯで形成したコンタクト補助部材の下部層９０６ｐ、９０８ｐにだけＩＴＯを別途に蒸着する段階について、詳細に説明する。
【０２１７】
図４３には、図３６及び図４２に示されているように、ＩＺＯだけで形成された画素電極９０１とコンタクト補助部材の下部層９０６ｐ、９０８ｐとが形成されている薄膜トランジスタ表示板１００に、共通電極２７０、カラーフィルター２３０及びブラックマトリックス２２０が形成されているカラーフィルター基板２００を付着させた液晶表示装置を示した。
【０２１８】
図４３に示されているように、ＩＺＯだけで形成された画素電極９０１及び保護膜１８０上に、液晶の配向を決定する配向膜１１を形成する。そして、配向膜１１上に液晶表示装置のセルギャップを維持するためのスペーサ３２０を形成する。そして、薄膜トランジスタ表示板の枠組みにシール材３１０を形成する。ここで、シール材３１０は、液晶を滴下する方式の場合には、閉曲線をなすように形成し、薄膜トランジスタ表示板とカラーフィルター表示板とを結合した後に注入する方式の場合には、注入口を設けなければならないので開曲線で形成する。
【０２１９】
液晶を滴下する方式の場合には、シール材３１０が取囲む空間に液晶を滴下して満たし、カラーフィルター表示板２００を結合する。
【０２２０】
液晶を後で注入する方式の場合には、薄膜トランジスタ表示板とカラーフィルター表示板とを結合して、その間に液晶が注入される空間を形成した後、液晶を注入し、液晶注入口を密封する。
【０２２１】
シール材３１０の外部には、薄膜トランジスタ表示板に形成されている配線からカラーフィルター表示板の共通電極２７０に共通電位を印加するための短絡６０を形成する。
【０２２２】
次に、図４４に示されているように、上記の製造された液晶表示装置のゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続されるコンタクト補助部材９０６ｐ、９０８ｐ上にだけ別途のＩＴＯ層９０６ｑ、９０８ｑを形成する。
【０２２３】
このために、図４５に示されているように、シャドーマスク（Ｓｈａｄｏｗ ｍａｓｋ）５を用いて蒸発蒸着（Ｅｖａｐｏｒａｔｉｏｎ）する方法によって、ＩＴＯ層９０６ｑ、９０８ｑをＩＺＯからなるコンタクト補助部材の下部層９０６ｐ、９０８ｐ上に形成する。
【０２２４】
蒸発蒸着は、薄膜で蒸着される物質を蒸発させることで基板に蒸着させる方法であって、熱的加熱によって蒸発させたり、電子ビームで加熱して蒸発させたりする方法などがある。
【０２２５】
物質にプラズマ状態のイオン衝撃を与えて基板に蒸着させるスパッタリングとは異なって、蒸発蒸着は低真空でも可能であり、高いエネルギーが要求されないという長所がある。また、シャドーマスクを用いて選択的に必要な部分にだけ蒸着することができるという長所がある。
【０２２６】
このような蒸発蒸着方法は、薄膜トランジスタ表示板１００及びカラーフィルター基板２００を付着させ、その間に液晶を注入して液晶パネルを形成し、大型基板をセル単位で切断した後に実施する。つまり、モジュール工程以前のビジュアルテストを進行する前に実施することが好ましい。
【０２２７】
蒸発蒸着方法によってＩＴＯ層をＩＺＯで形成されたコンタクト補助部材に形成する工程は、大型基板をセル単位で切断した後に、シャドーマスクを用いてコンタクト補助部材の部分だけを選択的に蒸着するため、基板の大型化にも柔軟に対応可能であるという長所がある。
【０２２８】
シャドーマスク５は、ＩＺＯで形成されたコンタクト補助部材の下部層９０６ｐ、９０８ｐが形成されている部分だけが露出されるように、ボンディングパッドに対応する部分が切開されている。つまり、シャドーマスク５は、ゲート線の拡張部１２５と接続されるコンタクト補助部材の下部層９０６ｐに対応する部分であるゲート切開部５ａと、データ線の拡張部１７９と接続されるコンタクト補助部材の下部層９０８ｐに対応する部分であるデータ切開部５ｂとを含む。
【０２２９】
従って、コンタクト補助部材９０６、９０８は、下部層９０６ｐ、９０８ｐがＩＺＯであり、上部層９０６ｑ、９０８ｑがＩＴＯである二重層となるため、グロステストの際に探針とコンタクト補助部材の上層であるＩＴＯ９０６ｑ、９０８ｑが接触されるので、グロステストの際に探針に異物がつかない。
【０２３０】
一方、このような発明の核心は有機ＥＬディスプレイにも適用可能であり、以下に有機ＥＬディスプレイでの実施形態について説明する。有機ＥＬディスプレイに対する内容は２つの実施形態に分けて記述し、図４６から図６２Ｂまでの図面と、図６３から図６７までの図面に各々示されている。実施形態を説明するに当たって、非晶質シリコンを薄膜トランジスタの半導体として用いる有機発光表示装置用薄膜トランジスタ表示板を例に挙げて説明する。
【０２３１】
図４６は本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の配置図であり、図４７及び図４８は各々図４６のＸＬＶＩＩ−ＸＬＶＩＩ´線及びＸＬＶＩＩＩ-ＸＬＶＩＩＩ´線による断面図であり、図４９及び図５０は図４６のＸＬＩＸ−ＸＬＩＸ´線及びＬ−Ｌ´線による断面図である。
【０２３２】
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向に延在しており、各ゲート線１２１の一部は突出して複数の第１ゲート電極１２４ａをなす。また、ゲート線１２１と同一層で第２ゲート電極１２４ｂが形成されており、第２ゲート電極１２４ｂには縦方向に延在した蓄積電極１３３が接続されている。
【０２３３】
ゲート線１２１、第１及び第２ゲート電極１２４ａ、１２４ｂ、及び蓄積電極１３３は物理的性質が異なる二つの膜を含むようにしてもよい。一つの導電膜はゲート信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属からなることが好ましい。これとは異なって、他の導電膜は、他の物質、特にＩＺＯまたはＩＴＯとの物理的、化学的、電気的コンタクト特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金［例：モリブデン−タングステン（ＭｏＷ）合金］、クロム（Ｃｒ）などからなることが好ましい。下部膜と上部膜の組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
【０２３４】
ゲート線１２１と蓄積電極１３３の側面は傾斜しており、傾斜角は基板１１０に対して３０〜８０度をなす。
【０２３５】
ゲート線１２１上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
【０２３６】
ゲート絶縁膜１４０上部には、水素化非晶質シリコン（非晶質シリコンは、略してａ−Ｓｉと記す。）などからなる複数の線状半導体１５１と島型半導体１５４ｂとが形成されている。線状半導体１５１は主に縦方向に延在しており、これから複数の突出部が第１ゲート電極１２４ａに向かってのび出て、第１ゲート電極１２４ａと重畳する第１チャネル部１５４ａをなしている。また、線状半導体１５１は、ゲート線１２１と合う地点付近で幅が拡張されている。島型半導体１５４ｂは、第２ゲート電極１２４ｂと交差する第２チャネル部を含み、蓄積電極１３３と重畳する蓄積電極部１５７を有する。
【０２３７】
第１半導体１５１及び第２半導体１５４ｂの上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた複数の線状及び島型オーミックコンタクト部材１６１、１６５ａ、１６３ｂ、１６５ｂが形成されている。線状コンタクト部材１６１は複数の突出部１６３ａを有しており、この突出部１６３ａと島型コンタクト部材１６５ａとは対をなして第１半導体１５１の突出部１５４ａ上に位置する。また、島型コンタクト部材１６３ｂ、１６５ｂは第２ゲート電極１２４ｂを中心に対向して対をなし、第２半導体１５４ｂの上部に位置する。
【０２３８】
半導体１５１、１５４ｂとオーミックコンタクト部材１６１、１６５ａ、１６３ｂ、１６５ｂとの側面も傾斜しており、傾斜角は３０〜８０度である。
【０２３９】
オーミックコンタクト部材１６１、１６５ａ、１６３ｂ、１６５ｂ及びゲート絶縁膜１４０上には各々複数のデータ線１７１、複数の第１ドレイン電極１７５ａ、複数の電源線１７２、及び第２ドレイン電極１７５ｂが形成されている。
【０２４０】
データ線１７１及び電源線１７２は、主に縦方向に延在してゲート線１２１と交差し、データ電圧と電源電圧とを各々伝達する。各データ線１７１から第１ドレイン電極１７５ａに向かって延在した複数の枝が第１ソース電極１７３ａをなし、各電源線１７２から第２ドレイン電極１７５ｂに向かって延在した複数の枝が第２ソース電極１７３ｂをなす。一対の第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂとは互いに分離されており、各々第１及び第２ゲート電極１２４ａ、１２４ｂに対して互いに反対側に位置する。
【０２４１】
第１ゲート電極１２４ａ、第１ソース電極１７３ａ及び第１ドレイン電極１７５ａは、線状半導体１５１の突出部１５４ａと共にスイッチング薄膜トランジスタをなし、第２ゲート電極１２４ｂ、第２ソース電極１７３ｂ及び第２ドレイン電極１７５ｂは、島型半導体１５４ｂと共に駆動薄膜トランジスタをなす。このとき、電源線１７２は島型半導体１５４ｂの蓄積電極部１５７と重畳する。
【０２４２】
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び電源線１７２は、モリブデン（Ｍｏ）、モリブデン合金を含むが、二重膜または三重膜の構造である場合にアルミニウム系の導電膜を含むようにしてもよい。二重膜の場合、アルミニウム系の導電膜はモリブデン系の導電膜下部に位置することが好ましく、三重膜の場合には、アルミニウム系の導電膜が中間層に位置することが好ましい。
【０２４３】
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ及び電源線１７２も、ゲート線１２１と同様にその側面が約３０〜８０度の角度で傾斜している。
【０２４４】
オーミックコンタクト部材１６１、１６３ｂ、１６５ａ、１６５ｂは、その下部の第１半導体１５１及び第２半導体１５４ｂと、その上部のデータ線１７１、第１ドレイン電極１７５ａ、１７５ｂ、電源線１７２との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間をはじめとして、データ線１７１及び第１ドレイン電極１７５ａで覆われずに露出された部分を有しており、大部分の所では線状半導体１５１の幅がデータ線１７１の幅より小さいが、前述のようにゲート線１２１と合う部分で幅が大きくなって、ゲート線１２１による段差部分でデータ線１７１が断線することを防止する。
【０２４５】
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、電源線１７２、及び露出された半導体１５１、１５４ｂ部分の上には、平坦化特性に優れていて感光性を有する有機物質、またはプラズマ化学気相蒸着によって形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ：Ｆなどの低誘電率絶縁物質などからなる保護膜１８０が形成されている。
【０２４６】
保護膜１８０を有機物質で形成する場合には、半導体１５１及び第２半導体１５４ｂが露出された部分に有機物質が直接接触することを防止するために、有機膜の下部に窒化ケイ素または酸化ケイ素からなる無機絶縁膜を追加的に形成するようにしてもよい。
【０２４７】
保護膜１８０には、第１ドレイン電極１７５ａ、第２ゲート電極１２４ｂ、第２ドレイン電極１７５ｂ、及びゲート線の拡張部１２５とデータ線の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８３、１８１、１８２、１８９が形成されている。
【０２４８】
ここで、保護膜１８０に形成されているデータ線１７１及びゲート線１２１の拡張部１２５、１７９を露出するコンタクトホール１８２、１８９は、外部の駆動回路出力端とデータ線１７１及びゲート線１２１の拡張部１２５、１７９とを接続するためのものである。このとき、駆動回路出力端とゲート線１２１及びデータ線１７１の拡張部１２５、１７９との間には異方性導電フィルムが設けられ、物理的接着と電気的接続を図る。しかし、基板１１０の上部に駆動回路を直接形成する場合には、ゲート線１２１とデータ線１７１とは駆動回路の出力端と接続された状態で形成されるので、別途のコンタクトホールは要しない。場合によっては、ゲート駆動回路は基板１１０に直接形成し、データ駆動回路は別途のチップ形態で実装することもできるが、この場合にはデータ線１７１の拡張部１７９を露出するコンタクトホール１８９だけを形成する。
【０２４９】
コンタクトホール１８５、１８３、１８１、１８２、１８９は、第１及び第２ドレイン電極１７５ａ、１７５ｂ、第２ゲート電極１２４ｂ、及びゲート線の拡張部１２５とデータ線の拡張部１７９とを露出するが、コンタクトホール１８５、１８３、１８１、１８２、１８９では後で形成される導電膜とのコンタクト特性を確保するために、アルミニウム系の導電膜が露出されないことが好ましく、露出される場合には全面エッチングを通じて除去することが好ましい。
【０２５０】
保護膜１８０上には、複数の画素電極９０１、複数の接続部材９０２、及び複数のコンタクト補助部材９０６、９０８が形成されている。
【０２５１】
画素電極９０１は、コンタクトホール１８５を通じて第２ドレイン電極１７５ｂと各々物理的・電気的に接続されており、接続部材９０２はコンタクトホール１８１、１８３を通じて第１ドレイン電極１７５ａと第２ゲート電極１２４ｂを接続する。コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９に各々接続されている。
【０２５２】
画素電極９０１、接続部材９０２及びコンタクト補助部材９０６、９０８は、ＩＺＯ層９０１ｐ、９０２ｐ、９０６ｐ、９０８ｐとＩＴＯ層９０１ｑ、９０２ｑ、９０６ｑ、９０８ｑとの二重層からなっており、好ましくは、画素電極９０１、接続部材９０２及びコンタクト補助部材９０６、９０８の下部がＩＺＯ層９０１ｐ、９０２ｐ、９０６ｐ、９０８ｐであり、上部がＩＴＯ層９０１ｑ、９０２ｑ、９０６ｑ、９０８ｑである。
【０２５３】
保護膜１８０上部には、有機絶縁物質または無機絶縁物質からなっていて、有機発光セルを分離させるための隔壁８０３が形成されている。隔壁８０３は画素電極９０１の周縁周辺を囲んで有機発光層７０が満たされる領域を限定している。
【０２５４】
隔壁８０３に囲まれた画素電極９０１上の領域には有機発光層７０が形成されている。有機発光層７０は赤色、緑色、青色のうちのいずれか一つの光を発する有機物質からなり、赤色、緑色及び青色の有機発光層７０が順に反復的に配置されている。
【０２５５】
隔壁８０３上には、隔壁８０３と同一の模様のパターンからなっていて、金属のように低い比抵抗を有する導電物質からなる補助電極２７２が形成されている。補助電極２７２は、以後に形成される共通電極２７０と接触して、共通電極２７０の抵抗を減少させる役割を果たす。
【０２５６】
隔壁８０３、有機発光層７０及び補助電極２７２上には共通電極２７０が形成されている。共通電極２７０はアルミニウムなどの低抵抗金属からなる。ここでは、背面発光型有機発光表示装置を例示しているが、前面発光型有機発光表示装置、または両面発光型有機発光表示装置の場合には、共通電極２７０をＩＴＯまたはＩＺＯなどの透明な導電物質で形成する。
【０２５７】
図４６乃至図５０に示した有機発光表示装置用薄膜トランジスタ表示板を製造する方法について、図５１乃至図６２Ｂ及び図４６乃至図５０を参照して詳細に説明する。
【０２５８】
図５１、図５３、図５５、図５７、図５９、図６１は、図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図であり、図５２Ａ、図５２Ｂ及び図５２Ｃは、図５１のＬＩＩａ−ＬＩＩａ´線、ＬＩＩｂ−ＬＩＩｂ´線及びＬＩＩｃ−ＬＩＩｃ´線による断面図であり、図５４Ａ、図５４Ｂ及び図５４Ｃは、図５３のＬＩＶａ−ＬＩＶａ´線、ＬＩＶｂ−ＬＩＶｂ´線及びＬＶＩｃ−ＬＶＩｃ´線による断面図であり、図５６Ａ、図５６Ｂ、図５６Ｃ及び図５６Ｄは、図５５のＬＶＩａ−ＬＶＩａ´線、ＬＶＩｂ−ＬＶＩｂ´線、ＬＶＩｃ-ＬＶＩｃ´線及びＬＶＩｄ-ＬＶＩｄ´線による断面図であり、図５８Ａ、図５８Ｂ、図５８Ｃ及び図５８Ｄは、図５７のＬＶＩＩＩａ−ＬＶＩＩＩａ´線、ＬＶＩＩＩｂ−ＬＶＩＩＩｂ´線、ＬＶＩＩＩｃ−ＬＶＩＩＩｃ´線及びＬＶＩＩＩｄ−ＬＶＩＩＩｄ´線による断面図であり、図６０Ａ、図６０Ｂ、図６０Ｃ及び図６０Ｄは、図５９のＬＸａ−ＬＸａ´線、ＬＸｂ−ＬＸｂ´線、ＬＸｃ−ＬＸｃ´線及びＬＸｄ−ＬＸｄ´線による断面図であり、図６２Ａ及び図６２Ｂは、図６１のＬＸＩＩａ−ＬＸＩＩａ´線及びＬＸＩＩｂ−ＬＸＩＩｂ´線による断面図である。
【０２５９】
まず、図５１乃至図５２Ｃに示すように、透明なガラスなどからなる絶縁基板１１０上にゲート用導電物質を積層し、感光膜パターンを用いたフォトエッチング工程でパターニングして、複数の第１ゲート電極１２４ａを含むゲート線１２１と第２ゲート電極１２４ｂ及び蓄積電極１３３とを形成する。
【０２６０】
次に、図５３乃至図５４Ｃに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層とをフォトエッチングして、複数の線状不純物半導体１６４と複数の突出部１５４とを各々含む第１半導体１５１及び第２半導体１５４ｂを形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２００〜５００ｎｍ程度が好ましい。
【０２６１】
次に、図５５乃至図５６Ｄに示したように、アルミニウム、またはアルミニウム合金、またはクロム、またはモリブデン、またはモリブデン合金を含む導電膜を単一膜または多層膜で積層して、その上部に感光膜を形成し、これをエッチングマスクで導電膜をパターニングして、複数の第１ソース電極１７３ａを有する複数のデータ線１７１、複数の第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び複数の第２ソース電極１７３ｂを有する電源線１７２を形成する。
【０２６２】
次に、データ線１７１、電源線７２及び第１及び第２ドレイン電極１７５ａ、１７５ｂの上部の感光膜を除去するか、またはそのまま置いた状態で、露出された不純物半導体１６４の部分を除去することによって、複数の突出部１６３ａを各々含む複数の線状オーミックコンタクト部材１６１と複数の島型オーミックコンタクト部材１６５ａ、１６５ｂ、１６３ｂとを完成する一方、その下の線状真性半導体１５１及び島型真性半導体１５４ｂの一部分を露出させる。
【０２６３】
次に、真性半導体１５１、１５４ｂの露出された表面を安定化させるために、酸素プラズマを次いで実施することが好ましい。
【０２６４】
次に、図５７乃至図５８Ｄに示したように、有機絶縁物質または無機絶縁物質を塗布して保護膜１８０を形成し、フォト工程でドライエッチングして複数のコンタクトホール１８９、１８５、１８３、１８１、１８２を形成する。コンタクトホール１８１、１８２、１８５、１８３、１８９は第１及び第２ドレイン電極１７５ａ、１７５ｂ、第２ゲート電極１２４ｂの一部、ゲート線の拡張部１２５及びデータ線の拡張部１７９を露出する。
【０２６５】
次に、図５９乃至図６０Ｄに示したように、前記の画素電極９０１、接続部材９０２及びコンタクト補助部材９０６、９０８は、ＩＺＯ層とＩＴＯ層との二重層で形成し、下層はＩＺＯ層９０１ｐ、９０２ｐ、９０６ｐ、９０８ｐで、上層はＩＴＯ層９０１ｑ、９０２ｑ、９０６ｑ、９０８ｑで形成する。
【０２６６】
次に、図３６乃至図３７Ｂに示したように、一つのマスクを用いたフォトエッチング工程で隔壁８０３と補助電極２７２とを形成し、図２３乃至図２５に示したように、有機発光層７０と共通電極２７０とを形成する。
【０２６７】
上述した一実施形態とは異なって、画素電極９０１と接続部材９０２とを単一層で形成し、コンタクト補助部材９０６、９０８のみを二重層で形成することもできる。このように、コンタクト補助部材９０６、９０８のみを二重層で形成した有機ＥＬディスプレイを構成する薄膜トランジスタ表示板についても、以下で説明する。
【０２６８】
図６３は本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の構造を示した配置図であり、図６４及び図６５は図６３の薄膜トランジスタ表示板のＬＸＩＶ−ＬＸＩＶ´線及びＬＸＶ−ＬＸＶ´線による断面図であり、図６６及び図６７は図６３の薄膜トランジスタ表示板のＬＸＶＩ−ＬＸＶＩ´線及びＬＸＶＩＩ−ＬＸＶＩＩ´線による断面図である。
【０２６９】
図６３から図６７に示された実施形態は、図４６乃至図５０に示された実施形態と、画素電極９０１と接続部材９０２の部分を除いてはほとんど同一の構造を有する。
【０２７０】
図６３乃至図６７に示された有機発光表示装置は、保護膜１８０上に形成される複数の画素電極９０１及び複数の接続部材９０２が二重層構造を有せず、単一層で形成される。従って、前記画素電極９０１と接続部材９０２とは、ＩＴＯまたはＩＺＯで形成される単一層の構造を有する。前記画素電極９０１はコンタクトホール１８５を通じて第２ドレイン電極１７５ｂと各々物理的・電気的に接続されており、接続部材９０２は第１ドレイン電極１７５ａと第２ゲート電極１２４ｂを接続するという点は、図４６乃至図５０の実施形態と同一である。
【０２７１】
図６６と図６７とに示されているように、本実施形態では、保護膜１８０がゲート線の拡張部１２５とデータ線の拡張部１７９とを露出するコンタクトホール１８２、１８９を有し、前記コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と接続されるようにコンタクト補助部材９０６、９０８が形成されている。ここで、前記コンタクト補助部材９０６、９０８はＩＺＯ層とＩＴＯ層との二重層で形成し、下層はＩＺＯ層９０６ｐ、９０８ｐからなり、上層はＩＴＯ層９０６ｑ、９０８ｑからなっている。
【０２７２】
一方、このような発明の核心は多結晶シリコンを用いた薄膜トランジスタ表示板にも適用可能であり、以下に多結晶シリコンを用いた薄膜トランジスタ表示板における実施形態について説明する。本多結晶シリコンの場合は、既存の非晶質シリコンの場合と大きく異ならないので、構造を中心に説明する。
【０２７３】
図６８は本発明の他の実施形態による多結晶シリコン薄膜トランジスタ表示板の配置図であり、図６９、図７０及び図７１は各々図６８のＬＸＩＸ−ＬＸＩＸ´線、ＬＸＸ−ＬＸＸ´線及びＬＸＸＩ−ＬＸＸＩ´線による断面図である。
【０２７４】
絶縁基板１１０上に酸化ケイ素または窒化ケイ素からなる遮断層１１１が形成されており、遮断層１１１上にソース領域１５３、ドレイン領域１５５及びチャネル領域１５４が含まれた多結晶シリコン層１５０が形成されている。ここで、遮断層１１１は絶縁基板１１０と多結晶シリコン層１５０との接着性を向上させ、絶縁基板１１０内部に存在する導電性不純物が多結晶シリコン層１５０に拡散することを防止する役割を果たす。
【０２７５】
多結晶シリコン層１５０を含む基板１１０上にはゲート絶縁膜１４０が形成されている。そして、ゲート絶縁膜１４０上には一方向に長いゲート線１２１が形成されており、ゲート線１２１の一部が延長されて多結晶シリコン層１５０のチャネル領域１５４と重畳しており、重畳するゲート線１２１の一部分は薄膜トランジスタのゲート電極１２４として用いられる。そして、ソース領域１５３とチャネル領域１５４との間のドレイン領域１５５とチャネル領域１５４との間には、低濃度のドーピング領域１５２が形成されている。
【０２７６】
また、画素の蓄積容量を増加させるための蓄積電極線１３１が、ゲート線１２１と平行して、同一物質で同一層に形成されている。多結晶シリコン層１５０と重畳する蓄積電極線１３１の一部分は蓄積電極１３３となり、蓄積電極１３３と重畳する多結晶シリコン層１５０は蓄積電極領域１５７となる。ゲート線１２１の一側拡張部１２５は外部回路と接続するためにゲート線１２１の幅より広く形成されていることがある。つまり、ゲート線１２１の拡張部１２５は外部の回路との接触のために形成されるが、上記の拡張部１２５なしで直ちに回路と接続される実施形態の場合には、前記拡張部１２５は形成しない。
【０２７７】
ゲート線１２１及び蓄積電極線１３１が形成されているゲート絶縁膜１４０上に層間絶縁膜６０１が形成されている。層間絶縁膜６０１は、ソース領域１５３とドレイン領域１５５とを各々露出する第１及び第２コンタクトホール１８３、１８４を含んでいる。
【０２７８】
層間絶縁膜６０１上にゲート線１２１と交差して画素領域を定義するデータ線１７１が形成されている。データ線１７１の一部分または分岐型の部分は、第１コンタクトホール１８３を通じてソース領域１５３と接続されており、ソース領域１５３と接続されている部分１７３は、薄膜トランジスタのソース電極として用いられる。データ線１７１の一側拡張部１７９は外部回路と接続するためにデータ線１７１の幅より広く形成されている。
【０２７９】
そして、データ線１７１と同一層には、ソース電極１７３と一定の距離が離れて形成されていて、第２コンタクトホール１８４を通じてドレイン領域１５５と接続されているドレイン電極１７５が形成されている。
【０２８０】
ドレイン電極１７５及びデータ線１７１を含む第１層間絶縁膜６０１上に第２層間絶縁膜６０２が形成されている。第２層間絶縁膜６０２はドレイン電極１７５を露出する第３コンタクトホール１８５を有する。
【０２８１】
第２層間絶縁膜６０２上には第３コンタクトホール１８５を通じてドレイン電極１７５と接続されている画素電極９０１が形成されている。
【０２８２】
前記画素電極は下部膜９０１ｐ及び上部膜９０１ｑの二重層からなっており、画素電極９０１の下部膜９０１ｐはＩＺＯで形成され、その上部に位置した上部膜９０１ｑはＩＴＯで形成されている。
【０２８３】
一方、ゲート線１２１の拡張部１２５とデータ線１７１の拡張部１７９との上部には、図７０及び図７１に示されているように、コンタクト補助部材９０６、９０８が形成される。まず、ゲート線１２１の拡張部１２５は、基板１１０及び遮断層１１１の上に形成されたゲート絶縁膜１４０上に形成され、その上に第１層間絶縁膜６０１と第２層間絶縁膜６０２とが形成される。前記第１及び第２層間絶縁膜６０１、６０２にはゲート線１２１の拡張部１２５を露出させる第４コンタクトホール１８２が形成され、前記第４コンタクトホール１８２を通じてゲート線１２１の拡張部１２５と接触するコンタクト補助部材９０６が形成される。
【０２８４】
また、データ線１７１の拡張部１７９は、基板１１０、遮断層１１１、ゲート絶縁膜１４０及び第１層間絶縁膜６０１上に形成され、データ線１７１の拡張部１７９を覆う第２層間絶縁膜６０２がデータ線１７１の拡張部１７９上に形成される。前記第２層間絶縁膜６０２はデータ線１７１の拡張部１７９を露出させる第５コンタクトホール１８９を有し、前記第５コンタクトホール１８９を通じてコンタクト補助部材９０８がゲート線１７１の拡張部１７９と接触する。
【０２８５】
前記コンタクト補助部材９０６、９０８は、下部膜９０６ｐ、９０８ｐ及び上部膜９０６ｑ、９０８ｑの二重層からなっており、コンタクト補助部材９０６、９０８の下部膜９０６ｐ、９０８ｐはＩＺＯで形成され、その上部に位置した上部膜９０６ｑ、９０８ｑはＩＴＯで形成されている。
【０２８６】
上述のように、本実施形態による多結晶シリコンで形成された薄膜トランジスタ表示板において、画素電極９０１とコンタクト補助部材９０６、９０８とは全て二重層で形成されているが、画素電極９０１だけ二重層で形成されるか、またはコンタクト補助部材９０６、９０８だけ二重層で形成される実施形態も可能であり、コンタクト補助部材９０６、９０８のうちのゲート線１２１の拡張部１２５の上部に形成されるコンタクト補助部材９０６は、ゲート線の拡張部１２５を形成しない実施形態では、コンタクト補助部材９０６も形成しない。
【０２８７】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではなく、添付した特許請求の範囲で定義している本発明の基本概念を用いた当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【０２８８】
本発明によれば、画素電極をＩＺＯとＩＴＯとの二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針に異物がつくことを防止することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯの二重層で形成することによって、グロステストの際に探針に異物がつくことを防止することができ、ＩＴＯの使用を減らすことによって、製造単価を下げることができる。
【図面の簡単な説明】
【０２８９】
【図１】本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図２】図１のＩＩ−ＩＩ線による断面図である。
【図３Ａ】図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である
【図３Ｂ】図３ＡのＩＩＩｂ−ＩＩＩｂ´線による断面図である。
【図４Ａ】図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図４Ｂ】図４ＡのＩＶｂ−ＩＶｂ´線による断面図であって、図３Ｂの次の段階を示した断面図である。
【図５Ａ】図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図５Ｂ】図５ＡのＶｂ−Ｖｂ´線による断面図であって、図４Ｂの次の段階を示した断面図である。
【図６Ａ】図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図６Ｂ】図６ＡのＶＩｂ−ＶＩｂ´線による断面図であって、図５Ｂの次の段階を示した断面図である。
【図７】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図８】各々図７のＶＩＩ−ＶＩＩ´線及びＩＸ−ＩＸ´線による断面図である。
【図９】各々図７のＶＩＩ−ＶＩＩ´線及びＩＸ−ＩＸ´線による断面図である。
【図１０Ａ】図７乃至図９に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図である。
【図１０Ｂ】図１０ＡのＸｂ−Ｘｂ´線による断面図である。
【図１０Ｃ】図１０ＡのＸｃ−Ｘｃ´線による断面図である。
【図１１Ａ】図１０ＡのＸｂ−Ｘｂ´線による断面図であって、図１０Ｂの次の段階での断面図である。
【図１１Ｂ】図１０ＡのＸｃ−Ｘｃ´線による断面図であって、図１０Ｃの次の段階での断面図である。
【図１２Ａ】図１１Ａ及び１１Ｂの次の段階での薄膜トランジスタ表示板の配置図である。
【図１２Ｂ】各々図１２ＡのＸＩＩｂ−ＸＩＩｂ´線による断面図である。
【図１２Ｃ】各々図１２ＡのＸＩＩｃ−ＸＩＩｃ´線による断面図である。
【図１３Ａ】図１２ＡのＸＩＩｂ−ＸＩＩｂ´線による断面図であって、図１２Ｂの次の段階を工程順序に沿って示したものである。
【図１３Ｂ】図１２ＡのＸＩＩｃ−ＸＩＩｃ´による断面図であって、図１２Ｃの次の段階を工程順序に沿って示したものである。
【図１４Ａ】図１２ＡのＸＩＩｂ−ＸＩＩｂ´線による断面図であって、図１２Ｂの次の段階を工程順序に沿って示したものである。
【図１４Ｂ】図１２ＡのＸＩＩｃ−ＸＩＩｃ´による断面図であって、図１２Ｃの次の段階を工程順序に沿って示したものである。
【図１５Ａ】図１２ＡのＸＩＩｂ−ＸＩＩｂ´線による断面図であって、図１２Ｂの次の段階を工程順序に沿って示したものである。
【図１５Ｂ】図１２ＡのＸＩＩｃ−ＸＩＩｃ´による断面図であって、図１２Ｃの次の段階を工程順序に沿って示したものである。
【図１６Ａ】図１５Ａの次の段階での薄膜トランジスタ表示板の断面図である。
【図１６Ｂ】図１５Ｂの次の段階での薄膜トランジスタ表示板の断面図である。
【図１７Ａ】図１６Ａ及び図１６Ｂの次の段階での薄膜トランジスタ表示板の配置図である。
【図１７Ｂ】図１７ＡのＸＶＩＩｂ−ＸＶＩＩｂ´線による断面図である。
【図１７Ｃ】図１７ＡのＸＶＩＩｃ−ＸＶＩＩｃ´線による断面図である。
【図１８】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図１９】図１８に示した薄膜トランジスタ表示板のＸＩＸ−ＸＩＸ´線による断面図である。
【図２０Ａ】図１８及び図１９に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図である。
【図２０Ｂ】図２０ＡのＸＸｂ−ＸＸｂ´線による断面図である。
【図２１Ａ】図２０Ａの次の段階での薄膜トランジスタ表示板の配置図である。
【図２１Ｂ】図２１ＡのＸＸＩｂ−ＸＸＩｂ´線による断面図である。
【図２２Ａ】図２１Ａの段階での薄膜トランジスタ表示板の配置図である。
【図２２Ｂ】図２２ＡのＸＸＩＩｂ−ＸＸＩＩｂ´線による断面図である。
【図２３Ａ】図２２Ａの次の段階での薄膜トランジスタ表示板の配置図である。
【図２３Ｂ】図２３ＡのＸＸＩＩＩｂ−ＸＸＩＩＩｂ´線による断面図である。
【図２４Ａ】図２３Ａの次の段階での薄膜トランジスタ表示板の配置図である。
【図２４Ｂ】図２４ＡのＸＸＩＶｂ−ＸＸＩＶｂ´線による断面図である。
【図２５】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図２６】図２５のＸＸＶＩ−ＸＸＶＩ´線による断面図である。
【図２７】図２５のＸＸＶＩＩ−ＸＸＶＩＩ´線による断面図である。
【図２８Ａ】図２５乃至図２７に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図である。
【図２８Ｂ】図２８ＡのＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂ´線による断面図である。
【図２８Ｃ】図２８ＡのＸＸＶＩＩＩｃ−ＸＸＶＩＩＩｃ´線による断面図である。
【図２９Ａ】図２８ＡのＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂ´線による断面図であって、図２８Ｂの次の段階での断面図である。
【図２９Ｂ】図２８ＡのＸＸＶＩＩＩｃ−ＸＸＶＩＩＩｃ´線による断面図であって、図２８Ｃの次の段階での断面図である。
【図３０Ａ】図２９Ａ及び２９Ｂの次の段階での薄膜トランジスタ表示板の配置図である。
【図３０Ｂ】図３０ＡのＸＸＸｂ−ＸＸＸｂ´線による断面図である。
【図３０Ｃ】図３０ＡのＸＸＸｃ−ＸＸＸｃ´線による断面図である。
【図３１Ａ】図３０ＡのＸＸＸｂ−ＸＸＸｂ´線による断面図であって、図３０Ｂの次の段階を工程順序に沿って示したものである。
【図３１Ｂ】図３０ＡのＸＸＸｃ−ＸＸＸｃ´線による断面図であって、図３０Ｃの次の段階を工程順序に沿って示したものである。
【図３２Ａ】図３０ＡのＸＸＸｂ−ＸＸＸｂ´線による断面図であって、図３０Ｂの次の段階を工程順序に沿って示したものである。
【図３２Ｂ】図３０ＡのＸＸＸｃ−ＸＸＸｃ´線による断面図であって、図３０Ｃの次の段階を工程順序に沿って示したものである。
【図３３Ａ】図３０ＡのＸＸＸｂ−ＸＸＸｂ´線による断面図であって、図３０Ｂの次の段階を工程順序に沿って示したものである。
【図３３Ｂ】図３０ＡのＸＸＸｃ−ＸＸＸｃ´線による断面図であって、図３０Ｃの次の段階を工程順序に沿って示したものである。
【図３４Ａ】図３３Ａ及び３３Ｂの次の段階での薄膜トランジスタ表示板の配置図である。
【図３４Ｂ】図３４ＡのＸＸＸＩＶｂ−ＸＸＸＩＶｂ´線による断面図である。
【図３４Ｃ】図３４ＡのＸＸＸＩＶｃ−ＸＸＸＩＶｃ´線による断面図である。
【図３５Ａ】図３４Ａ乃至図３４Ｃの次の段階での薄膜トランジスタ表示板の配置図である。
【図３５Ｂ】図３５ＡのＸＸＸＶｂ−ＸＸＸＶｂ´線による断面図である。
【図３５Ｃ】図３５ＡのＸＸＸＶｃ−ＸＸＸＶｃ´線による断面図である。
【図３６】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図３７】図３６のＸＸＸＶＩＩ−ＸＸＸＶＩＩ´線による断面図である。
【図３８Ａ】図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図３８Ｂ】図３８ＡのＸＸＸＶＩＩＩｂ−ＸＸＸＶＩＩＩｂ´線による断面図である。
【図３９Ａ】図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図３９Ｂ】図３９ＡのＸＸＸＩＸｂ−ＸＸＸＩＸｂ´線による断面図であって、図３８Ｂの次の段階を示した断面図である。
【図４０Ａ】図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図４０Ｂ】図４０ＡのＸＬｂ−ＸＬｂ´線による断面図であって、図３９Ｂの次の段階を示した断面図である。
【図４１Ａ】図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図４１Ｂ】図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４０Ｂの次の段階を示した断面図である。
【図４２】図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４１の次の段階を示した断面図である。
【図４３】図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４２の次の段階でカラーフィルター表示板が結合された状態を示した断面図である。
【図４４】図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４３の次の段階を示した断面図である。
【図４５】図４４に示した液晶表示装置を製造するためのシャドーマスクを示した図面である。
【図４６】本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の配置図である。
【図４７】図４６のＸＬＶＩＩ−ＸＬＶＩＩ´線による断面図である。
【図４８】図４６のＸＬＶＩＩＩ−ＸＬＶＩＩＩ´線による断面図である。
【図４９】図４６のＸＬＩＸ−ＸＬＩＸ´線による断面図である。
【図５０】図４６のＬ−Ｌ´線による断面図である。
【図５１】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図５２Ａ】図５１のＬＩＩａ−ＬＩＩａ´線による断面図である。
【図５２Ｂ】図５１のＬＩＩｂ−ＬＩＩｂ´線による断面図である。
【図５２Ｃ】図５１のＬＩＩｃ−ＬＩＩｃ´線による断面図である。
【図５３】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図５４Ａ】図５３のＬＩＶａ−ＬＩＶａ´線による断面図である。
【図５４Ｂ】図５３のＬＩＶｂ−ＬＩＶｂ´線による断面図である。
【図５４Ｃ】図５３のＬＶＩｃ−ＬＶＩｃ´線による断面図である。
【図５５】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図５６Ａ】図５５のＬＶＩａ−ＬＶＩａ´線による断面図である。
【図５６Ｂ】図５５のＬＶＩｂ−ＬＶＩｂ´線による断面図である。
【図５６Ｃ】図５５のＬＶＩｃ−ＬＶＩｃ´線による断面図である。
【図５６Ｄ】図５５のＶＩｄ-ＬＶＩｄ´線による断面図である。
【図５７】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図５８Ａ】図５７のＬＶＩＩＩａ−ＬＶＩＩＩａ´線による断面図である。
【図５８Ｂ】図５７のＬＶＩＩＩｂ−ＬＶＩＩＩｂ´線による断面図である。
【図５８Ｃ】図５７のＬＶＩＩＩｃ−ＬＶＩＩＩｃ´線による断面図である。
【図５８Ｄ】図５７のＬＶＩＩＩｄ−ＬＶＩＩＩｄ´線による断面図である。
【図５９】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図６０Ａ】図５９のＬＸａ−ＬＸａ´線による断面図である。
【図６０Ｂ】図５９のＬＸｂ−ＬＸｂ´線による断面図である。
【図６０Ｃ】図５９のＬＸｃ−ＬＸｃ´線による断面図である。
【図６０Ｄ】図５９のＬＸｄ-ＬＸｄ´線による断面図である。
【図６１】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図６２Ａ】図６１のＬＸＩＩａ-ＬＸＩＩａ´線による断面図である。
【図６２Ｂ】図６１のＬＸＩＩｂ-ＬＸＩＩｂ´線による断面図である。
【図６３】本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の構造を示した配置図である。
【図６４】図６３の薄膜トランジスタ表示板のＬＸＩＶ−ＬＸＩＶ´線による断面図である。
【図６５】図６３の薄膜トランジスタ表示板のＬＸＶ−ＬＸＶ´線による断面図である。
【図６６】図６３の薄膜トランジスタ表示板のＬＸＶＩ−ＬＸＶＩ´線による断面図である。
【図６７】図６３の薄膜トランジスタ表示板のＬＸＶＩＩ−ＬＸＶＩＩ´線による断面図である。
【図６８】本発明の他の実施形態による多結晶シリコン薄膜トランジスタ表示板の配置図である。
【図６９】図６８のＬＸＩＸ−ＬＸＩＸ´線による断面図である。
【図７０】図６８のＬＸＸ-ＬＸＸ´線による断面図である。
【図７１】図６８のＬＸＸＩ−ＬＸＸＩ´線による断面図である。
【符号の説明】
【０２９０】
１１０ 絶縁基板
１２４ ゲート電極
１３１ 蓄積電極線
１４０ ゲート絶縁膜
１５０ 真性非晶質シリコン層
１６０ 不純物非晶質シリコン層
１７０ 導電体層
１７３ ソース電極
１７５ ドレイン電極
１７７ ストレージキャパシタ用導電体
１８０ 保護膜
１８２、１８５、１８７、１８９ コンタクトホール
９０１ 画素電極
９０６、９０８ コンタクト補助部材
【技術分野】
【０００１】
本発明は、配線構造、これを用いた薄膜トランジスタ表示板及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ表示板は、液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などにおいて、各画素を独立的に駆動するための回路基板として使用される。薄膜トランジスタ表示板には、走査信号を伝達するゲート線と、画像信号を伝達するデータ線が形成されており、ゲート線及びデータ線と接続されている薄膜トランジスタ、薄膜トランジスタと接続されている画素電極、ゲート線を覆って絶縁するゲート絶縁膜、及び薄膜トランジスタとデータ線を覆って絶縁する保護膜などを含んで構成されている。薄膜トランジスタは、ゲート線の一部であるゲート電極、チャネルを形成する半導体、データ線の一部であるソース電極とドレイン電極、ゲート絶縁膜、及び保護膜などで構成される。薄膜トランジスタは、ゲート線を通じて伝えられる走査信号によって、データ線を通じて伝えられる画像信号を画素電極に伝達または遮断するスイッチング素子である。
【０００３】
このような薄膜トランジスタ表示板を使用する代表的装置として液晶表示装置があり、受光型表示装置である液晶表示装置、特に透過型及び半透過型液晶表示装置の薄膜トランジスタ表示板においては、画素電極の材料として透明な導電性物質を使用しなければならない。現在、一般的に使用されている透明電極の材料としては、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）とＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）があるが、これらは各々短所を有している。ＩＴＯの場合、フォトエッチング工程で強酸を用いてエッチングしなければならないが、このような強酸が絶縁膜のピンホールなどを通じて浸透して、データまたはゲート線を損傷させる問題がある。反面、ＩＺＯの場合には、強酸を用いなくてもフォトエッチングが可能であるため、下部配線を損傷させる問題はないが、ゲート及びデータ駆動ＩＣを実装する前に探針を用いてパネルの異常有無を検査するグロステスト（Ｇｒｏｓｓ Ｔｅｓｔ：ＧＴ）の段階で、探針に異物がついてコンタクト抵抗を大きくすることで、検査を難しくするという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が目的とする技術的課題は、このような問題点を解決するためのものであって、形成過程で下部配線を損傷することなく、かつグロステストも容易な薄膜トランジスタ表示板を備えることである。
【課題を解決するための手段】
【０００５】
このような課題を解決するために、本発明では、ＩＺＯ及びＩＴＯの２重層で画素電極を形成したり、ゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材をＩＺＯ及びＩＴＯの２重層で形成したりする。
【発明の効果】
【０００６】
本発明によれば、画素電極をＩＺＯとＩＴＯの二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針に異物がつくことを防止することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯの二重層で形成することによって、グロステストの際に探針に異物がつくことを防止することができ、ＩＴＯの使用を減らすことによって、製造単価を下げることができる。
【発明を実施するための最良の形態】
【０００７】
添付した図面を参照して、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異な形態に実現でき、ここで説明する実施形態に限定されない。
【０００８】
図面において、複数の層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一の図面符号を付した。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
【０００９】
以下、本発明の実施形態による液晶表示装置及びその製造方法について、図面を参照して詳細に説明する。
【００１０】
具体的には、図１に示されているように、一実施形態は、薄膜トランジスタ表示板の表示領域に位置した薄膜トランジスタと、画素電極及び信号線の部分と周辺領域に位置した信号線の拡張部を含み、図１は液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２は図１のＩＩ−ＩＩ線による断面図である。
【００１１】
絶縁基板１１０上に、ゲート信号を伝達し、主に横方向に延在している複数のゲート線１２１が形成されている。
【００１２】
各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、各ゲート線１２１は外部装置との接続のために幅が拡張されている拡張部１２５を含む。ゲート線１２１のほとんどは表示領域に位置するが、ゲート線１２１の拡張部１２５は周辺領域に位置する。
【００１３】
ゲート線１２１は、物理的性質が異なる二つの膜、つまり、下部膜１２１ｐとその上の上部膜１２１ｑを有する。上部膜１２１ｑは、ゲート信号の遅延や電圧降下を減らすように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属からなる。これとは異なって、下部膜１２１ｐは、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）との物理的、化学的、電気的コンタクト特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金[例：モリブデン−タングステン（ＭｏＷ）合金]、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などからなる。下部膜１２１ｐと上部膜１２１ｑとの組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。図２において、ゲート電極１２４の下部膜と上部膜とは各々図面符号１２４ｐ、１２４ｑで示されている。ゲート線１２１の拡張部１２５も上部膜１２５ｑと下部膜１２５ｐとを有する。
【００１４】
また、下部膜１２１ｐと上部膜１２１ｑとの側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度をなす。
【００１５】
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
【００１６】
ゲート絶縁膜１４０上部には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（非晶質シリコンは、略してａ−Ｓｉと記す。）などからなる複数の半導体１５０が形成されている。半導体１５０は主にゲート電極１２４上に形成されており、半導体１５０はゲート電極１２４より広い面積を覆っている。
【００１７】
半導体１５０の上部には、シリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなる複数の島型オーミックコンタクト部材１６３、１６５が形成されている。島型オーミックコンタクト部材は二つに分けられており、互いに対をなして半導体上に位置する。
【００１８】
半導体１５０とオーミックコンタクト部材１６３、１６５の側面も傾斜しており、その傾斜角は３０〜８０度をなす。
【００１９】
オーミックコンタクト部材１６３、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１と複数のドレイン電極１７５とが形成されている。
【００２０】
データ線１７１は、主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は、外部装置との接続のために幅が拡張されている拡張部１７９を有する。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部１７９は周辺領域に位置する。
【００２１】
各データ線１７１からドレイン電極１７５に向かって延在した複数の分岐がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５０と共に薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）をなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間の突出部１５０に形成される。
【００２２】
データ線１７１とドレイン電極１７５とも、モリブデン（Ｍｏ）、モリブデン合金、クロム（Ｃｒ）などの下部膜１７１ｐ、１７５ｐと、その上に位置したアルミニウム系、または銀系金属である上部膜７１ｑ、１７５ｑとで構成される。データ線１７１の拡張部１７９も、上部膜１７９ｑと下部膜１７９ｐとを有する。
【００２３】
データ線１７１及びドレイン電極１７５の下部膜１７１ｐ、１７５ｐと上部膜１７１ｑ、１７５ｑとも、ゲート線１２１と同様にその側面が約３０〜８０度の角度で各々傾斜している。
【００２４】
オーミックコンタクト部材１６１、１６５は、その下部の半導体１５０と、その上部のデータ線１７１及びドレイン電極１７５との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３及びドレイン電極１７５で覆われずに、露出された部分を有している。
【００２５】
データ線１７１、ドレイン電極１７５及び露出された半導体１５０部分の上には、平坦化特性に優れていて感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、プラズマ化学気相蒸着によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【００２６】
保護膜１８０には、ドレイン電極１７５及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【００２７】
保護膜１８０上には、複数の画素電極９０１と、複数のコンタクト補助部材９０６、９０８が形成されている。
【００２８】
画素電極９０１は、下部層９０１ｐ及び上部層９０１ｑの二重層で構成される。ここで、下部層９０１ｐはＩＺＯからなり、上部層９０１ｑはＩＴＯからなる。
【００２９】
画素電極９０１は、コンタクトホール１８５を通じてドレイン電極１７５と各々物理的、電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受ける。
【００３０】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子を再配列させる。
【００３１】
また、画素電極９０１と共通電極とは、キャパシタ（以下、“液晶キャパシタ”という。）をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、液晶キャパシタの電圧維持能力を強化するために、液晶キャパシタと並列に接続された他のキャパシタを設ける場合もある。
【００３２】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【００３３】
コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たすものであって、必須なものではなく、これらの適用要否は選択的である。このようなコンタクト補助部材９０６、９０８も、下部膜９０６ｐ、９０８ｐと上部膜９０６ｑ、９０８ｑの二重膜で構成されている。ここで、下部膜９０６ｐ、９０８ｐはＩＺＯからなり、上部膜９０６ｑ、９０８ｑはＩＴＯからなっている。
【００３４】
このとき、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは、５０ｎｍ乃至１５０ｎｍの厚さを有し、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは、５ｎｍ乃至２５ｎｍの厚さを有する。特に、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは９０ｎｍであり、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは２０ｎｍであることが最も好ましい。
【００３５】
ＩＺＯ層とＩＴＯ層との厚さを上記のような範囲で決めるに当たっては、エッチングにかかる時間をはじめとする工程条件と、グロステストの際にＩＴＯ層が探針によって破壊されない条件、蒸着装備の限界及び光透過率を考慮した。
【００３６】
まず、エッチングにかかる時間の場合、４０ｎｍのＩＴＯ層をエッチングするのにＩＴＯのエッチング剤で１３０秒程度かかり、９０ｎｍのＩＺＯ層をエッチングするのにＩＺＯのエッチング剤で約４５秒程度かかり、９０ｎｍのＩＺＯ層と２０ｎｍのＩＴＯ層をエッチングするのにＩＺＯのエッチング剤で約６０秒程度かかる。ＩＺＯ層とＩＴＯ層の厚さが厚くなるほどエッチングの時間が長くなり、特に、ＩＴＯ層の厚さが一定の程度以上であれば、ＩＺＯのエッチング剤でエッチングすることが難しくなるという問題点がある。また、ＩＺＯ層とＩＴＯ層との厚さが厚くなりすぎれば、光透過率が低下するという問題点も発生する。このような問題点を考慮するとき、ＩＺＯ層の厚さは１５０ｎｍ以下、ＩＴＯ層の厚さは２５ｎｍ以下であることが好ましい。
【００３７】
次に、グロステストの際にＩＴＯ層が探針によって破壊されないようにするためには、一定の厚さ以上にならなければならず、ＩＴＯ層の蒸着装備の限界も考慮する時、ＩＴＯ層の厚さは５ｎｍ以上が好ましい。また、画素電極の抵抗を考慮するとき、ＩＺＯ層の厚さは５０ｎｍ以上が好ましい。
【００３８】
次に、図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図３Ａ乃至図６Ｂ及び図１と図２を参照して詳細に説明する。
【００３９】
図３Ａ、４Ａ、５Ａ及び６Ａは、図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図であり、図３Ｂは図３ＡのＩＩＩｂ−ＩＩＩｂ´線による断面図であり、図４Ｂは図４ＡのＩＶｂ−ＩＶｂ´線による断面図であって、図３Ｂの次の段階を示した断面図であり、図５Ｂは図５ＡのＶｂ−Ｖｂ´線による断面図であって、図４Ｂの次の段階を示した断面図であり、図６Ｂは図６ＡのＶＩｂ−ＶＩｂ´線による断面図であって、図５Ｂの次の段階を示した断面図である。
【００４０】
まず、透明なガラスなどからなる絶縁基板１１０上に二つの層の金属膜、つまり、下部金属膜と上部金属膜とをスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などで順次に積層する。上部金属膜はＡｌ−Ｎｄ合金などアルミニウム系金属からなり、２、５０ｎｍ程度の厚さを有することが好ましい。Ａｌ−Ｎｄスパッタリングの標的は２ａｔｍ％のＮｄを含むことが良い。
【００４１】
図３Ａ及び図３Ｂに示したように、上部金属膜と下部金属膜とを順次にパターニングして、複数のゲート電極１２４を含むゲート線１２１を形成する。
【００４２】
図４Ａ及び図４Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）、不純物非晶質シリコン層（ｅｘｔｒｉｎｓｉｃ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）の三層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層とをフォトエッチングして、複数の不純物半導体１６０を含む真性半導体１５０を形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２００〜５００ｎｍ程度が好ましい。
【００４３】
次に、図５Ａ及び図５Ｂに示したように、二つの層の金属膜、つまり、下部膜と上部膜をスパッタリングなどで順次に積層する。下部膜は、モリブデン、モリブデン合金、クロムからなり、５０ｎｍ程度の厚さを有することが好ましい。上部膜は２５０ｎｍ程度の厚さを有することが好ましく、標的材料としては、アルミニウムまたは２ａｔｏｍｉｃ％のＮｄを含むＡｌ−Ｎｄ合金が適切であり、スパッタリング温度は１５０℃程度が好ましい。
【００４４】
次に、上部膜をウェットエッチングで、下部膜をドライエッチングで順次にパターニングするか、または二つの膜を全てウェットエッチングでパターニングして、複数のソース電極１７３を各々含む複数のデータ線１７１と複数のドレイン電極１７５を形成する。下部膜１７１ｐがモリブデンまたはモリブデン合金膜の場合には、上部膜１７１ｑと一つのエッチング条件でパターニングすることができる。
【００４５】
次いで、データ線１７１、ドレイン電極１７５で覆われずに露出された不純物半導体１６０部分を除去することによって、複数のオーミックコンタクト部材１６０を完成する一方、その下の真性半導体１５０部分を露出させる。露出された真性半導体１５０部分の表面を安定化させるために、酸素プラズマを次いで実施することが好ましい。
【００４６】
次に、図６Ａ及び図６Ｂに示すように、保護膜１８０を積層してその上に感光膜をコーティングした後、フォトマスクを通じて感光膜に光を照射した後、現像する。その後、アッシング工程などエッチング段階を通じて複数のコンタクトホール１８２、１８５、１８９を形成する。このような部分の除去はドライエッチングで行い、ゲート絶縁膜１４０と保護膜１８０とに対して実質的に同一のエッチング比を有するエッチング条件で実施する。
【００４７】
最後に、図１及び図２に示したように、ＩＺＯ及びＩＴＯ膜を各々スパッタリングで積層してフォトエッチングし、二重層で形成された複数の画素電極９０１と複数のコンタクト補助部材９０６、９０８とを形成する。
【００４８】
この時、エッチング剤としては、ＩＺＯのエッチング剤を使用する。ＩＺＯのエッチング剤は、塩酸、酢酸、超純水（Ｄｅｉｏｎｉzｅｄ ｗａｔｅｒ）及び界面活性剤が混合された物質である。ＩＺＯとＩＴＯとを積層する前の予熱（ｐｒｅ-ｈｅａｔｉｎｇ）工程で使用する気体は窒素が好ましい。これはコンタクトホール１８２、１８５、１８９を通じて露出されている金属膜１２５、１７５、１７９の上部に金属酸化膜が形成されることを防止するためである。
【００４９】
以上のように、画素電極９０１において、ＩＺＯを下部層とし、ＩＴＯを上部層とする二重層で形成すれば、フォトエッチングの際にクロム、アルミニウムなどのエッチング剤を使用することができるので、下部配線の損傷が減少し、また、グロステスト時の探針はＩＴＯ層と接触するようになるので、探針に異物がつくことを防止することができる。
【００５０】
一方、本発明の他の実施形態を示している図７乃至１７Ｃを参照して、他の実施形態による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【００５１】
図７は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図８と図９は、各々図７に示した薄膜トランジスタ表示板のＶＩＩＩ-ＶＩＩＩ´線及びＩＸ-ＩＸ´線による断面図である。
【００５２】
図７乃至図９に示すように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造は、基板１１０上に、複数のゲート電極１２４と、外部装置との接続のために幅が拡張されている拡張部１２５を含む複数のゲート線１２１とが形成されており、ゲート線１２１と電気的に分離された複数の蓄積電極線１３１が形成されている。
【００５３】
ゲート線１２１と蓄積電極線１３１とは、物理的性質が異なる二つの膜、つまり、下部膜１２１ｐ、１３１ｐと、その上の上部膜１２１ｑ、１３１ｑとを有する。ゲート線の上部膜１２１ｑは、ゲート信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系の金属からなる。これとは異なって、下部膜１２１ｐは、他の物質、特にＩＴＯ及びＩＺＯとの物理的、化学的、電気的コンタクト特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などからなる。下部膜１２１ｐと上部膜１２１ｑの組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
【００５４】
蓄積電極線１３１もゲート線１２１と同様に下部膜１３１ｐと上部膜１３１ｑとを含み、蓄積電極線１３１には共通電圧などの予め決められた電圧が外部から印加される。画素電極９０１とゲート線１２１との重畳によって発生する蓄積容量が十分である場合、蓄積電極線１３１は省略することができる。この場合には後述するストレージキャパシタ用導電体１７７も省略する。
【００５５】
ゲート線１２１と蓄積電極線１３１の下部膜１２１ｐ、１３１ｐと上部膜１２１ｑ、１３１ｑとの側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度である。
【００５６】
ゲート線１２１上には窒化ケイ素などからなるゲート絶縁膜１４０が形成されている。
【００５７】
ゲート絶縁膜１４０上部には水素化非晶質シリコンなどからなる複数の線状半導体１５１が形成されており、線状半導体１５１は主に縦方向に延在しており、これから分岐の形態でのび出てゲート電極１２４を覆う複数の突出部１５４が形成されている。また、蓄積電極線１３１の一部を覆う線状半導体１５７も形成される。
【００５８】
半導体１５１の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた複数の線状及び島型オーミックコンタクト部材１６１、１６５、１６７が形成されている。線状コンタクト部材１６１は複数の突出部１６３を有し、この突出部１６３と島型コンタクト部材１６５とは対をなして半導体１５１の突出部１５４上に位置する。一方、島型半導体１５７上には島型コンタクト部材１６７が形成される。
【００５９】
半導体１５１、１５７とオーミックコンタクト部材１６１、１６５、１６７との側面も傾斜しており、傾斜角は３０〜８０゜である。
【００６０】
オーミックコンタクト部材１６１、１６７、１６９及びゲート絶縁膜１４０上には、各々複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成されている。
【００６１】
データ線１７１は主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は外部装置との接続のために幅が拡張されている拡張部１７９を含む。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部１７９は周辺領域に位置する。
【００６２】
各データ線１７１からドレイン電極１７５に向かって枝形態で延在した複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタをなし、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。
【００６３】
ストレージキャパシタ用導電体１７７は、蓄積電極線１３１の一部と重畳しており、島型半導体１５７及び島型オーミックコンタクト部材１６７の上に形成される。
【００６４】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７も、モリブデン、モリブデン合金、クロムなどの下部膜１７１ｐ、１７５ｐ、１７７ｐと、その上に位置したアルミニウム系または銀系金属である上部膜１７１ｑ、１７５ｑ、１７７ｑとからなる。そして、データ線１７１の拡張部１７９も、上部膜１７９ｑと下部膜１７９ｐとを有する。
【００６５】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７の下部膜１７１ｐ、１７５ｐ、１７７ｐと上部膜１７１ｑ、１７５ｑ、１７７ｑとも、ゲート線１２１及び蓄積電極線１３１と同様にその側面が約３０〜８０度の角度で傾斜している。
【００６６】
オーミックコンタクト部材１６１、１６５、１６７は、その下部の半導体１５１、１５７と、その上部のデータ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１はソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５に覆われずに露出された部分を有しており、島型半導体１５７は、ストレージキャパシタ用導電体１７７の下部にあるオーミックコンタクト部材１６７の下部に存在する。
【００６７】
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及び露出された半導体１５１部分の上には、平坦化特性に優れていて感光性を有する有機物質、プラズマ化学気相蒸着（ＰＥＣＶＤ；ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【００６８】
保護膜１８０には、ドレイン電極１７５、ストレージキャパシタ用導電体１７７の下部膜１７７ｐ及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【００６９】
保護膜１８０上には、複数の画素電極９０１と、複数のコンタクト補助部材９０６、９０８が形成されている。
【００７０】
画素電極９０１は、下部層９０１ｐと上部層９０１ｑとの二重層で形成されている。画素電極の下部膜９０１ｐはＩＺＯからなり、画素電極９０１の上部膜９０１ｑはＩＴＯからなっている。
【００７１】
画素電極９０１は、コンタクトホール１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的、電気的に接続されてドレイン電極１７５からデータ電圧の印加を受け、導電体１７７にデータ電圧を伝達する。
【００７２】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受けた他の表示板の共通電極と共に電場を生成することによって、二つの電極の間の液晶層の液晶分子を再配列させる。
また、画素電極９０１と共通電極とはキャパシタをなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設け、これを“ストレージキャパシタ”という。ストレージキャパシタはこれと隣接する蓄積電極線１３１の重畳などで形成され、ストレージキャパシタ用導電体１７７を保護膜１８０の下に設けることで二つの間の距離を短くする。
【００７３】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【００７４】
コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たす。
【００７５】
このようなコンタクト補助部材９０６、９０８も、下部膜９０６ｐ、９０８ｐと上部膜９０６ｑ、９０８ｑとの二重膜で形成し、コンタクト補助部材の下部膜９０６ｐ、９０８ｐはＩＺＯからなり、上部膜９０６ｑ、９０８ｑはＩＴＯからなっている。
【００７６】
画素電極９０１とコンタクト補助部材９０６、９０８におけるＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは、５０ｎｍ乃至１５０ｎｍの厚さを有し、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは、５ｎｍ乃至２５ｎｍの厚さを有する。特に、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは９０ｎｍであり、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは２０ｎｍであることが最も好ましい。
【００７７】
以下、図７、図８及び図９に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図１０Ａ乃至図１７Ｃ及び図７、図８、図９を参照して詳細に説明する。
【００７８】
図１０Ａは図７乃至図９に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図であり、図１０Ｂ及び１０Ｃは各々図１０ＡのＸｂ−Ｘｂ´線及びＸｃ−Ｘｃ´線による断面図であり、図１１Ａ及び１１Ｂは各々図１０ＡのＸｂ−Ｘｂ´線及びＸｃ−Ｘｃ´線による断面図であって、図１０Ｂ及び図１０Ｃの次の段階での断面図であり、図１２Ａは図１１Ａ及び１１Ｂの次の段階での薄膜トランジスタ表示板の配置図であり、図１２Ｂ及び１２Ｃは各々図１２ＡのＸＩＩｂ−ＸＩＩｂ´線及びＸＩＩｃ−ＸＩＩｃ´線による断面図であり、図１３Ａ、１４Ａ、１５Ａと図１３Ｂ、１４Ｂ、１５Ｂは各々図１２ＡのＸＩＩｂ−ＸＩＩｂ´線及びＸＩＩｃ−ＸＩＩｃ´線による断面図であって、図１２Ｂ及び１２Ｃの次の段階を工程順序に沿って示したものであり、図１６Ａ及び図１６Ｂは図１５Ａ及び１５Ｂの次の段階での薄膜トランジスタ表示板の断面図であり、図１７Ａは図１６Ａ及び図１６Ｂの次の段階での薄膜トランジスタ表示板の配置図であり、図１７Ｂ及び１７Ｃは各々図１７ＡのＸＶＩＩｂ−ＸＶＩＩｂ´線及びＸＶＩＩｃ−ＸＶＩＩｃ´線による断面図である。
【００７９】
まず、透明なガラスなどからなる絶縁基板１１０上に二つの層の金属膜、つまり、下部金属膜と上部金属膜をスパッタリングなどで順次に積層する。上部金属膜はＡｌ−Ｎｄ合金などアルミニウム系金属からなり、２５０ｎｍ程度の厚さを有することが好ましい。Ａｌ−Ｎｄスパッタリング標的は２ａｔｍ％のＮｄを含むことが良い。
【００８０】
図１０Ａ乃至図１０Ｃに示したように、上部金属膜と下部金属膜とを順次にパターニングして複数のゲート電極１２４を含むゲート線１２１を形成し、ゲート線１２１と電気的に分離された複数の蓄積電極線１３１を形成する。
【００８１】
次に、図１１Ａ及び１１Ｂに示したように、窒化ケイ素からなるゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層を連続して積層し、次いで二つの層の金属膜、つまり、下部膜と上部膜とをスパッタリングなどで順次に積層した後、感光膜２１０をコーティングする。その後、フォトマスクを通じて感光膜２１０に光を照射した後、現像する。現像された感光膜の厚さは図１２Ｂ及び図１２Ｃに示されているように、位置によって異なって形成する。この時、感光膜パターン２１２、２１４の中で薄膜トランジスタのチャネル部Ｃ、つまり、ソース電極１７３とドレイン電極１７５との間に位置した第１部分２１４は、データ線が形成される部分Ａに位置した第２部分より厚さが薄くなるようにし、残りの部分Ｂの感光膜は全て除去する。この時、チャネル部Ｃに残っている感光膜２１４の厚さとＡ部分に残っている感光膜２１２の厚さとの比は、後述するエッチング工程での工程条件に応じて異なるようにしなければならず、第１部分２１４の厚さを第２部分２１２の厚さの１／２以下とすることが好ましい。
【００８２】
このように、位置によって感光膜の厚さを異にする方法はいろいろあり得るが、露光マスクに透明領域と遮光領域とだけでなく、半透明領域を設けることがその例である。半透明領域にはスリットパターン、格子パターン、または透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを用いる時には、スリットの幅やスリット間の間隔がフォト工程に使用する露光器の分解能より小さいことが好ましい。他の例としては、リフローが可能な感光膜を用いることである。つまり、透明領域及び遮光領域のみを持った通常のマスクでリフロー可能な感光膜パターンを形成した後にリフローさせ、感光膜が残留しない領域に流れるようにすることによって、薄い部分を形成する。
【００８３】
次いで、感光膜パターン２１２、２１４及びその下部の膜に対するエッチングを進行する。この時、Ａ領域にあるデータ線及びその下部の膜がそのまま残っており、チャネル部Ｃには半導体だけが残っていなければならず、残りの部分Ｂにはゲート絶縁膜１４０が露出されなければならない。
【００８４】
まず、図１３Ａ及び図１３Ｂに示したように、残りの部分Ｂの露出されている導電体を除去して、その下部のオーミックコンタクト部材１６０を露出させる。この過程ではドライエッチングまたはウェットエッチング方法を全て用いることができ、この時、導電体はエッチングされ、感光膜２１２、２１４はほとんどエッチングされない条件下で行うことが良い。しかし、ドライエッチングの場合、導電体のみをエッチングし、感光膜２１２、２１４はエッチングされない条件を求めることが難しいので、感光膜パターン２１２、２１４も共にエッチングされる条件下で行い得る。この場合には、ウェットエッチングの場合より第１部分２１４の厚さを厚くして、この過程で第１部分２１４が除去されて下部の導電体が露出されることが生じないようにする。
【００８５】
このようにすると、図１３Ａ及び図１３Ｂに示したように、チャネル部Ｃ及びＡ領域の導電体、つまり、ソース／ドレイン用導電体１７８とストレージキャパシタ用導電体１７７とだけが残り、その他の部分Ｂの導電体は全て除去されて、その下部のオーミックコンタクト部材１６０が露出される。この時、残った導電体１７８は、ソース及びドレイン電極１７３、１７５が分離されずに接続されている点が図７乃至図９と異なる。
【００８６】
次に、図１４Ａ及び図１４Ｂに示したように、その他の部分Ｂの露出されたオーミックコンタクト部材１６０及びその下部の半導体１５０を感光膜の第１部分２１４と共にドライエッチング方法で同時に除去する。この時のエッチングは、感光膜２１２、２１４、オーミックコンタクト部材１６０、及び半導体１５０が同時にエッチングされ、ゲート絶縁膜１４０はエッチングされない条件下で行わなければならず、特に、感光膜２１２、２１４と半導体１５０とに対するエッチング比がほとんど同一の条件でエッチングすることが好ましい。例えば、ＳＦ６とＨＣｌの混合気体や、ＳＦ６とＯ２の混合気体を用いると、ほとんど同一の厚さに二つの膜をエッチングすることができる。感光膜２１２、２１４と半導体１５０とに対するエッチング比が同一である場合、第１部分２１４の厚さは半導体１５０とオーミックコンタクト部材１６０との厚さを合せたものと同一であるか、またはそれより小さくなければならない。
【００８７】
このようにすると、図１４Ａ及び図１４Ｂに示したように、チャネル部Ｃの第１部分２１４が除去されてソース／ドレイン用導電体１７８が露出される。一方、Ａ領域の第２部分２１２もエッチングされるので厚さが薄くなる。
【００８８】
次いで、アッシング（ａｓｈｉｎｇ）を通じてチャネル部Ｃのソース／ドレイン用導電体１７８の表面に残存する感光膜の残りを除去する。
【００８９】
次に、図１５Ａ及び図１５Ｂに示したように、チャネル部Ｃのソース／ドレイン用導電体１７８及びその下部のオーミックコンタクト部材１６０をエッチングして除去する。この時、エッチングはソース／ドレイン用導電体１７８とオーミックコンタクト部材１６０のいずれに対してもドライエッチングだけで行うことができ、ソース／ドレイン用導電体１７８に対してはウェットエッチングで、オーミックコンタクト部材１６０に対してはドライエッチングで行うこともできる。前者の場合、ソース／ドレイン用導電体１７８とオーミックコンタクト部材１６０のエッチング選択比が大きい条件下でエッチングを行うことが好ましく、これは、エッチング選択比が大きくない場合、エッチング終点を求めることが難しいので、チャネル部Ｃに残る半導体の厚さを調節することが容易でないためである。ウェットエッチングとドライエッチングとを交互に行う後者の場合には、ウェットエッチングされるソース／ドレイン用導電体１７８の側面はエッチングされるが、ドライエッチングされるオーミックコンタクト部材１６０はほとんどエッチングされないので、階段状に作られる。オーミックコンタクト部材１６０及び半導体１５０をエッチングする際に用いるエッチング気体の例としては、ＣＦ４とＨＣｌの混合気体や、ＣＦ４とＯ２の混合気体があり、ＣＦ４とＯ２を用いると均一な厚さに半導体１５０を残すことができる。この時、図１５Ｂに示したように、半導体１５４の一部が除去されて厚さが薄くなり得、感光膜パターンの第２部分２１２がエッチングされてその下部のデータ線が露出されることがないように、感光膜パターンが厚いことが好ましいのは勿論である。
【００９０】
このようにすると、ソース電極１７３とドレイン電極１７５とが分離されながらデータ線とその下部のオーミックコンタクト部材１６０が完成される。
【００９１】
最後に、Ａ領域に残っている感光膜の第２部分２１２を除去する。しかし、第２部分２１２の除去は、チャネル部Ｃのソース／ドレイン用導電体１７８を除去した後、その下のオーミックコンタクト部材１６０を除去する前に行われるようにしてもよい。
【００９２】
前述したように、ウェットエッチングとドライエッチングとを交互に行うか、またはドライエッチングのみを用いることができる。後者の場合には、一つの種類のエッチングのみを用いるので工程が比較的に簡便であるが、適当なエッチング条件を求めることが難しい。反面、前者の場合には、エッチング条件を求めることが比較的に容易であるが、工程が後者に比べて面倒な点がある。
【００９３】
次に、図１６Ａ及び図１６Ｂに示したように、窒化ケイ素や、ａ−Ｓｉ:Ｃ:Ｏ膜、またはａ−Ｓｉ:Ｏ:Ｆ膜を化学気相蒸着（ＣＶＤ）法によって成長させたり、有機絶縁膜を塗布して保護膜１８０を形成したりする。
【００９４】
次いで、図１７Ａ乃至図１７Ｃに示したように、保護膜１８０をゲート絶縁膜１４０と共にフォトエッチングして、ドレイン電極１７５、ゲート線１２１の拡張部１２５、データ線１７１の拡張部１７９及びストレージキャパシタ用導電体１７７の各々を露出するコンタクトホール１８２、１８５、１８７、１８９を形成する。
【００９５】
最後に、図７乃至図９に示したように、ＩＺＯ層とＩＴＯ層とを蒸着してフォトエッチングし、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と接続される画素電極９０１、ゲート線及びデータ線の拡張部１２５、１７９と各々接続されるコンタクト補助部材９０６、９０８を形成する。この時、前記画素電極９０１とコンタクト補助部材９０６、９０８は下部膜９０１ｐ、９０６ｐ、９０８ｐ及び上部膜９０１ｑ、９０６ｑ、９０８ｑの二重層で形成され、画素電極９０１及びコンタクト補助部材９０６、９０８の下部膜９０１ｐ、９０６ｐ、９０８ｐはＩＺＯからなり、画素電極の上部膜９０１ｑ、９０６ｑ、９０８ｑはＩＴＯからなる。
【００９６】
この時、エッチング剤としては、ＩＺＯのエッチング剤を使用する。ＩＺＯのエッチング剤は、塩酸、酢酸、超純水及び界面活性剤が混合された物質である。ＩＺＯとＩＴＯとを積層する前の予熱工程で用いる気体は、窒素が好ましい。これは、コンタクトホール１８２、１８５、１８９を通じて露出されている金属膜１２５、１７５、１７９の上部に金属酸化膜が形成されることを防止するためである。
【００９７】
図７、図８及び図９に示された本発明の実施形態では、図１及び図２に示された実施形態による効果だけでなく、データ線１７１、１７３、１７５、１７７、１７９とその下部のコンタクト層パターン１６３、１６５、１６７及び半導体１５１、１５７とを一つのマスクを用いて形成し、この過程でソース電極１７３とドレイン電極１７５とを分離することによって、製造工程を単純化することができる。
【００９８】
一方、本発明の他の実施形態を示している図１８乃至図２４Ｂを参照して、他の実施形態による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【００９９】
図１８は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図１９は図１８に示した薄膜トランジスタ表示板のＸＩＸＩ-ＸＩＸ´線による断面図である。
【０１００】
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向に延在しており、各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、各ゲート線１２１は、下方向に突出した複数の突出部１２７と、外部装置との接続のために幅が拡張されている拡張部１２５とを含む。
【０１０１】
ゲート線１２１の側面は傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度をなす。
【０１０２】
ゲート線１２１上にはゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０の上部には水素化非晶質シリコンなどからなる複数の線状半導体１５１が形成されている。線状半導体１５１は主に縦方向に延在しており、これから複数の突出部１５４がゲート電極１２４に向かってのび出ている。また、線状半導体１５１はゲート線１２１と合う地点付近で幅が大きくなって、ゲート線１２１の広い面積を覆っている。
【０１０３】
半導体１５１の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなる複数の線状及び島型オーミックコンタクト部材１６１、１６５が形成されている。線状コンタクト部材１６１は複数の突出部１６３を有しており、この突出部１６３と島型コンタクト部材１６５とは対をなして半導体１５１の突出部１５４上に位置する。
【０１０４】
半導体１５１とオーミックコンタクト部材１６１、１６５との側面も傾斜しており、その傾斜角は基板１１０の表面に対して３０〜８０度をなす。
【０１０５】
オーミックコンタクト部材１６１、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成されている。
【０１０６】
データ線１７１は主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は、他の層または外部装置との接続のために幅が拡張されている拡張部１７９を含む。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部は周辺領域に位置する。
【０１０７】
各データ線１７１からドレイン電極１７５に向かって延在した複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５とは互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ソース電極１７３とドレイン電極１７５とは半導体１５１の突出部１５４と共に薄膜トランジスタをなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
【０１０８】
ストレージキャパシタ用導電体１７７は、ゲート線１２１の突出部１２７と重畳している。
【０１０９】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７も、ゲート線１２１と同様にその側面が約３０〜８０度の角度で各々傾斜している。
【０１１０】
オーミックコンタクト部材１６１、１６５は、その下部の半導体１５１とその上部のデータ線１７１及びドレイン電極１７５との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を有しており、大部分の所では線状半導体１５１の幅がデータ線１７１の幅より小さいが、ゲート線１２１と合う部分で幅が大きくなって、表面のプロファイルを滑らかにしてデータ線１７１の断線を防止する。
【０１１１】
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、露出された半導体１５１部分、及びこれらで覆われないゲート絶縁膜１４０上には、赤色、緑色、青色のカラーフィルターＲ、Ｇ、Ｂが形成されている。カラーフィルターＲ、Ｇ、Ｂはドレイン電極１７５とストレージキャパシタ用導電体１７７とを露出する開口部Ｃ１、Ｃ２を有している。
【０１１２】
赤色、緑色、青色のカラーフィルターＲ、Ｇ、Ｂ上には、平坦化特性に優れていて感光性を有する有機物質、プラズマ化学気相蒸着によって形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【０１１３】
保護膜１８０には、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【０１１４】
保護膜１８０上には、下部膜９０１ｐ、９０６ｐ、９０８ｐ及び上部膜９０１ｑ、９０６ｑ、９０８ｑの二重層からなる複数の画素電極９０１と、複数のコンタクト補助部材９０６、９０８とが形成されている。画素電極９０１とコンタクト補助部材９０６、９０８の下部膜９０１ｐ、９０６ｐ、９０８ｐとはＩＺＯからなり、その上部に位置した上部膜９０１ｑ、９０６ｑ、９０８ｑはＩＴＯからなっている。
【０１１５】
この時、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは５０ｎｍ乃至１５０ｎｍの厚さを有し、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは５ｎｍ乃至２５ｎｍの厚さを有する。特に、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは９０ｎｍであり、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは２０ｎｍであることが最も好ましい。
【０１１６】
画素電極９０１は、コンタクトホール１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的、電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受け、導電体１７７にデータ電圧を伝達する。
【０１１７】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受ける他の表示板の共通電極と共に電場を生成することによって、二つの電極の間の液晶層の液晶分子を再配列させる。
【０１１８】
また、画素電極１９０と共通電極とはキャパシタをなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設け、これを“ストレージキャパシタ”という。ストレージキャパシタは、画素電極９０１及びこれと隣接するゲート線１２１の重畳などで形成され、ストレージキャパシタの静電容量、つまり、蓄積容量を増やすためにゲート線１２１を拡張した突出部１２７を設けて重畳面積を大きくする一方、画素電極１９０と接続され突出部１２７と重畳するストレージキャパシタ用導電体１７７を保護膜１８０下に設けることで二つの間の距離を短くする。
【０１１９】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【０１２０】
コンタクト補助部材１９２、１９９は、コンタクトホール１２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たす。
【０１２１】
以下、図１８及び図１９に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図２０Ａ乃至図２４Ｂ及び図１８と図１９とを参照して詳細に説明する。
【０１２２】
図２０Ａは図１８及び図１９に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図であり、図２０Ｂは図２０ＡのＸＸｂ−ＸＸｂ´線による断面図であり、図２１Ａは図２０Ａの次の段階での薄膜トランジスタ表示板の配置図であり、図２１Ｂは図２１ＡのＸＸＩｂ−ＸＸＩｂ´線による断面図であり、図２２Ａは図２１Ａの段階での薄膜トランジスタ表示板の配置図であり、図２２Ｂは図２２ＡのＸＸＩＩｂ−ＸＸＩＩｂ´線による断面図であり、図２３Ａは図２２Ａの次の段階での薄膜トランジスタ表示板の配置図であり、図２３Ｂは図２３ＡのＸＸＩＩＩｂ−ＸＸＩＩＩｂ´線による断面図であり、図２４Ａは図２３Ａの次の段階での薄膜トランジスタ表示板の配置図であり、図２４Ｂは図２４ＡのＸＸＩＶｂ-ＸＸＩＶｂ´線による断面図である。
【０１２３】
まず、透明なガラスなどからなる絶縁基板１１０上に金属膜をスパッタリングなどで積層する。
【０１２４】
図２０Ａ及び図２０Ｂに示したように、金属膜を順次にパターニングして複数のゲート電極１２４と複数の突出部１２７を含むゲート線１２１とを形成する。
【０１２５】
図２１Ａ及び図２１Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層をフォトエッチングして、複数の線状不純物半導体１６０と複数の突出部１５４を各々含む線状真性半導体１５１を形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２００〜５、００ｎｍ程度が好ましい。
【０１２６】
次に、金属膜をスパッタリングなどによって積層する。
【０１２７】
図２２Ａ及び図２２Ｂに示したように、金属膜をパターニングして複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレイン電極１７５、複数のストレージキャパシタ用導電体１７７を形成する。
【０１２８】
次いで、データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７で覆われずに露出された不純物半導体１６４部分を除去することによって、複数の突出部１６３を各々含む複数の線状オーミックコンタクト部材１６１と複数の島型オーミックコンタクト部材１６５を完成する一方、その下の真性半導体１５１部分を露出させる。露出された真性半導体１５１部分の表面を安定化させるために、酸素プラズマを次いで実施することが好ましい。
【０１２９】
次に、図２３Ａ及び図２３Ｂに示したように、赤、緑、青の顔料を含む感光性有機物質を各々順次に塗布し、フォト工程によって赤、緑、青のカラーフィルターＲ、Ｇ、Ｂを順次に形成する。この時、フォト工程で赤、緑、青のカラーフィルターＲ、Ｇ、Ｂを形成する時、ドレイン電極１７５とストレージキャパシタ用導電体１７７とを露出する開口部Ｃ１、Ｃ２も共に形成する。なぜなら、以後に保護膜１８０にドレイン電極１７５とストレージキャパシタ用導電体パターン１７７とにコンタクトホールを形成する時、プロファイルを良好に形成するためである。
【０１３０】
次に、図２４Ａ及び２４Ｂに示すように、基板１１０に低い誘電率を有して平坦化に優れた有機絶縁物質を塗布したり、４．０以下の低い誘電率を有するａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなどのような低誘電率絶縁物質を化学気相蒸着によって積層したりして保護膜１８０を形成し、マスクを用いたフォトエッチング工程によってゲート絶縁膜１４０と共にパターニングして、コンタクトホール１８２、１８５、１８７、１８９を形成する。この時、ドレイン電極１７５とストレージキャパシタ用導電体１７７とを露出するコンタクトホール１８５、１８７は、カラーフィルターＲ、Ｇ、Ｂに形成されている開口部Ｃ１、Ｃ２の内側に形成する。このように、本発明では、カラーフィルターＲ、Ｇ、Ｂに予め開口部Ｃ１、Ｃ２を形成した後に、保護膜１８０をパターニングしてドレイン電極１７５とストレージキャパシタ用導電体１７７とを露出するコンタクトホール１８５、１８７を形成することによって、コンタクトホール１８５、１８７のプロファイルを良好に形成することができる。
【０１３１】
最後に、図１８及び図１９に示したように、ＩＺＯ層とＩＴＯ層とを蒸着し、マスクを使用してフォトエッチングすることによって、画素電極９０１及びコンタクト補助部材９０６、９０８を形成する。この時、エッチング剤としては、ＩＺＯのエッチング剤を用いる。ＩＺＯのエッチング剤は、塩酸、酢酸、超純水及び界面活性剤が混合された物質である。
【０１３２】
本発明の他の実施形態を示している図２５乃至図３５Ｃを参照して、他の実施形態による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【０１３３】
図２５は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図２６及び図２７は各々図２５に示した薄膜トランジスタ表示板を各々ＸＸＶＩ−ＸＸＶＩ´線及びＸＸＶＩＩ-ＸＸＶＩＩ´線に沿って切断した断面図である。
【０１３４】
図２５乃至図２７に示したように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造は、基板１１０上に複数のゲート電極１２４を含む複数のゲート線１２１が形成されており、外部装置との接続のために幅が拡張されている拡張部１２５を含む。そして、ゲート線１２１と電気的に分離された複数の蓄積電極線１３１とが形成されている。
【０１３５】
蓄積電極線１３１は、共通電圧などの予め決められた電圧の印加を外部から受ける。画素電極９０１とゲート線１２１との重畳によって発生する蓄積容量が十分である場合、蓄積電極線１３１とストレージキャパシタ用導電体１７７とは省略することもできる。
【０１３６】
ゲート線１２１と蓄積電極線１３１との側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度をなす。
【０１３７】
ゲート線１２１上には窒化ケイ素などからなるゲート絶縁膜１４０が形成されている。
【０１３８】
ゲート絶縁膜１４０上部には水素化非晶質シリコンなどからなる複数の線状半導体１５１が形成されており、線状半導体１５１は主に縦方向に延在しており、これから分岐の形態でのび出てゲート電極１２４を覆う複数の突出部１５４が形成されている。また、蓄積電極線１３１の一部を覆う半導体１５７も形成され、前記突出部１５４と蓄積電極線の一部を覆う半導体１５７は接続されている。
【０１３９】
半導体１５１の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質からなる複数の線状オーミックコンタクト部材１６１、１６５、１６７が形成されている。線状コンタクト部材１６１は複数の突出部１６３を有し、この突出部１６３と島型コンタクト部材１６５とは対をなして半導体１５１の突出部１５４上に位置する。一方、蓄積電極線の一部を覆う半導体１５７上にはコンタクト部材１６７が形成され、蓄積電極線の一部を覆う半導体１５７が半導体の突出部１５４と接続されたように、蓄積電極線の一部を覆う半導体の上部に位置するコンタクト部材１６７も島型コンタクト部材１６５と接続される。
【０１４０】
半導体１５１、１５７とオーミックコンタクト部材１６１、１６５、１６７の側面も傾斜しており、傾斜角は３０〜８０度である。
【０１４１】
オーミックコンタクト部材１６１、１６５、１６７及びゲート絶縁膜１４０上には、各々複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７が形成されている。ここで、ドレイン電極１７５とストレージキャパシタ用導電体１７７とは相互接続されている。
【０１４２】
データ線１７１は主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は外部装置との接続のために幅が拡張されている拡張部１７９を含む。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部１７９は周辺領域に位置する。
【０１４３】
各データ線１７１からドレイン電極１７５に向かって枝形状で延在した複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５は互いに分離されており、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、半導体１５１の突出部１５４と共に薄膜トランジスタをなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。ドレイン電極１７５でソース電極１７３の反対側はストレージキャパシタ用導電体１７７と接続されており、ストレージキャパシタ用導電体１７７は蓄積電極線１３１の一部と重畳し、半導体１５７及びオーミックコンタクト部材１６７の上に形成される。
【０１４４】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７も、ゲート線１２１及び蓄積電極線１３１と同様にその側面が基板１１０に対して約３０〜８０度の角度をなすように傾斜している。
【０１４５】
オーミックコンタクト部材１６１、１６５、１６７は、その下部の半導体１５１、１５７とその上部のデータ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７の間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を有しており、半導体１５７はストレージキャパシタ用導電体１７７の下部にあるオーミックコンタクト部材１６７の下部に存在する。
【０１４６】
データ線１７１、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及び露出された半導体１５１部分の上には、平坦化特性に優れていて感光性を有する有機物質、プラズマ化学気相蒸着によって形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【０１４７】
保護膜１８０には、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【０１４８】
保護膜１８０上には、複数の画素電極９０１と、複数のコンタクト補助部材９０６、９０８とが形成されている。このような画素電極９０１は、下部膜９０１ｐ及び上部膜９０１ｑの二重層で形成されている。ここで、画素電極の下部膜９０１ｐはＩＺＯからなり、画素電極の上部膜９０１ｑはＩＴＯからなる。
【０１４９】
画素電極９０１は、コンタクトホール１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的、電気的に接続されて、ドレイン電極１７５からデータ電圧の印加を受け、導電体１７７にデータ電圧を伝達する。
【０１５０】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受けた他の表示板の共通電極と共に電場を生成することによって、二つの電極の間の液晶層の液晶分子を再配列させる。
【０１５１】
また、画素電極９０１と共通電極とはキャパシタをなし、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設け、これを“ストレージキャパシタ”という。ストレージキャパシタは、画素電極９０１と隣接する蓄積電極線１３１の重畳などで形成する。
【０１５２】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【０１５３】
コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たす。
【０１５４】
このようなコンタクト補助部材９０６、９０８も、下部膜９０６ｐ、９０８ｐ及び上部膜９０６ｑ、９０８ｑの二重膜で形成されており、コンタクト補助部材の下部膜９０６ｐ、９０８ｐはＩＺＯからなり、上部膜９０６ｑ、９０８ｑはＩＴＯからなっている。
【０１５５】
画素電極９０１とコンタクト補助部材９０６、９０８との二重層において、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは、５０ｎｍ乃至１５０ｎｍの厚さを有し、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは、５ｎｍ乃至２５ｎｍの厚さを有する。特に、ＩＺＯ層９０１ｐ、９０６ｐ、９０８ｐは９０ｎｍであり、ＩＴＯ層９０１ｑ、９０６ｑ、９０８ｑは２０ｎｍであることが最も好ましい。
【０１５６】
以下、図２５、図２６及び図２７に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図２８Ａ乃至図３５Ｃ、図２５、図２６、及び図２７を参照して詳細に説明する。
【０１５７】
図２８Ａは、図２５乃至図２７に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図であり、図２８Ｂ及び２８Ｃは各々図２８ＡのＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂ´線及びＸＸＶＩＩＩｃ−ＸＸＶＩＩＩｃ´線による断面図であり、図２９Ａ及び２９Ｂは各々図２８ＡのＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂ´線及びＸＸＶＩＩＩｃ−ＸＸＶＩＩＩｃ´線による断面図であって、図２８Ｂ及び図２８Ｃの次の段階での断面図であり、図３０Ａは図２９Ａ及び２９Ｂの次の段階での薄膜トランジスタ表示板の配置図であり、図３０Ｂ及び３０Ｃは各々図３０ＡのＸＸＸｂ−ＸＸＸｂ´線及びＸＸＸｃ−ＸＸＸｃ´線による断面図であり、図３１Ａ、３２Ａ、３３Ａと図３１Ｂ、３２Ｂ、３３Ｂは各々図３０ＡのＸＸＸｂ−ＸＸＸｂ´線及びＸＸＸｃ−ＸＸＸｃ´線による断面図であって、図３０Ｂ及び３０Ｃの次の段階を工程順序によって示したものであり、図３４Ａは図３３Ａ及び３３Ｂの次の段階での薄膜トランジスタ表示板の配置図であり、図３４Ｂ及び３４Ｃは各々図３４ＡのＸＸＸＩＶｂ−ＸＸＸＩＶｂ´線及びＸＸＸＩＶｃ−ＸＸＸＩＶｃ´線による断面図であり、図３５Ａは図３４Ａ乃至図３４Ｃの次の段階での薄膜トランジスタ表示板の配置図であり、図３５Ｂ及び３５Ｃは各々図３５ＡのＸＸＸＶｂ−ＸＸＸＶｂ´線及びＸＸＸＶｃ−ＸＸＸＶｃ´線による断面図である。
【０１５８】
まず、透明なガラスなどからなる絶縁基板１１０上に、金属膜をスパッタリングなどで蒸着する。
【０１５９】
図２８Ａ乃至図２８Ｃに示したように、金属膜をパターニングして複数のゲート電極１２４を含むゲート線１２１を形成し、ゲート線１２１と電気的に分離された複数の蓄積電極線１３１を形成する。
【０１６０】
次に、図２９Ａ及び図２９Ｂに示したように、ゲート絶縁膜１４０、半導体層１５０、中間層１６０を化学気相蒸着法を用いて連続蒸着し、次いで金属膜をスパッタリングなどによって順次に蒸着し、その上に感光膜２１０をコーティングする。
【０１６１】
その後、マスクを通じて感光膜２１０に光を照射した後に現像して、図３０Ｂ及び３０Ｃに示したように、感光膜パターン２１２、２１４を形成する。この時、感光膜パターン２１２、２１４の中で薄膜トランジスタのチャネル部Ｃ、つまり、ソース電極１７３とドレイン電極１７５との間に位置した第１部分２１４は、データ線１７１、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の拡張部が形成される部分（Ａ領域）に位置した第２部分２１２より厚さが薄くなるようにし、その他部分（Ｂ領域）の感光膜は全て除去する。この時、チャネル部Ｃに残っている第１部分２１４の厚さとＡ領域に残っている感光膜２１２の厚さとの比は、後述するエッチング工程で工程条件に応じて異なるようにしなければならず、第１部分２１４の厚さを第２部分２１２の厚さの１／２以下とすることが好ましい。
【０１６２】
このように、位置によって感光膜の厚さを異にする方法はいろいろあり得る。つまり、Ａ領域の光透過量を調節するためにスリットや格子状のパターンを形成したり、半透明膜を用いたりすることができる。この時、スリットの間に位置したパターンの線幅やパターン間の間隔、つまり、スリットの幅は露光の際に使用する露光器の分解能より小さいことが好ましく、半透明膜を用いる場合には、マスクを製作する際に透過率を調節するために、異なる透過率を有する薄膜を用いたり、厚さが異なる薄膜を用いたりすることができる。
【０１６３】
このようなマスクを通じて感光膜に光を照射すれば、光に直接露出される部分では高分子が完全に分解され、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので、高分子は完全分解されない状態であり、遮光膜で覆われた部分では高分子がほとんど分解されない。次いで感光膜を現像すれば、高分子の分子が分解されない部分だけが残り、光が少なく照射された中央部分には、光に全く照射されない部分より薄い厚さの感光膜が残る。この時、露光時間を長くすれば、全ての分子が分解されるので、そのようにならないようにしなければならない。
【０１６４】
このような薄い厚さの感光膜２１４は、リフローが可能な物質からなる感光膜を用い、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクで露光した後に現像し、リフローさせ、感光膜が残留しない部分に感光膜の一部が流れるようにすることによって形成することもできる。
【０１６５】
次に、感光膜パターン２１４及びその下部の膜に対するエッチングを進行させる。この時、Ａ領域にあるデータ線及びその下部の膜がそのまま残っており、チャネル部Ｃには半導体だけが残っていなければならず、残りの部分Ｂにはゲート絶縁膜１４０が露出されなければならない。
【０１６６】
まず、図３１Ａ及び図３１Ｂに示したように、残りの部分Ｂの露出されている導電体を除去して、その下部のオーミックコンタクト部材１６０を露出させる。この過程ではドライエッチングまたはウェットエッチング方法を全て用いることができ、この時、導電体はエッチングされ、感光膜２１２、２１４はほとんどエッチングされない条件下で行うことが良い。しかし、ドライエッチングの場合、導電体のみをエッチングし、感光膜２１２、２１４はエッチングされない条件を求めることが難しいので、感光膜パターン２１２、２１４も共にエッチングされる条件下で行い得る。この場合には、ウェットエッチングの場合より第１部分２１４の厚さを厚くして、この過程で第１部分２１４が除去されて下部の導電体が露出されることが生じないようにする。
【０１６７】
このようにすると、図３１Ａ及び図３１Ｂに示したように、チャネル部Ｃ及びＡ領域の導電体、つまり、データ線１７１、ソース／ドレイン用導電体１７８及びストレージキャパシタ用導電体１７７だけが残り、その他の部分Ｂの導電体は全て除去されて、その下部のオーミックコンタクト部材１６０が露出される。この時、残った導電体１７８は、ソース及びドレイン電極１７３、１７５が分離されずに接続されている点が、図２５乃至図２７と異なる。
【０１６８】
次に、その他の部分Ｂの露出されたオーミックコンタクト部材１６０及びその下部の半導体１５０を感光膜の第１部分２１４と共にドライエッチング方法で同時に除去する。この時のエッチングは、感光膜２１２、２１４、オーミックコンタクト部材１６０及び半導体１５０が同時にエッチングされ、ゲート絶縁膜１４０はエッチングされない条件下で行わなければならない。特に、感光膜２１２、２１４と半導体１５０に対するエッチング比がほとんど同一の条件でエッチングすることが好ましい。例えば、ＳＦ６とＨＣｌの混合気体や、ＳＦ６とＯ２の混合気体を用いると、ほとんど同一の厚さに二つの膜をエッチングすることができる。感光膜２１２、２１４と半導体１５０とに対するエッチング比が同一である場合、第１部分２１４の厚さは、半導体１５０とオーミックコンタクト部材１６０との厚さを合せたものと同一であるか、またはそれより小さくなければならない。
【０１６９】
このようにすると、図３２Ａ及び図３２Ｂに示したように、チャネル部Ｃの第１部分２１４が除去されて、ソース／ドレイン用導電体１７８が露出される。一方、Ａ領域の第２部分２１２もエッチングされるので、厚さが薄くなる。
【０１７０】
次いで、アッシングを通じてチャネル部Ｃのソース／ドレイン用導電体１７８の表面に残存する感光膜の残りを除去する。
【０１７１】
次に、チャネル部Ｃのソース／ドレイン用導電体１７８及びその下部のオーミックコンタクト部材１６０をエッチングして除去する。この時、エッチングはソース／ドレイン用導電体１７８とオーミックコンタクト部材１６０との全てに対してドライエッチングだけで行うこともでき、ソース／ドレイン用導電体１７８に対してはウェットエッチングで、オーミックコンタクト部材１６０に対してはドライエッチングで行うこともできる。前者の場合、ソース／ドレイン用導電体１７８とオーミックコンタクト部材１６０とのエッチング選択比が大きい条件下でエッチングを行うことが好ましく、これはエッチング選択比が大きくない場合、エッチング終点を求めることが難しいので、チャネル部Ｃに残る半導体の厚さを調節することが容易でないためである。ウェットエッチングとドライエッチングとを交互に行う後者の場合には、ウェットエッチングされるソース／ドレイン用導電体１７８の側面はエッチングされるが、ドライエッチングされるオーミックコンタクト部材１６０はほとんどエッチングされないので、階段状に形状される。オーミックコンタクト部材１６０及び半導体１５０をエッチングする際に用いるエッチング気体の例としては、ＣＦ４とＨＣｌの混合気体や、ＣＦ４とＯ２の混合気体があり、ＣＦ４とＯ２を用いると均一な厚さで半導体１５０を残すことができる。この時、図３３Ｂに示したように、半導体１５４の一部が除去されて厚さが薄くなることもでき、感光膜パターンの第２部分２１２がエッチングされてその下部のデータ線が露出されることがないように、感光膜パターンが厚いことが好ましいのは勿論である。
【０１７２】
このようにすると、図３３Ａ及び図３３Ｂに示したように、ソース電極１７３とドレイン電極１７５とが分離されながら、データ線１７１とその下部のオーミックコンタクト部材１６１、１６３、１６５とが完成される。
【０１７３】
最後に、Ａ領域に残っている感光膜の第２部分２１２を除去する。しかし、第２部分２１２の除去は、チャネル部Ｃのソース／ドレイン用導電体１７８を除去した後、その下のオーミックコンタクト部材１６０を除去する前に行われるようにしてもよい。
【０１７４】
前述したように、ウェットエッチングとドライエッチングとを交互に行うか、またはドライエッチングのみを用いることができる。後者の場合には、一つの種類のエッチングのみを用いるので、工程が比較的に簡便であるが、適当なエッチング条件を求めることが難しい。反面、前者の場合には、エッチング条件を求めることが比較的に容易であるが、工程が後者に比べて面倒な点がある。
【０１７５】
このようにして、図３３Ａ及び図３３Ｂに示した状態を完成した後、図３４Ａ乃至図３４Ｃに示したように、赤、緑、青の顔料を含む感光性物質を塗布し、露光及び現像工程を通じたフォト工程によってパターニングして、赤、緑、青のカラーフィルターＲ、Ｇ、Ｂを順次に形成する同時に、赤、緑、青のカラーフィルターＲ、Ｇ、Ｂにドレイン電極１７５及びストレージキャパシタ用導電体１７７を露出する開口部Ｃ１、Ｃ２も共に形成する。
【０１７６】
この時、薄膜トランジスタのチャネル部Ｃの上部に赤または緑のカラーフィルターからなる光遮断層を形成することができ、これは薄膜トランジスタのチャネル部Ｃに入射する短波長の可視光線をより完全に遮断したり吸収させたりするためである。
【０１７７】
次に、基板１１０の上部に赤、緑、青のカラーフィルターＲ、Ｇ、Ｂを覆う保護膜１８０をアクリル系の有機物質で塗布したり、４．０以下の低誘電率絶縁物質を化学気相蒸着によって積層したりし、マスクを用いたフォトエッチング工程で保護膜１８０をゲート絶縁膜１４０と共にパターニングして、ドレイン電極１７５、ゲート線の拡張部１２５、データ線の拡張部１７９及びストレージキャパシタ用導電体１７９を各々露出するコンタクトホール１８２、１８５、１８７、１８９を形成する。この時、データ線の拡張部１７９及びストレージキャパシタ用導電体１７７を各々露出するコンタクトホール１８９、１８７は、カラーフィルターＲ、Ｇ、Ｂの開口部Ｃ１、Ｃ２の内側に形成して、コンタクトホール１８７、１８９のプロファイルを良好に形成する。
【０１７８】
最後に、図２５乃至図２７に示したように、ＩＺＯ及びＩＴＯ層を蒸着し、マスクを使用してフォトエッチング工程でエッチングして、画素電極９０１と、コンタクト補助部材９０６、９０８を形成する。この時、エッチング剤としてはＩＺＯのエッチング剤を用いる。ＩＺＯのエッチング剤は、塩酸、酢酸、超純水及び界面活性剤が混合された物質である。
【０１７９】
一方、本発明の他の実施形態を示している図３６乃至図４５を参照して、他の実施形態による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【０１８０】
図３６は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図３７は図３６のＸＸＸＶＩＩ−ＸＸＸＶＩＩ´線による断面図である。
【０１８１】
本実施形態は、図１及び図２に示された実施形態とほとんど同一の構造を有しているが、画素電極９０１は単一層で形成されているという点が異なる。コンタクト補助部材９０６、９０８は、図１及び図２の実施形態と同様に、ＩＺＯ及びＩＴＯの二重層で形成されている。以下、詳細に説明する。
【０１８２】
絶縁基板１１０上に、ゲート信号を伝達し、主に横方向に延在している複数のゲート線１２１が形成されている。
【０１８３】
各ゲート線１２１の一部は複数のゲート電極１２４をなす。また、各ゲート線１２１は外部装置との接続のために幅が拡張されている拡張部１２５を含む。ゲート線１２１のほとんどは表示領域に位置するが、ゲート線１２１の拡張部１２５は周辺領域に位置する。
【０１８４】
ゲート線１２１は、物理的性質が異なる二つの膜、つまり、下部膜１２１ｐとその上の上部膜１２１ｑとを含む。上部膜１２１ｑはゲート信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属からなる。これとは異なって、下部膜１２１ｐは、他の物質、特にＩＴＯ及びＩＺＯとの物理的、化学的、電気的コンタクト特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金[例：モリブデン−タングステン（ＭｏＷ）合金]、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などからなる。下部膜１２１ｐと上部膜１２１ｑとの組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。図３７において、ゲート電極１２４の下部膜と上部膜とは各々図面符号１２４ｐ、１２４ｑで示されている。そして、ゲート線１２１の拡張部１２５も上部膜１２５ｑと下部膜１２５ｐとを含む。
【０１８５】
また、下部膜１２１ｐと上部膜１２１ｑとの側面は各々傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０度をなす。
【０１８６】
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
【０１８７】
ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（非晶質シリコンは、略してａ−Ｓｉと記す。）などからなる複数の半導体１５０が形成されている。半導体１５０は主にゲート電極１２４上に形成されており、半導体１５０はゲート電極１２４より広い面積を覆っている。
【０１８８】
半導体１５０の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた複数の島型オーミックコンタクト部材１６３、１６５が形成されている。島型オーミックコンタクト部材は二つに分けられており、互いに対をなして半導体上に位置する。
【０１８９】
半導体１５０とオーミックコンタクト部材１６３、１６５の側面も傾斜しており、傾斜角は３０〜８０度をなす。
【０１９０】
オーミックコンタクト部材１６３、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１と複数のドレイン電極１７５とが形成されている。
【０１９１】
データ線１７１は主に縦方向に延在してゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は外部装置との接続のために幅が拡張されている拡張部１７９を含む。データ線１７１のほとんどは表示領域に位置するが、データ線１７１の拡張部１７９は周辺領域に位置する。
【０１９２】
各データ線１７１からドレイン電極１７５に向かって延在した複数の枝がソース電極１７３をなす。一対のソース電極１７３とドレイン電極１７５とは互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は半導体１５０と共に薄膜トランジスタをなし、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間の突出部１５０に形成される。
【０１９３】
データ線１７１とドレイン電極１７５とも、モリブデン（Ｍｏ）、モリブデン合金、クロム（Ｃｒ）などの下部膜１７１ｐ、１７５ｐと、その上に位置したアルミニウム系または銀系金属である上部膜７１ｑ、１７５ｑとで構成される。そして、データ線１７１の拡張部１７９も上部膜１７９ｑと下部膜１７９ｐとを有する。
【０１９４】
データ線１７１及びドレイン電極１７５の下部膜１７１ｐ、１７５ｐと上部膜１７１ｑ、１７５ｑとも、ゲート線１２１と同様にその側面が約３０〜８０度の角度で傾斜している。
【０１９５】
オーミックコンタクト部材１６１、１６５は、その下部の半導体１５０とその上部のデータ線１７１及びドレイン電極１７５との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を有している。
【０１９６】
データ線１７１、ドレイン電極１７５及び露出された半導体１５０部分の上には、平坦化特性に優れていて感光性を有する有機物質、プラズマ化学気相蒸着によって形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなど誘電率４．０以下の低誘電率絶縁物質、または無機物質である窒化ケイ素などからなる保護膜１８０が形成されている。
【０１９７】
保護膜１８０には、ドレイン電極１７５及びデータ線１７１の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８９が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の拡張部１２５を露出する複数のコンタクトホール１８２が形成されている。
【０１９８】
保護膜１８０上には、ＩＺＯの単一層からなる複数の画素電極９０１と、ＩＺＯ及びＩＴＯの二重層からなる複数のコンタクト補助部材９０６、９０８とが形成されている。
【０１９９】
画素電極９０１は、コンタクトホール１８５を通じてドレイン電極１７５と各々物理的、電気的に接続され、ドレイン電極１７５からデータ電圧の印加を受ける。
【０２００】
データ電圧が印加された画素電極９０１は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子を再配列させる。
【０２０１】
また、画素電極９０１と共通電極とは、キャパシタ（以下、“液晶キャパシタ”と言う）をなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持しており、液晶キャパシタの電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設ける場合もある。
【０２０２】
画素電極９０１は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しないこともある。
【０２０３】
コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続される。コンタクト補助部材９０６、９０８は、ゲート線１２１及びデータ線１７１の各拡張部１２５、１７９と外部装置との接着性を補完し、これらを保護する役割を果たすものであって、必須のものではなく、これらの適用可否は選択的である。このようなコンタクト補助部材９０６、９０８も、下部膜９０６ｐ、９０８ｐと上部膜９０６ｑ、９０８ｑとの二重膜からなっている。ここで、下部膜９０６ｐ、９０８ｐはＩＺＯからなり、上部膜９０６ｑ、９０８ｑはＩＴＯからなっている。
【０２０４】
次に、図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図３８Ａ乃至図４５、図３６、及び図３７を参照して詳細に説明する。
【０２０５】
図３８Ａ、３９Ａ、４０Ａ及び４１Ａは、図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図であり、図３８Ｂは図３８ＡのＸＸＸＶＩＩＩｂ−ＸＸＸＶＩＩＩｂ´線による断面図であり、図３９Ｂは図３９ＡのＸＸＸＩＸｂ−ＸＸＸＩＸｂ´線による断面図であって、図３８Ｂの次の段階を示した断面図であり、図４０Ｂは図４０ＡのＸＬｂ−ＸＬｂ´線による断面図であって、図３９Ｂの次の段階を示した断面図であり、図４１Ｂは図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４０Ｂの次の段階を示した断面図であり、図４２は図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４１の次の段階を示した断面図であり、図４３は図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４２の次の段階でカラーフィルター表示板が結合された状態を示した断面図であり、図４４は図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４３の次の段階を示した断面図であり、図４５は図４４に示した液晶表示装置を製造するためのシャドーマスクを示した図面である。
【０２０６】
まず、透明なガラスなどからなる絶縁基板１１０上に二つの層の金属膜、つまり、下部金属膜と上部金属膜とをスパッタリングなどで順次に積層する。上部金属膜はＡｌ−Ｎｄ合金などアルミニウム系金属からなり、２５０ｎｍ程度の厚さを有することが好ましい。Ａｌ−Ｎｄのスパッタリング標的は２ａｔｍ％のＮｄを含むことが良い。
【０２０７】
図３８Ａ及び図３８Ｂに示したように、上部金属膜と下部金属膜とを順次にパターニングして、複数のゲート電極１２４を含むゲート線１２１を形成する。
【０２０８】
図３９Ａ及び図３９Ｂに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層とをフォトエッチングして、複数の不純物半導体１６０を含む真性半導体１５０を形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２００〜５００ｎｍ程度が好ましい。
【０２０９】
次に、図４０Ａ及び図４０Ｂに示したように、二つの層の金属膜、つまり、下部膜と上部膜とをスパッタリングなどで順次に積層する。下部膜はモリブデン、モリブデン合金、クロムからなり、５０ｎｍ程度の厚さを有することが好ましい。上部膜は２５０ｎｍ程度の厚さを有することが好ましく、標的材料としては、アルミニウムまたは２ａｔｏｍｉｃ％のＮｄを含むＡｌ−Ｎｄ合金が適切であり、スパッタリング温度は１５０℃程度が好ましい。
【０２１０】
次に、上部膜をウェットエッチングで、下部膜をドライエッチングで順次にパターニングするか、または二つの膜を全てウェットエッチングでパターニングして、複数のソース電極１７３を各々含む複数のデータ線１７１と複数のドレイン電極１７５とを形成する。下部膜１７１ｐがモリブデンまたはモリブデン合金膜である場合には、上部膜１７１ｑと一つのエッチング条件でパターニングすることができる。
【０２１１】
次に、データ線１７１、ドレイン電極１７５で覆われずに露出された不純物半導体１６０部分を除去することによって、複数のオーミックコンタクト部材１６０を完成する一方、その下の真性半導体１５０部分を露出させる。露出された真性半導体１５０部分の表面を安定化させるために、酸素プラズマを次いで実施することが好ましい。
【０２１２】
次に、図４１Ａ及び図４１Ｂに示すように、保護膜１８０を積層し、その上に感光膜をコーティングした後、フォトマスクを通じて感光膜に光を照射した後に現像する。その後、アッシング工程などエッチング段階を通じて複数のコンタクトホール１８２、１８５、１８９を形成する。このような部分の除去はドライエッチングで行い、ゲート絶縁膜１４０と保護膜１８０に対して実質的に同一のエッチング比を有するエッチング条件で実施する。
【０２１３】
次に、図３６及び図４２に示したように、ＩＺＯを蒸着してフォトエッチングし、ドレイン電極上に形成されるコンタクトホール１８５を通じてドレイン電極１７５と接続される画素電極９０１と、ゲート線１２１及びデータ線１７１の拡張部１２５、１７９上に形成されるコンタクトホール１８２、１８９を通じてデータ線の拡張部１２５とゲート線の拡張部１７９と各々接続されるコンタクト補助部材９０６、９０８の下部層９０６ｐ、９０８ｐとを形成する。ＩＺＯを積層する前の予熱工程で用いる気体は窒素が好ましい。これは、コンタクトホール１８２、１８５、１８９を通じて露出されている金属膜１２５、１７５、１７９の上部に金属酸化膜が形成されることを防止するためである。
【０２１４】
以上のように、画素電極９０１をＩＺＯを用いて形成すれば、フォトエッチングの際にクロム、アルミニウムなどのエッチング剤を使用することができるので、下部配線の損傷が減少するという長所がある。しかし、ゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続されるコンタクト補助部材９０６、９０８をＩＺＯで形成した場合には、グロステスト（Ｇｒｏｓｓ Ｔｅｓｔ;ＧＴ）段階でコンタクト補助部材９０６、９０８のＣ、Ｓｉ成分が探針の表面に吸着されることによって、検査を難しくする問題点がある。
【０２１５】
これを防止するために、本発明では、図３６及び図３７に示したように、ＩＺＯで形成したコンタクト補助部材の下部層９０６ｐ、９０８ｐ上にだけＩＴＯを別途に蒸着する。
【０２１６】
以下、ＩＺＯで形成したコンタクト補助部材の下部層９０６ｐ、９０８ｐにだけＩＴＯを別途に蒸着する段階について、詳細に説明する。
【０２１７】
図４３には、図３６及び図４２に示されているように、ＩＺＯだけで形成された画素電極９０１とコンタクト補助部材の下部層９０６ｐ、９０８ｐとが形成されている薄膜トランジスタ表示板１００に、共通電極２７０、カラーフィルター２３０及びブラックマトリックス２２０が形成されているカラーフィルター基板２００を付着させた液晶表示装置を示した。
【０２１８】
図４３に示されているように、ＩＺＯだけで形成された画素電極９０１及び保護膜１８０上に、液晶の配向を決定する配向膜１１を形成する。そして、配向膜１１上に液晶表示装置のセルギャップを維持するためのスペーサ３２０を形成する。そして、薄膜トランジスタ表示板の枠組みにシール材３１０を形成する。ここで、シール材３１０は、液晶を滴下する方式の場合には、閉曲線をなすように形成し、薄膜トランジスタ表示板とカラーフィルター表示板とを結合した後に注入する方式の場合には、注入口を設けなければならないので開曲線で形成する。
【０２１９】
液晶を滴下する方式の場合には、シール材３１０が取囲む空間に液晶を滴下して満たし、カラーフィルター表示板２００を結合する。
【０２２０】
液晶を後で注入する方式の場合には、薄膜トランジスタ表示板とカラーフィルター表示板とを結合して、その間に液晶が注入される空間を形成した後、液晶を注入し、液晶注入口を密封する。
【０２２１】
シール材３１０の外部には、薄膜トランジスタ表示板に形成されている配線からカラーフィルター表示板の共通電極２７０に共通電位を印加するための短絡６０を形成する。
【０２２２】
次に、図４４に示されているように、上記の製造された液晶表示装置のゲート線の拡張部１２５及びデータ線の拡張部１７９と各々接続されるコンタクト補助部材９０６ｐ、９０８ｐ上にだけ別途のＩＴＯ層９０６ｑ、９０８ｑを形成する。
【０２２３】
このために、図４５に示されているように、シャドーマスク（Ｓｈａｄｏｗ ｍａｓｋ）５を用いて蒸発蒸着（Ｅｖａｐｏｒａｔｉｏｎ）する方法によって、ＩＴＯ層９０６ｑ、９０８ｑをＩＺＯからなるコンタクト補助部材の下部層９０６ｐ、９０８ｐ上に形成する。
【０２２４】
蒸発蒸着は、薄膜で蒸着される物質を蒸発させることで基板に蒸着させる方法であって、熱的加熱によって蒸発させたり、電子ビームで加熱して蒸発させたりする方法などがある。
【０２２５】
物質にプラズマ状態のイオン衝撃を与えて基板に蒸着させるスパッタリングとは異なって、蒸発蒸着は低真空でも可能であり、高いエネルギーが要求されないという長所がある。また、シャドーマスクを用いて選択的に必要な部分にだけ蒸着することができるという長所がある。
【０２２６】
このような蒸発蒸着方法は、薄膜トランジスタ表示板１００及びカラーフィルター基板２００を付着させ、その間に液晶を注入して液晶パネルを形成し、大型基板をセル単位で切断した後に実施する。つまり、モジュール工程以前のビジュアルテストを進行する前に実施することが好ましい。
【０２２７】
蒸発蒸着方法によってＩＴＯ層をＩＺＯで形成されたコンタクト補助部材に形成する工程は、大型基板をセル単位で切断した後に、シャドーマスクを用いてコンタクト補助部材の部分だけを選択的に蒸着するため、基板の大型化にも柔軟に対応可能であるという長所がある。
【０２２８】
シャドーマスク５は、ＩＺＯで形成されたコンタクト補助部材の下部層９０６ｐ、９０８ｐが形成されている部分だけが露出されるように、ボンディングパッドに対応する部分が切開されている。つまり、シャドーマスク５は、ゲート線の拡張部１２５と接続されるコンタクト補助部材の下部層９０６ｐに対応する部分であるゲート切開部５ａと、データ線の拡張部１７９と接続されるコンタクト補助部材の下部層９０８ｐに対応する部分であるデータ切開部５ｂとを含む。
【０２２９】
従って、コンタクト補助部材９０６、９０８は、下部層９０６ｐ、９０８ｐがＩＺＯであり、上部層９０６ｑ、９０８ｑがＩＴＯである二重層となるため、グロステストの際に探針とコンタクト補助部材の上層であるＩＴＯ９０６ｑ、９０８ｑが接触されるので、グロステストの際に探針に異物がつかない。
【０２３０】
一方、このような発明の核心は有機ＥＬディスプレイにも適用可能であり、以下に有機ＥＬディスプレイでの実施形態について説明する。有機ＥＬディスプレイに対する内容は２つの実施形態に分けて記述し、図４６から図６２Ｂまでの図面と、図６３から図６７までの図面に各々示されている。実施形態を説明するに当たって、非晶質シリコンを薄膜トランジスタの半導体として用いる有機発光表示装置用薄膜トランジスタ表示板を例に挙げて説明する。
【０２３１】
図４６は本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の配置図であり、図４７及び図４８は各々図４６のＸＬＶＩＩ−ＸＬＶＩＩ´線及びＸＬＶＩＩＩ-ＸＬＶＩＩＩ´線による断面図であり、図４９及び図５０は図４６のＸＬＩＸ−ＸＬＩＸ´線及びＬ−Ｌ´線による断面図である。
【０２３２】
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は主に横方向に延在しており、各ゲート線１２１の一部は突出して複数の第１ゲート電極１２４ａをなす。また、ゲート線１２１と同一層で第２ゲート電極１２４ｂが形成されており、第２ゲート電極１２４ｂには縦方向に延在した蓄積電極１３３が接続されている。
【０２３３】
ゲート線１２１、第１及び第２ゲート電極１２４ａ、１２４ｂ、及び蓄積電極１３３は物理的性質が異なる二つの膜を含むようにしてもよい。一つの導電膜はゲート信号の遅延や電圧降下を減らすことができるように低い比抵抗の金属、例えば、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属からなることが好ましい。これとは異なって、他の導電膜は、他の物質、特にＩＺＯまたはＩＴＯとの物理的、化学的、電気的コンタクト特性に優れた物質、例えば、モリブデン（Ｍｏ）、モリブデン合金［例：モリブデン−タングステン（ＭｏＷ）合金］、クロム（Ｃｒ）などからなることが好ましい。下部膜と上部膜の組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
【０２３４】
ゲート線１２１と蓄積電極１３３の側面は傾斜しており、傾斜角は基板１１０に対して３０〜８０度をなす。
【０２３５】
ゲート線１２１上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
【０２３６】
ゲート絶縁膜１４０上部には、水素化非晶質シリコン（非晶質シリコンは、略してａ−Ｓｉと記す。）などからなる複数の線状半導体１５１と島型半導体１５４ｂとが形成されている。線状半導体１５１は主に縦方向に延在しており、これから複数の突出部が第１ゲート電極１２４ａに向かってのび出て、第１ゲート電極１２４ａと重畳する第１チャネル部１５４ａをなしている。また、線状半導体１５１は、ゲート線１２１と合う地点付近で幅が拡張されている。島型半導体１５４ｂは、第２ゲート電極１２４ｂと交差する第２チャネル部を含み、蓄積電極１３３と重畳する蓄積電極部１５７を有する。
【０２３７】
第１半導体１５１及び第２半導体１５４ｂの上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた複数の線状及び島型オーミックコンタクト部材１６１、１６５ａ、１６３ｂ、１６５ｂが形成されている。線状コンタクト部材１６１は複数の突出部１６３ａを有しており、この突出部１６３ａと島型コンタクト部材１６５ａとは対をなして第１半導体１５１の突出部１５４ａ上に位置する。また、島型コンタクト部材１６３ｂ、１６５ｂは第２ゲート電極１２４ｂを中心に対向して対をなし、第２半導体１５４ｂの上部に位置する。
【０２３８】
半導体１５１、１５４ｂとオーミックコンタクト部材１６１、１６５ａ、１６３ｂ、１６５ｂとの側面も傾斜しており、傾斜角は３０〜８０度である。
【０２３９】
オーミックコンタクト部材１６１、１６５ａ、１６３ｂ、１６５ｂ及びゲート絶縁膜１４０上には各々複数のデータ線１７１、複数の第１ドレイン電極１７５ａ、複数の電源線１７２、及び第２ドレイン電極１７５ｂが形成されている。
【０２４０】
データ線１７１及び電源線１７２は、主に縦方向に延在してゲート線１２１と交差し、データ電圧と電源電圧とを各々伝達する。各データ線１７１から第１ドレイン電極１７５ａに向かって延在した複数の枝が第１ソース電極１７３ａをなし、各電源線１７２から第２ドレイン電極１７５ｂに向かって延在した複数の枝が第２ソース電極１７３ｂをなす。一対の第１及び第２ソース電極１７３ａ、１７３ｂと第１及び第２ドレイン電極１７５ａ、１７５ｂとは互いに分離されており、各々第１及び第２ゲート電極１２４ａ、１２４ｂに対して互いに反対側に位置する。
【０２４１】
第１ゲート電極１２４ａ、第１ソース電極１７３ａ及び第１ドレイン電極１７５ａは、線状半導体１５１の突出部１５４ａと共にスイッチング薄膜トランジスタをなし、第２ゲート電極１２４ｂ、第２ソース電極１７３ｂ及び第２ドレイン電極１７５ｂは、島型半導体１５４ｂと共に駆動薄膜トランジスタをなす。このとき、電源線１７２は島型半導体１５４ｂの蓄積電極部１５７と重畳する。
【０２４２】
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び電源線１７２は、モリブデン（Ｍｏ）、モリブデン合金を含むが、二重膜または三重膜の構造である場合にアルミニウム系の導電膜を含むようにしてもよい。二重膜の場合、アルミニウム系の導電膜はモリブデン系の導電膜下部に位置することが好ましく、三重膜の場合には、アルミニウム系の導電膜が中間層に位置することが好ましい。
【０２４３】
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ及び電源線１７２も、ゲート線１２１と同様にその側面が約３０〜８０度の角度で傾斜している。
【０２４４】
オーミックコンタクト部材１６１、１６３ｂ、１６５ａ、１６５ｂは、その下部の第１半導体１５１及び第２半導体１５４ｂと、その上部のデータ線１７１、第１ドレイン電極１７５ａ、１７５ｂ、電源線１７２との間にだけ存在し、コンタクト抵抗を低くする役割を果たす。線状半導体１５１は、第１ソース電極１７３ａと第１ドレイン電極１７５ａとの間をはじめとして、データ線１７１及び第１ドレイン電極１７５ａで覆われずに露出された部分を有しており、大部分の所では線状半導体１５１の幅がデータ線１７１の幅より小さいが、前述のようにゲート線１２１と合う部分で幅が大きくなって、ゲート線１２１による段差部分でデータ線１７１が断線することを防止する。
【０２４５】
データ線１７１、第１及び第２ドレイン電極１７５ａ、１７５ｂ、電源線１７２、及び露出された半導体１５１、１５４ｂ部分の上には、平坦化特性に優れていて感光性を有する有機物質、またはプラズマ化学気相蒸着によって形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ：Ｆなどの低誘電率絶縁物質などからなる保護膜１８０が形成されている。
【０２４６】
保護膜１８０を有機物質で形成する場合には、半導体１５１及び第２半導体１５４ｂが露出された部分に有機物質が直接接触することを防止するために、有機膜の下部に窒化ケイ素または酸化ケイ素からなる無機絶縁膜を追加的に形成するようにしてもよい。
【０２４７】
保護膜１８０には、第１ドレイン電極１７５ａ、第２ゲート電極１２４ｂ、第２ドレイン電極１７５ｂ、及びゲート線の拡張部１２５とデータ線の拡張部１７９を各々露出する複数のコンタクトホール１８５、１８３、１８１、１８２、１８９が形成されている。
【０２４８】
ここで、保護膜１８０に形成されているデータ線１７１及びゲート線１２１の拡張部１２５、１７９を露出するコンタクトホール１８２、１８９は、外部の駆動回路出力端とデータ線１７１及びゲート線１２１の拡張部１２５、１７９とを接続するためのものである。このとき、駆動回路出力端とゲート線１２１及びデータ線１７１の拡張部１２５、１７９との間には異方性導電フィルムが設けられ、物理的接着と電気的接続を図る。しかし、基板１１０の上部に駆動回路を直接形成する場合には、ゲート線１２１とデータ線１７１とは駆動回路の出力端と接続された状態で形成されるので、別途のコンタクトホールは要しない。場合によっては、ゲート駆動回路は基板１１０に直接形成し、データ駆動回路は別途のチップ形態で実装することもできるが、この場合にはデータ線１７１の拡張部１７９を露出するコンタクトホール１８９だけを形成する。
【０２４９】
コンタクトホール１８５、１８３、１８１、１８２、１８９は、第１及び第２ドレイン電極１７５ａ、１７５ｂ、第２ゲート電極１２４ｂ、及びゲート線の拡張部１２５とデータ線の拡張部１７９とを露出するが、コンタクトホール１８５、１８３、１８１、１８２、１８９では後で形成される導電膜とのコンタクト特性を確保するために、アルミニウム系の導電膜が露出されないことが好ましく、露出される場合には全面エッチングを通じて除去することが好ましい。
【０２５０】
保護膜１８０上には、複数の画素電極９０１、複数の接続部材９０２、及び複数のコンタクト補助部材９０６、９０８が形成されている。
【０２５１】
画素電極９０１は、コンタクトホール１８５を通じて第２ドレイン電極１７５ｂと各々物理的・電気的に接続されており、接続部材９０２はコンタクトホール１８１、１８３を通じて第１ドレイン電極１７５ａと第２ゲート電極１２４ｂを接続する。コンタクト補助部材９０６、９０８は、コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９に各々接続されている。
【０２５２】
画素電極９０１、接続部材９０２及びコンタクト補助部材９０６、９０８は、ＩＺＯ層９０１ｐ、９０２ｐ、９０６ｐ、９０８ｐとＩＴＯ層９０１ｑ、９０２ｑ、９０６ｑ、９０８ｑとの二重層からなっており、好ましくは、画素電極９０１、接続部材９０２及びコンタクト補助部材９０６、９０８の下部がＩＺＯ層９０１ｐ、９０２ｐ、９０６ｐ、９０８ｐであり、上部がＩＴＯ層９０１ｑ、９０２ｑ、９０６ｑ、９０８ｑである。
【０２５３】
保護膜１８０上部には、有機絶縁物質または無機絶縁物質からなっていて、有機発光セルを分離させるための隔壁８０３が形成されている。隔壁８０３は画素電極９０１の周縁周辺を囲んで有機発光層７０が満たされる領域を限定している。
【０２５４】
隔壁８０３に囲まれた画素電極９０１上の領域には有機発光層７０が形成されている。有機発光層７０は赤色、緑色、青色のうちのいずれか一つの光を発する有機物質からなり、赤色、緑色及び青色の有機発光層７０が順に反復的に配置されている。
【０２５５】
隔壁８０３上には、隔壁８０３と同一の模様のパターンからなっていて、金属のように低い比抵抗を有する導電物質からなる補助電極２７２が形成されている。補助電極２７２は、以後に形成される共通電極２７０と接触して、共通電極２７０の抵抗を減少させる役割を果たす。
【０２５６】
隔壁８０３、有機発光層７０及び補助電極２７２上には共通電極２７０が形成されている。共通電極２７０はアルミニウムなどの低抵抗金属からなる。ここでは、背面発光型有機発光表示装置を例示しているが、前面発光型有機発光表示装置、または両面発光型有機発光表示装置の場合には、共通電極２７０をＩＴＯまたはＩＺＯなどの透明な導電物質で形成する。
【０２５７】
図４６乃至図５０に示した有機発光表示装置用薄膜トランジスタ表示板を製造する方法について、図５１乃至図６２Ｂ及び図４６乃至図５０を参照して詳細に説明する。
【０２５８】
図５１、図５３、図５５、図５７、図５９、図６１は、図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図であり、図５２Ａ、図５２Ｂ及び図５２Ｃは、図５１のＬＩＩａ−ＬＩＩａ´線、ＬＩＩｂ−ＬＩＩｂ´線及びＬＩＩｃ−ＬＩＩｃ´線による断面図であり、図５４Ａ、図５４Ｂ及び図５４Ｃは、図５３のＬＩＶａ−ＬＩＶａ´線、ＬＩＶｂ−ＬＩＶｂ´線及びＬＶＩｃ−ＬＶＩｃ´線による断面図であり、図５６Ａ、図５６Ｂ、図５６Ｃ及び図５６Ｄは、図５５のＬＶＩａ−ＬＶＩａ´線、ＬＶＩｂ−ＬＶＩｂ´線、ＬＶＩｃ-ＬＶＩｃ´線及びＬＶＩｄ-ＬＶＩｄ´線による断面図であり、図５８Ａ、図５８Ｂ、図５８Ｃ及び図５８Ｄは、図５７のＬＶＩＩＩａ−ＬＶＩＩＩａ´線、ＬＶＩＩＩｂ−ＬＶＩＩＩｂ´線、ＬＶＩＩＩｃ−ＬＶＩＩＩｃ´線及びＬＶＩＩＩｄ−ＬＶＩＩＩｄ´線による断面図であり、図６０Ａ、図６０Ｂ、図６０Ｃ及び図６０Ｄは、図５９のＬＸａ−ＬＸａ´線、ＬＸｂ−ＬＸｂ´線、ＬＸｃ−ＬＸｃ´線及びＬＸｄ−ＬＸｄ´線による断面図であり、図６２Ａ及び図６２Ｂは、図６１のＬＸＩＩａ−ＬＸＩＩａ´線及びＬＸＩＩｂ−ＬＸＩＩｂ´線による断面図である。
【０２５９】
まず、図５１乃至図５２Ｃに示すように、透明なガラスなどからなる絶縁基板１１０上にゲート用導電物質を積層し、感光膜パターンを用いたフォトエッチング工程でパターニングして、複数の第１ゲート電極１２４ａを含むゲート線１２１と第２ゲート電極１２４ｂ及び蓄積電極１３３とを形成する。
【０２６０】
次に、図５３乃至図５４Ｃに示したように、ゲート絶縁膜１４０、真性非晶質シリコン層、不純物非晶質シリコン層の３層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層とをフォトエッチングして、複数の線状不純物半導体１６４と複数の突出部１５４とを各々含む第１半導体１５１及び第２半導体１５４ｂを形成する。ゲート絶縁膜１４０の材料としては窒化ケイ素が良く、積層温度は２５０〜５００℃、厚さは２００〜５００ｎｍ程度が好ましい。
【０２６１】
次に、図５５乃至図５６Ｄに示したように、アルミニウム、またはアルミニウム合金、またはクロム、またはモリブデン、またはモリブデン合金を含む導電膜を単一膜または多層膜で積層して、その上部に感光膜を形成し、これをエッチングマスクで導電膜をパターニングして、複数の第１ソース電極１７３ａを有する複数のデータ線１７１、複数の第１及び第２ドレイン電極１７５ａ、１７５ｂ、及び複数の第２ソース電極１７３ｂを有する電源線１７２を形成する。
【０２６２】
次に、データ線１７１、電源線７２及び第１及び第２ドレイン電極１７５ａ、１７５ｂの上部の感光膜を除去するか、またはそのまま置いた状態で、露出された不純物半導体１６４の部分を除去することによって、複数の突出部１６３ａを各々含む複数の線状オーミックコンタクト部材１６１と複数の島型オーミックコンタクト部材１６５ａ、１６５ｂ、１６３ｂとを完成する一方、その下の線状真性半導体１５１及び島型真性半導体１５４ｂの一部分を露出させる。
【０２６３】
次に、真性半導体１５１、１５４ｂの露出された表面を安定化させるために、酸素プラズマを次いで実施することが好ましい。
【０２６４】
次に、図５７乃至図５８Ｄに示したように、有機絶縁物質または無機絶縁物質を塗布して保護膜１８０を形成し、フォト工程でドライエッチングして複数のコンタクトホール１８９、１８５、１８３、１８１、１８２を形成する。コンタクトホール１８１、１８２、１８５、１８３、１８９は第１及び第２ドレイン電極１７５ａ、１７５ｂ、第２ゲート電極１２４ｂの一部、ゲート線の拡張部１２５及びデータ線の拡張部１７９を露出する。
【０２６５】
次に、図５９乃至図６０Ｄに示したように、前記の画素電極９０１、接続部材９０２及びコンタクト補助部材９０６、９０８は、ＩＺＯ層とＩＴＯ層との二重層で形成し、下層はＩＺＯ層９０１ｐ、９０２ｐ、９０６ｐ、９０８ｐで、上層はＩＴＯ層９０１ｑ、９０２ｑ、９０６ｑ、９０８ｑで形成する。
【０２６６】
次に、図３６乃至図３７Ｂに示したように、一つのマスクを用いたフォトエッチング工程で隔壁８０３と補助電極２７２とを形成し、図２３乃至図２５に示したように、有機発光層７０と共通電極２７０とを形成する。
【０２６７】
上述した一実施形態とは異なって、画素電極９０１と接続部材９０２とを単一層で形成し、コンタクト補助部材９０６、９０８のみを二重層で形成することもできる。このように、コンタクト補助部材９０６、９０８のみを二重層で形成した有機ＥＬディスプレイを構成する薄膜トランジスタ表示板についても、以下で説明する。
【０２６８】
図６３は本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の構造を示した配置図であり、図６４及び図６５は図６３の薄膜トランジスタ表示板のＬＸＩＶ−ＬＸＩＶ´線及びＬＸＶ−ＬＸＶ´線による断面図であり、図６６及び図６７は図６３の薄膜トランジスタ表示板のＬＸＶＩ−ＬＸＶＩ´線及びＬＸＶＩＩ−ＬＸＶＩＩ´線による断面図である。
【０２６９】
図６３から図６７に示された実施形態は、図４６乃至図５０に示された実施形態と、画素電極９０１と接続部材９０２の部分を除いてはほとんど同一の構造を有する。
【０２７０】
図６３乃至図６７に示された有機発光表示装置は、保護膜１８０上に形成される複数の画素電極９０１及び複数の接続部材９０２が二重層構造を有せず、単一層で形成される。従って、前記画素電極９０１と接続部材９０２とは、ＩＴＯまたはＩＺＯで形成される単一層の構造を有する。前記画素電極９０１はコンタクトホール１８５を通じて第２ドレイン電極１７５ｂと各々物理的・電気的に接続されており、接続部材９０２は第１ドレイン電極１７５ａと第２ゲート電極１２４ｂを接続するという点は、図４６乃至図５０の実施形態と同一である。
【０２７１】
図６６と図６７とに示されているように、本実施形態では、保護膜１８０がゲート線の拡張部１２５とデータ線の拡張部１７９とを露出するコンタクトホール１８２、１８９を有し、前記コンタクトホール１８２、１８９を通じてゲート線の拡張部１２５及びデータ線の拡張部１７９と接続されるようにコンタクト補助部材９０６、９０８が形成されている。ここで、前記コンタクト補助部材９０６、９０８はＩＺＯ層とＩＴＯ層との二重層で形成し、下層はＩＺＯ層９０６ｐ、９０８ｐからなり、上層はＩＴＯ層９０６ｑ、９０８ｑからなっている。
【０２７２】
一方、このような発明の核心は多結晶シリコンを用いた薄膜トランジスタ表示板にも適用可能であり、以下に多結晶シリコンを用いた薄膜トランジスタ表示板における実施形態について説明する。本多結晶シリコンの場合は、既存の非晶質シリコンの場合と大きく異ならないので、構造を中心に説明する。
【０２７３】
図６８は本発明の他の実施形態による多結晶シリコン薄膜トランジスタ表示板の配置図であり、図６９、図７０及び図７１は各々図６８のＬＸＩＸ−ＬＸＩＸ´線、ＬＸＸ−ＬＸＸ´線及びＬＸＸＩ−ＬＸＸＩ´線による断面図である。
【０２７４】
絶縁基板１１０上に酸化ケイ素または窒化ケイ素からなる遮断層１１１が形成されており、遮断層１１１上にソース領域１５３、ドレイン領域１５５及びチャネル領域１５４が含まれた多結晶シリコン層１５０が形成されている。ここで、遮断層１１１は絶縁基板１１０と多結晶シリコン層１５０との接着性を向上させ、絶縁基板１１０内部に存在する導電性不純物が多結晶シリコン層１５０に拡散することを防止する役割を果たす。
【０２７５】
多結晶シリコン層１５０を含む基板１１０上にはゲート絶縁膜１４０が形成されている。そして、ゲート絶縁膜１４０上には一方向に長いゲート線１２１が形成されており、ゲート線１２１の一部が延長されて多結晶シリコン層１５０のチャネル領域１５４と重畳しており、重畳するゲート線１２１の一部分は薄膜トランジスタのゲート電極１２４として用いられる。そして、ソース領域１５３とチャネル領域１５４との間のドレイン領域１５５とチャネル領域１５４との間には、低濃度のドーピング領域１５２が形成されている。
【０２７６】
また、画素の蓄積容量を増加させるための蓄積電極線１３１が、ゲート線１２１と平行して、同一物質で同一層に形成されている。多結晶シリコン層１５０と重畳する蓄積電極線１３１の一部分は蓄積電極１３３となり、蓄積電極１３３と重畳する多結晶シリコン層１５０は蓄積電極領域１５７となる。ゲート線１２１の一側拡張部１２５は外部回路と接続するためにゲート線１２１の幅より広く形成されていることがある。つまり、ゲート線１２１の拡張部１２５は外部の回路との接触のために形成されるが、上記の拡張部１２５なしで直ちに回路と接続される実施形態の場合には、前記拡張部１２５は形成しない。
【０２７７】
ゲート線１２１及び蓄積電極線１３１が形成されているゲート絶縁膜１４０上に層間絶縁膜６０１が形成されている。層間絶縁膜６０１は、ソース領域１５３とドレイン領域１５５とを各々露出する第１及び第２コンタクトホール１８３、１８４を含んでいる。
【０２７８】
層間絶縁膜６０１上にゲート線１２１と交差して画素領域を定義するデータ線１７１が形成されている。データ線１７１の一部分または分岐型の部分は、第１コンタクトホール１８３を通じてソース領域１５３と接続されており、ソース領域１５３と接続されている部分１７３は、薄膜トランジスタのソース電極として用いられる。データ線１７１の一側拡張部１７９は外部回路と接続するためにデータ線１７１の幅より広く形成されている。
【０２７９】
そして、データ線１７１と同一層には、ソース電極１７３と一定の距離が離れて形成されていて、第２コンタクトホール１８４を通じてドレイン領域１５５と接続されているドレイン電極１７５が形成されている。
【０２８０】
ドレイン電極１７５及びデータ線１７１を含む第１層間絶縁膜６０１上に第２層間絶縁膜６０２が形成されている。第２層間絶縁膜６０２はドレイン電極１７５を露出する第３コンタクトホール１８５を有する。
【０２８１】
第２層間絶縁膜６０２上には第３コンタクトホール１８５を通じてドレイン電極１７５と接続されている画素電極９０１が形成されている。
【０２８２】
前記画素電極は下部膜９０１ｐ及び上部膜９０１ｑの二重層からなっており、画素電極９０１の下部膜９０１ｐはＩＺＯで形成され、その上部に位置した上部膜９０１ｑはＩＴＯで形成されている。
【０２８３】
一方、ゲート線１２１の拡張部１２５とデータ線１７１の拡張部１７９との上部には、図７０及び図７１に示されているように、コンタクト補助部材９０６、９０８が形成される。まず、ゲート線１２１の拡張部１２５は、基板１１０及び遮断層１１１の上に形成されたゲート絶縁膜１４０上に形成され、その上に第１層間絶縁膜６０１と第２層間絶縁膜６０２とが形成される。前記第１及び第２層間絶縁膜６０１、６０２にはゲート線１２１の拡張部１２５を露出させる第４コンタクトホール１８２が形成され、前記第４コンタクトホール１８２を通じてゲート線１２１の拡張部１２５と接触するコンタクト補助部材９０６が形成される。
【０２８４】
また、データ線１７１の拡張部１７９は、基板１１０、遮断層１１１、ゲート絶縁膜１４０及び第１層間絶縁膜６０１上に形成され、データ線１７１の拡張部１７９を覆う第２層間絶縁膜６０２がデータ線１７１の拡張部１７９上に形成される。前記第２層間絶縁膜６０２はデータ線１７１の拡張部１７９を露出させる第５コンタクトホール１８９を有し、前記第５コンタクトホール１８９を通じてコンタクト補助部材９０８がゲート線１７１の拡張部１７９と接触する。
【０２８５】
前記コンタクト補助部材９０６、９０８は、下部膜９０６ｐ、９０８ｐ及び上部膜９０６ｑ、９０８ｑの二重層からなっており、コンタクト補助部材９０６、９０８の下部膜９０６ｐ、９０８ｐはＩＺＯで形成され、その上部に位置した上部膜９０６ｑ、９０８ｑはＩＴＯで形成されている。
【０２８６】
上述のように、本実施形態による多結晶シリコンで形成された薄膜トランジスタ表示板において、画素電極９０１とコンタクト補助部材９０６、９０８とは全て二重層で形成されているが、画素電極９０１だけ二重層で形成されるか、またはコンタクト補助部材９０６、９０８だけ二重層で形成される実施形態も可能であり、コンタクト補助部材９０６、９０８のうちのゲート線１２１の拡張部１２５の上部に形成されるコンタクト補助部材９０６は、ゲート線の拡張部１２５を形成しない実施形態では、コンタクト補助部材９０６も形成しない。
【０２８７】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではなく、添付した特許請求の範囲で定義している本発明の基本概念を用いた当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【０２８８】
本発明によれば、画素電極をＩＺＯとＩＴＯとの二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針に異物がつくことを防止することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯの二重層で形成することによって、グロステストの際に探針に異物がつくことを防止することができ、ＩＴＯの使用を減らすことによって、製造単価を下げることができる。
【図面の簡単な説明】
【０２８９】
【図１】本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図２】図１のＩＩ−ＩＩ線による断面図である。
【図３Ａ】図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である
【図３Ｂ】図３ＡのＩＩＩｂ−ＩＩＩｂ´線による断面図である。
【図４Ａ】図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図４Ｂ】図４ＡのＩＶｂ−ＩＶｂ´線による断面図であって、図３Ｂの次の段階を示した断面図である。
【図５Ａ】図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図５Ｂ】図５ＡのＶｂ−Ｖｂ´線による断面図であって、図４Ｂの次の段階を示した断面図である。
【図６Ａ】図１及び図２の液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図６Ｂ】図６ＡのＶＩｂ−ＶＩｂ´線による断面図であって、図５Ｂの次の段階を示した断面図である。
【図７】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図８】各々図７のＶＩＩ−ＶＩＩ´線及びＩＸ−ＩＸ´線による断面図である。
【図９】各々図７のＶＩＩ−ＶＩＩ´線及びＩＸ−ＩＸ´線による断面図である。
【図１０Ａ】図７乃至図９に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図である。
【図１０Ｂ】図１０ＡのＸｂ−Ｘｂ´線による断面図である。
【図１０Ｃ】図１０ＡのＸｃ−Ｘｃ´線による断面図である。
【図１１Ａ】図１０ＡのＸｂ−Ｘｂ´線による断面図であって、図１０Ｂの次の段階での断面図である。
【図１１Ｂ】図１０ＡのＸｃ−Ｘｃ´線による断面図であって、図１０Ｃの次の段階での断面図である。
【図１２Ａ】図１１Ａ及び１１Ｂの次の段階での薄膜トランジスタ表示板の配置図である。
【図１２Ｂ】各々図１２ＡのＸＩＩｂ−ＸＩＩｂ´線による断面図である。
【図１２Ｃ】各々図１２ＡのＸＩＩｃ−ＸＩＩｃ´線による断面図である。
【図１３Ａ】図１２ＡのＸＩＩｂ−ＸＩＩｂ´線による断面図であって、図１２Ｂの次の段階を工程順序に沿って示したものである。
【図１３Ｂ】図１２ＡのＸＩＩｃ−ＸＩＩｃ´による断面図であって、図１２Ｃの次の段階を工程順序に沿って示したものである。
【図１４Ａ】図１２ＡのＸＩＩｂ−ＸＩＩｂ´線による断面図であって、図１２Ｂの次の段階を工程順序に沿って示したものである。
【図１４Ｂ】図１２ＡのＸＩＩｃ−ＸＩＩｃ´による断面図であって、図１２Ｃの次の段階を工程順序に沿って示したものである。
【図１５Ａ】図１２ＡのＸＩＩｂ−ＸＩＩｂ´線による断面図であって、図１２Ｂの次の段階を工程順序に沿って示したものである。
【図１５Ｂ】図１２ＡのＸＩＩｃ−ＸＩＩｃ´による断面図であって、図１２Ｃの次の段階を工程順序に沿って示したものである。
【図１６Ａ】図１５Ａの次の段階での薄膜トランジスタ表示板の断面図である。
【図１６Ｂ】図１５Ｂの次の段階での薄膜トランジスタ表示板の断面図である。
【図１７Ａ】図１６Ａ及び図１６Ｂの次の段階での薄膜トランジスタ表示板の配置図である。
【図１７Ｂ】図１７ＡのＸＶＩＩｂ−ＸＶＩＩｂ´線による断面図である。
【図１７Ｃ】図１７ＡのＸＶＩＩｃ−ＸＶＩＩｃ´線による断面図である。
【図１８】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図１９】図１８に示した薄膜トランジスタ表示板のＸＩＸ−ＸＩＸ´線による断面図である。
【図２０Ａ】図１８及び図１９に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図である。
【図２０Ｂ】図２０ＡのＸＸｂ−ＸＸｂ´線による断面図である。
【図２１Ａ】図２０Ａの次の段階での薄膜トランジスタ表示板の配置図である。
【図２１Ｂ】図２１ＡのＸＸＩｂ−ＸＸＩｂ´線による断面図である。
【図２２Ａ】図２１Ａの段階での薄膜トランジスタ表示板の配置図である。
【図２２Ｂ】図２２ＡのＸＸＩＩｂ−ＸＸＩＩｂ´線による断面図である。
【図２３Ａ】図２２Ａの次の段階での薄膜トランジスタ表示板の配置図である。
【図２３Ｂ】図２３ＡのＸＸＩＩＩｂ−ＸＸＩＩＩｂ´線による断面図である。
【図２４Ａ】図２３Ａの次の段階での薄膜トランジスタ表示板の配置図である。
【図２４Ｂ】図２４ＡのＸＸＩＶｂ−ＸＸＩＶｂ´線による断面図である。
【図２５】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図２６】図２５のＸＸＶＩ−ＸＸＶＩ´線による断面図である。
【図２７】図２５のＸＸＶＩＩ−ＸＸＶＩＩ´線による断面図である。
【図２８Ａ】図２５乃至図２７に示した薄膜トランジスタ表示板を製造する第１段階での薄膜トランジスタ表示板の配置図である。
【図２８Ｂ】図２８ＡのＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂ´線による断面図である。
【図２８Ｃ】図２８ＡのＸＸＶＩＩＩｃ−ＸＸＶＩＩＩｃ´線による断面図である。
【図２９Ａ】図２８ＡのＸＸＶＩＩＩｂ−ＸＸＶＩＩＩｂ´線による断面図であって、図２８Ｂの次の段階での断面図である。
【図２９Ｂ】図２８ＡのＸＸＶＩＩＩｃ−ＸＸＶＩＩＩｃ´線による断面図であって、図２８Ｃの次の段階での断面図である。
【図３０Ａ】図２９Ａ及び２９Ｂの次の段階での薄膜トランジスタ表示板の配置図である。
【図３０Ｂ】図３０ＡのＸＸＸｂ−ＸＸＸｂ´線による断面図である。
【図３０Ｃ】図３０ＡのＸＸＸｃ−ＸＸＸｃ´線による断面図である。
【図３１Ａ】図３０ＡのＸＸＸｂ−ＸＸＸｂ´線による断面図であって、図３０Ｂの次の段階を工程順序に沿って示したものである。
【図３１Ｂ】図３０ＡのＸＸＸｃ−ＸＸＸｃ´線による断面図であって、図３０Ｃの次の段階を工程順序に沿って示したものである。
【図３２Ａ】図３０ＡのＸＸＸｂ−ＸＸＸｂ´線による断面図であって、図３０Ｂの次の段階を工程順序に沿って示したものである。
【図３２Ｂ】図３０ＡのＸＸＸｃ−ＸＸＸｃ´線による断面図であって、図３０Ｃの次の段階を工程順序に沿って示したものである。
【図３３Ａ】図３０ＡのＸＸＸｂ−ＸＸＸｂ´線による断面図であって、図３０Ｂの次の段階を工程順序に沿って示したものである。
【図３３Ｂ】図３０ＡのＸＸＸｃ−ＸＸＸｃ´線による断面図であって、図３０Ｃの次の段階を工程順序に沿って示したものである。
【図３４Ａ】図３３Ａ及び３３Ｂの次の段階での薄膜トランジスタ表示板の配置図である。
【図３４Ｂ】図３４ＡのＸＸＸＩＶｂ−ＸＸＸＩＶｂ´線による断面図である。
【図３４Ｃ】図３４ＡのＸＸＸＩＶｃ−ＸＸＸＩＶｃ´線による断面図である。
【図３５Ａ】図３４Ａ乃至図３４Ｃの次の段階での薄膜トランジスタ表示板の配置図である。
【図３５Ｂ】図３５ＡのＸＸＸＶｂ−ＸＸＸＶｂ´線による断面図である。
【図３５Ｃ】図３５ＡのＸＸＸＶｃ−ＸＸＸＶｃ´線による断面図である。
【図３６】本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。
【図３７】図３６のＸＸＸＶＩＩ−ＸＸＸＶＩＩ´線による断面図である。
【図３８Ａ】図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図３８Ｂ】図３８ＡのＸＸＸＶＩＩＩｂ−ＸＸＸＶＩＩＩｂ´線による断面図である。
【図３９Ａ】図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図３９Ｂ】図３９ＡのＸＸＸＩＸｂ−ＸＸＸＩＸｂ´線による断面図であって、図３８Ｂの次の段階を示した断面図である。
【図４０Ａ】図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図４０Ｂ】図４０ＡのＸＬｂ−ＸＬｂ´線による断面図であって、図３９Ｂの次の段階を示した断面図である。
【図４１Ａ】図３６及び図３７に示した液晶表示装置用薄膜トランジスタ表示板を製造する中間過程をその工程順序に沿って示した薄膜トランジスタ表示板の配置図である。
【図４１Ｂ】図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４０Ｂの次の段階を示した断面図である。
【図４２】図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４１の次の段階を示した断面図である。
【図４３】図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４２の次の段階でカラーフィルター表示板が結合された状態を示した断面図である。
【図４４】図４１ＡのＸＬＩｂ−ＸＬＩｂ´線による断面図であって、図４３の次の段階を示した断面図である。
【図４５】図４４に示した液晶表示装置を製造するためのシャドーマスクを示した図面である。
【図４６】本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の配置図である。
【図４７】図４６のＸＬＶＩＩ−ＸＬＶＩＩ´線による断面図である。
【図４８】図４６のＸＬＶＩＩＩ−ＸＬＶＩＩＩ´線による断面図である。
【図４９】図４６のＸＬＩＸ−ＸＬＩＸ´線による断面図である。
【図５０】図４６のＬ−Ｌ´線による断面図である。
【図５１】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図５２Ａ】図５１のＬＩＩａ−ＬＩＩａ´線による断面図である。
【図５２Ｂ】図５１のＬＩＩｂ−ＬＩＩｂ´線による断面図である。
【図５２Ｃ】図５１のＬＩＩｃ−ＬＩＩｃ´線による断面図である。
【図５３】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図５４Ａ】図５３のＬＩＶａ−ＬＩＶａ´線による断面図である。
【図５４Ｂ】図５３のＬＩＶｂ−ＬＩＶｂ´線による断面図である。
【図５４Ｃ】図５３のＬＶＩｃ−ＬＶＩｃ´線による断面図である。
【図５５】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図５６Ａ】図５５のＬＶＩａ−ＬＶＩａ´線による断面図である。
【図５６Ｂ】図５５のＬＶＩｂ−ＬＶＩｂ´線による断面図である。
【図５６Ｃ】図５５のＬＶＩｃ−ＬＶＩｃ´線による断面図である。
【図５６Ｄ】図５５のＶＩｄ-ＬＶＩｄ´線による断面図である。
【図５７】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図５８Ａ】図５７のＬＶＩＩＩａ−ＬＶＩＩＩａ´線による断面図である。
【図５８Ｂ】図５７のＬＶＩＩＩｂ−ＬＶＩＩＩｂ´線による断面図である。
【図５８Ｃ】図５７のＬＶＩＩＩｃ−ＬＶＩＩＩｃ´線による断面図である。
【図５８Ｄ】図５７のＬＶＩＩＩｄ−ＬＶＩＩＩｄ´線による断面図である。
【図５９】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図６０Ａ】図５９のＬＸａ−ＬＸａ´線による断面図である。
【図６０Ｂ】図５９のＬＸｂ−ＬＸｂ´線による断面図である。
【図６０Ｃ】図５９のＬＸｃ−ＬＸｃ´線による断面図である。
【図６０Ｄ】図５９のＬＸｄ-ＬＸｄ´線による断面図である。
【図６１】図４６乃至図５０の薄膜トランジスタ表示板の製造方法における中間段階を示した配置図である。
【図６２Ａ】図６１のＬＸＩＩａ-ＬＸＩＩａ´線による断面図である。
【図６２Ｂ】図６１のＬＸＩＩｂ-ＬＸＩＩｂ´線による断面図である。
【図６３】本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の構造を示した配置図である。
【図６４】図６３の薄膜トランジスタ表示板のＬＸＩＶ−ＬＸＩＶ´線による断面図である。
【図６５】図６３の薄膜トランジスタ表示板のＬＸＶ−ＬＸＶ´線による断面図である。
【図６６】図６３の薄膜トランジスタ表示板のＬＸＶＩ−ＬＸＶＩ´線による断面図である。
【図６７】図６３の薄膜トランジスタ表示板のＬＸＶＩＩ−ＬＸＶＩＩ´線による断面図である。
【図６８】本発明の他の実施形態による多結晶シリコン薄膜トランジスタ表示板の配置図である。
【図６９】図６８のＬＸＩＸ−ＬＸＩＸ´線による断面図である。
【図７０】図６８のＬＸＸ-ＬＸＸ´線による断面図である。
【図７１】図６８のＬＸＸＩ−ＬＸＸＩ´線による断面図である。
【符号の説明】
【０２９０】
１１０ 絶縁基板
１２４ ゲート電極
１３１ 蓄積電極線
１４０ ゲート絶縁膜
１５０ 真性非晶質シリコン層
１６０ 不純物非晶質シリコン層
１７０ 導電体層
１７３ ソース電極
１７５ ドレイン電極
１７７ ストレージキャパシタ用導電体
１８０ 保護膜
１８２、１８５、１８７、１８９ コンタクトホール
９０１ 画素電極
９０６、９０８ コンタクト補助部材
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に形成されている第１信号線と、
前記第１信号線上に形成されている第１絶縁膜と、
前記第１絶縁膜上に形成されていて、前記第１信号線と交差している第２信号線と、
前記第１信号線及び前記第２信号線と電気的に接続されている薄膜トランジスタと、
前記薄膜トランジスタ上に形成されていて、前記薄膜トランジスタの所定電極を露出させる第１コンタクトホールを有する第２絶縁膜と、
前記第２絶縁膜上に形成されており、前記第１コンタクトホールを通じて前記薄膜トランジスタの所定電極と接続されていて、ＩＺＯ層とＩＴＯ層との二重層からなっている画素電極と、
を有する薄膜トランジスタ表示板。
【請求項２】
前記画素電極をなすＩＺＯ層は５０ｎｍから１５０ｎｍの間の厚さを有し、前記ＩＴＯ層は５ｎｍから２５ｎｍの間の厚さを有する、請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記画素電極をなすＩＺＯ層の厚さは９０ｎｍであり、前記ＩＴＯ層の厚さは２０ｎｍである、請求項２に記載の薄膜トランジスタ表示板。
【請求項４】
前記第１信号線と前記第２信号線とが交差して定義される画素領域に各々形成されており、前記第２絶縁膜によって覆われているカラーフィルターをさらに有する、請求項１に記載の薄膜トランジスタ表示板。
【請求項５】
前記第２絶縁膜は、前記第１信号線の拡張部を露出する第２コンタクトホールと、前記第２信号線の拡張部を露出する第３コンタクトホールとをさらに有し、
前記第２コンタクトホールを通じて第１信号線の拡張部と接続される第１コンタクト補助部材と、
前記第３コンタクトホールを通じて第２信号線の拡張部と接続される第２コンタクト補助部材とをさらに有する、請求項１に記載の薄膜トランジスタ表示板。
【請求項６】
前記第１コンタクト補助部材と前記第２コンタクト補助部材は、ＩＺＯ層とＩＴＯ層との二重層で形成されている、請求項５に記載の薄膜トランジスタ表示板。
【請求項７】
絶縁基板上に形成されていて、ゲート電極を含むゲート線と、
ゲート線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体と、
前記ゲート線と交差して画素領域を定義し、ソース電極を含むデータ線と、
前記半導体上に前記ソース電極と所定間隔を置いて対向しているドレイン電極と、
前記ドレイン電極を露出する第１コンタクトホールを有する保護膜と、
前記保護膜上部に形成されていて、前記第１コンタクトホールを通じて前記ドレイン電極と接続されているＩＺＯ層及びＩＴＯ層の二重層で形成されている画素電極と、
を有する薄膜トランジスタ表示板。
【請求項８】
前記データ線は、前記ゲート線または前記ゲート線と同一層に形成されている蓄積電極線と重畳してストレージキャパシタを形成するストレージキャパシタ用導電体をさらに有する、請求項７に記載の薄膜トランジスタ表示板。
【請求項９】
前記ストレージキャパシタ用導電体は前記ドレイン電極と接続されている、請求項８に記載の薄膜トランジスタ表示板。
【請求項１０】
前記保護膜は、アクリル系の有機物質または４．０以下の誘電率を有する化学気相蒸着膜からなる、請求項７に記載の薄膜トランジスタ表示板。
【請求項１１】
前記ソース電極と前記ドレイン電極とが対向している所定間隔がなしているチャネル部を除いて、前記半導体は前記データ線と同一形状で形成されている、請求項７に記載の薄膜トランジスタ表示板。
【請求項１２】
前記画素領域に各々形成されており、前記保護膜によって覆われているカラーフィルターをさらに含む、請求項７に記載の薄膜トランジスタ表示板。
【請求項１３】
前記画素電極をなすＩＺＯ層は５０ｎｍから１５０ｎｍの間の厚さを有し、前記ＩＴＯ層は５ｎｍから２５ｎｍの間の厚さを有する、請求項７に記載の薄膜トランジスタ表示板。
【請求項１４】
前記画素電極をなすＩＺＯ層の厚さは９０ｎｍであり、前記ＩＴＯ層の厚さは２０ｎｍである、請求項１３に記載の薄膜トランジスタ表示板。
【請求項１５】
前記保護膜は、前記ゲート線の拡張部を露出する第２コンタクトホールと、前記データ線の拡張部を露出する第３コンタクトホールをさらに有し、
前記第２コンタクトホールを通じてゲート線の拡張部と接続される第１コンタクト補助部材と、
前記第３コンタクトホールを通じてデータ線の拡張部と接続される第２コンタクト補助部材とをさらに有する、請求項７に記載の薄膜トランジスタ表示板。
【請求項１６】
前記第１コンタクト補助部材と前記第２コンタクト補助部材は、ＩＺＯ層とＩＴＯ層との二重層で形成されている、請求項１５に記載の薄膜トランジスタ表示板。
【請求項１７】
絶縁基板上にゲート線及び前記ゲート線と接続されているゲート電極を含むゲート線を形成し、
ゲート絶縁膜を形成し、
半導体を形成し、
導電物質を積層しパターニングして、前記ゲート線と交差して前記ゲート電極に隣接するソース電極を含むデータ線、及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレイン電極を形成し、
保護膜を形成し、
前記ゲート絶縁膜と共に前記保護膜をパターニングして、前記ゲート線の拡張部、前記データ線の拡張部、及び前記ドレイン電極を各々露出するコンタクトホールを形成し、
ＩＺＯ層とＩＴＯ層とを連続蒸着しフォトエッチングして、前記コンタクトホールを通じて前記ゲートの拡張部、前記データ線の拡張部、及び前記ドレイン電極と各々接続されるコンタクト補助手段及び画素電極を形成し、
を含み、前記ＩＺＯ層及び前記ＩＴＯ層のフォトエッチングには塩酸が含まれたＩＺＯエッチング剤を用いる薄膜トランジスタ表示板の製造方法。
【請求項１８】
前記ＩＺＯエッチング剤は、塩酸、酢酸、超純水、及び界面活性剤の混合物を含む、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
【請求項１９】
前記データ線及び前記半導体は、第１部分と、前記第１部分より厚さが厚い第２部分と、前記第１部分の厚さより厚さが薄い第３部分とを有する感光膜パターンを用いるフォトエッチング工程によって共に形成する、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
【請求項２０】
前記フォトエッチング工程で、前記第１部分は前記ソース電極と前記ドレイン電極との間に位置するように形成し、前記第２部分は前記データ線上部に位置するように形成する、請求項１９に記載の薄膜トランジスタ表示板の製造方法。
【請求項２１】
絶縁基板上にゲート線及びこれと接続されたゲート電極を含むゲート線を形成し、
前記ゲート線を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体を形成し、
前記ゲート絶縁膜上部にデータ線と前記データ線の一部であるソース電極と互いに分離されて形成されているドレイン電極を形成し、
前記基板上に赤、緑、青の顔料を含む感光性物質を用いて前記データ線を覆う赤、緑、青のカラーフィルターを形成しながら、前記ドレイン電極を露出する第１開口部を形成し、
前記赤、緑、青のカラーフィルターを覆う保護膜を積層し、
前記保護膜をパターニングして前記ドレイン電極を露出する第１コンタクトホールを前記第１開口部の内側に形成し、
前記第１コンタクトホールを通じて前記ドレイン電極と接続される画素電極を形成すること、
を含み、前記画素電極を形成する段階は、ＩＺＯ層とＩＴＯ層とを連続蒸着し、塩酸が含まれたＩＺＯエッチング剤を用いてフォトエッチングする段階である薄膜トランジスタ表示板の製造方法。
【請求項２２】
前記カラーフィルター形成段階の以前に、窒化ケイ素または酸化ケイ素を用いて層間絶縁膜を形成することをさらに含む、請求項２１に記載の表示装置用薄膜トランジスタ表示板の製造方法。
【請求項２３】
前記ＩＺＯエッチング剤は、塩酸、酢酸、超純水、及び界面活性剤の混合物を含む、請求項２１に記載の薄膜トランジスタ表示板の製造方法。
【請求項２４】
絶縁基板上に形成されていて、ゲート電極を含むゲート線と、
ゲート線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体と、
前記半導体上に互いに分離されて形成されていて、同一層で作られたソース電極及びドレイン電極と、前記ソース電極と接続されていて、前記ゲート線と交差して画素領域を定義するデータ線と、
前記ドレイン電極を露出する第１コンタクトホールを有する保護膜と、
前記保護膜上部に形成されていて、前記第１コンタクトホールを通じて前記ドレイン電極と接続されている画素電極と、
前記ゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材と
を有し、
前記コンタクト補助部材は、ＩＺＯ層とＩＴＯ層との二重層からなる薄膜トランジスタ表示板。
【請求項２５】
前記コンタクト補助部材は、下部層であるＩＺＯ層と上部層であるＩＴＯ層とからなる、請求項２４に記載の薄膜トランジスタ表示板。
【請求項２６】
絶縁基板上に形成されており、ゲート電極を含むゲート線と、ゲート線を覆っているゲート絶縁膜と、前記ゲート絶縁膜上に形成されている半導体と、前記半導体上に互いに分離されて形成されていて、同一層で作られたソース電極及びドレイン電極と、前記ソース電極と接続されていて、前記ゲート線と交差して画素領域を定義するデータ線と、前記ドレイン電極を露出する第１コンタクトホールを有する保護膜と、前記保護膜上部に形成されていて、前記第１コンタクトホールを通じて前記ドレイン電極と接続されている画素電極と、前記ゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材とを有し、前記コンタクト補助部材はＩＺＯ層とＩＴＯ層との二重層からなる薄膜トランジスタ表示板と、
前記薄膜トランジスタ表示板と対向しており、第２絶縁基板上に形成されている共通電極を有するカラーフィルター基板と、
前記薄膜トランジスタ表示板と前記カラーフィルター基板の間に注入されている液晶層とを有する液晶表示装置。
【請求項２７】
第１絶縁基板上にゲート線及びこれと接続されたゲート電極を含むゲート線を形成し、
前記ゲート線を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体を形成し、
前記半導体上に、ソース電極及びドレイン電極と、前記ソース電極と接続され、前記ゲート線と交差して画素領域を定義するデータ線を形成し、
前記ドレイン電極を露出する第１コンタクトホールを有する保護膜を形成し、
前記保護膜上部に前記第１コンタクトホールを通じて前記ドレイン電極と接続される画素電極と、前記ゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材とを形成し、
前記薄膜トランジスタ表示板と対向して共通電極を有するカラーフィルター基板を形成し、
前記薄膜トランジスタ表示板と前記カラーフィルター基板の間に液晶を注入してシール材で密封し、
前記コンタクト補助部材上にＩＴＯ層を形成すること、
を有する液晶表示装置の製造方法。
【請求項２８】
前記ＩＴＯ層は、前記コンタクト補助部材に対応する部分に切開部を有するシャドーマスクを用いて形成する、請求項２７に記載の液晶表示装置の製造方法。
【請求項２９】
前記ＩＴＯ層は蒸発蒸着方法で形成する、請求項２７に記載の液晶表示装置の製造方法。
【請求項３０】
前記蒸発蒸着工程は、前記薄膜トランジスタ表示板と前記カラーフィルター基板との間に液晶を注入してシール材で密封した後、基板をセル単位で切断して液晶パネルを形成した後に実施する、請求項２９に記載の液晶表示装置の製造方法。
【請求項３１】
絶縁基板の上部に多結晶シリコンまたは非晶質シリコンからなる第１及び第２チャネル部を各々有する第１及び第２半導体と、
前記第１チャネル部と重畳する第１ゲート電極を有するゲート線と、
前記第２チャネル部と重畳する第２ゲート電極と、
前記第１及び第２半導体と前記第１及び第２ゲート電極との間に形成されているゲート絶縁膜と、
前記第１半導体の一部と接している第１ソース電極を有するデータ線と、
前記第１チャネル部を中心に前記第１ソース電極と対向して前記第１チャネル部と接し、前記第２ゲート電極と接続されている第１ドレイン電極と、
前記第２チャネル部の一部と接する第２ソース電極を有する電源電圧用電極と、
前記第２チャネル部を中心に前記第２ソース電極と対向する第２ドレイン電極と、
前記第２ドレイン電極と接続されており、前記ゲート線と前記データ線とで囲まれた画素領域に配置されている画素電極と、
前記画素領域の前記画素電極を露出する開口部を有する隔壁と、
前記隔壁上部に形成されていて、前記隔壁と同一の形状からなる補助電極と、
前記画素電極上部の前記開口部が形成されている有機発光層と、
前記補助電極及び前記有機発光層を覆っている共通電極と、
前記ゲート線の拡張部及びデータ線の拡張部と接続されているコンタクト補助部材と、
を有する薄膜トランジスタ表示板において、
前記コンタクト補助部材は、ＩＺＯ層及びＩＴＯ層との二重層で形成する薄膜トランジスタ表示板。
【請求項３２】
前記コンタクト補助部材において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３１に記載薄膜トランジスタ表示板。
【請求項３３】
前記画素電極はＩＺＯ層及びＩＴＯ層の二重層で形成する、請求項３１に記載の薄膜トランジスタ表示板
【請求項３４】
前記画素電極において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３３に記載の薄膜トランジスタ表示板。
【請求項３５】
絶縁基板の上部に非晶質シリコンまたは多結晶シリコンからなる第１及び第２半導体層を形成し、
前記第１ゲート電極を有するゲート線及び第２ゲート電極を形成し、
前記ゲート線及び第２ゲート電極と前記第１及び第２半導体層との間にゲート絶縁膜を形成し、
前記ゲート絶縁膜上部に第１及び第２ソース電極、データ線、第１及び第２ドレイン電極、電源電圧用電極を形成し、
前記第１及び第２ソース電極、データ線、第１及び第２ドレイン電極、電源電圧用電極を覆う層間絶縁膜を形成し、
前記層間絶縁膜上部に前記第２ドレイン電極と接続される画素電極と、ゲート線及びデータ線と各々接続されるコンタクト補助部材を形成し、
前記画素電極を露出する開口部を有する隔壁を形成し、
前記隔壁上部に補助電極を形成し、
前記隔壁によって区画された前記画素電極上の所定領域に有機発光層を形成し、
前記補助電極及び前記有機発光層と接する共通電極を形成し、
前記コンタクト補助部材は、ＩＺＯ層及びＩＴＯ層の二重層で形成する薄膜トランジスタ表示板の製造方法。
【請求項３６】
前記コンタクト補助部材において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３５に記載の薄膜トランジスタ表示板の製造方法。
【請求項３７】
前記画素電極はＩＺＯ層及びＩＴＯ層の二重層で形成する、請求項３６に記載の薄膜トランジスタ表示板の製造方法。
【請求項３８】
前記画素電極において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３７に記載の薄膜トランジスタ表示板の製造方法。
【請求項３９】
絶縁基板と、
前記基板上に形成されている遮断層と、
前記遮断層上に形成されている多結晶シリコン層と、
前記多結晶シリコン層を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されているゲート線と、
前記ゲート線を覆っている第１層間絶縁膜と、
前記第１層間絶縁膜に形成され、前記多結晶シリコン層にドーピングされて形成されたソース領域とドレイン領域との一部を各々露出させる第１コンタクトホール及び第２コンタクトホールと、
前記第１コンタクトホールを通じて前記ソース領域と接続されるソース電極を含むデータ線と、
前記第２コンタクトホールを通じて前記ドレイン領域と接続されるドレイン電極と、
前記データ線及びドレイン電極を覆い、ドレイン電極の一部を露出させる第３コンタクトホールを有する第２層間絶縁膜と、
前記第２層間絶縁膜上に、第３コンタクトホールを通じてドレイン電極と接続され、ＩＺＯ層及びＩＴＯ層の二重層で形成される画素電極と、
を有する薄膜トランジスタ表示板。
【請求項４０】
第１層間絶縁膜と第２層間絶縁膜にはゲート線の拡張部を露出させる第４コンタクトホールを有し、第２層間絶縁膜にはデータ線の拡張部を露出させる第５コンタクトホールを有し、
前記第４コンタクトホールを通じてゲート線の拡張部と接触し、ＩＺＯ層及びＩＴＯ層の二重層で形成された第１コンタクト補助部材と、前記第５コンタクトホールを通じてデータ線の拡張部と接触し、二重層で形成された第２コンタクト補助部材とをさらに有する、請求項３９に記載の請求項薄膜トランジスタ表示板。
【請求項４１】
前記二重層において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３９または４０に記載に薄膜トランジスタ表示板。
【請求項１】
絶縁基板と、
前記絶縁基板上に形成されている第１信号線と、
前記第１信号線上に形成されている第１絶縁膜と、
前記第１絶縁膜上に形成されていて、前記第１信号線と交差している第２信号線と、
前記第１信号線及び前記第２信号線と電気的に接続されている薄膜トランジスタと、
前記薄膜トランジスタ上に形成されていて、前記薄膜トランジスタの所定電極を露出させる第１コンタクトホールを有する第２絶縁膜と、
前記第２絶縁膜上に形成されており、前記第１コンタクトホールを通じて前記薄膜トランジスタの所定電極と接続されていて、ＩＺＯ層とＩＴＯ層との二重層からなっている画素電極と、
を有する薄膜トランジスタ表示板。
【請求項２】
前記画素電極をなすＩＺＯ層は５０ｎｍから１５０ｎｍの間の厚さを有し、前記ＩＴＯ層は５ｎｍから２５ｎｍの間の厚さを有する、請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記画素電極をなすＩＺＯ層の厚さは９０ｎｍであり、前記ＩＴＯ層の厚さは２０ｎｍである、請求項２に記載の薄膜トランジスタ表示板。
【請求項４】
前記第１信号線と前記第２信号線とが交差して定義される画素領域に各々形成されており、前記第２絶縁膜によって覆われているカラーフィルターをさらに有する、請求項１に記載の薄膜トランジスタ表示板。
【請求項５】
前記第２絶縁膜は、前記第１信号線の拡張部を露出する第２コンタクトホールと、前記第２信号線の拡張部を露出する第３コンタクトホールとをさらに有し、
前記第２コンタクトホールを通じて第１信号線の拡張部と接続される第１コンタクト補助部材と、
前記第３コンタクトホールを通じて第２信号線の拡張部と接続される第２コンタクト補助部材とをさらに有する、請求項１に記載の薄膜トランジスタ表示板。
【請求項６】
前記第１コンタクト補助部材と前記第２コンタクト補助部材は、ＩＺＯ層とＩＴＯ層との二重層で形成されている、請求項５に記載の薄膜トランジスタ表示板。
【請求項７】
絶縁基板上に形成されていて、ゲート電極を含むゲート線と、
ゲート線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体と、
前記ゲート線と交差して画素領域を定義し、ソース電極を含むデータ線と、
前記半導体上に前記ソース電極と所定間隔を置いて対向しているドレイン電極と、
前記ドレイン電極を露出する第１コンタクトホールを有する保護膜と、
前記保護膜上部に形成されていて、前記第１コンタクトホールを通じて前記ドレイン電極と接続されているＩＺＯ層及びＩＴＯ層の二重層で形成されている画素電極と、
を有する薄膜トランジスタ表示板。
【請求項８】
前記データ線は、前記ゲート線または前記ゲート線と同一層に形成されている蓄積電極線と重畳してストレージキャパシタを形成するストレージキャパシタ用導電体をさらに有する、請求項７に記載の薄膜トランジスタ表示板。
【請求項９】
前記ストレージキャパシタ用導電体は前記ドレイン電極と接続されている、請求項８に記載の薄膜トランジスタ表示板。
【請求項１０】
前記保護膜は、アクリル系の有機物質または４．０以下の誘電率を有する化学気相蒸着膜からなる、請求項７に記載の薄膜トランジスタ表示板。
【請求項１１】
前記ソース電極と前記ドレイン電極とが対向している所定間隔がなしているチャネル部を除いて、前記半導体は前記データ線と同一形状で形成されている、請求項７に記載の薄膜トランジスタ表示板。
【請求項１２】
前記画素領域に各々形成されており、前記保護膜によって覆われているカラーフィルターをさらに含む、請求項７に記載の薄膜トランジスタ表示板。
【請求項１３】
前記画素電極をなすＩＺＯ層は５０ｎｍから１５０ｎｍの間の厚さを有し、前記ＩＴＯ層は５ｎｍから２５ｎｍの間の厚さを有する、請求項７に記載の薄膜トランジスタ表示板。
【請求項１４】
前記画素電極をなすＩＺＯ層の厚さは９０ｎｍであり、前記ＩＴＯ層の厚さは２０ｎｍである、請求項１３に記載の薄膜トランジスタ表示板。
【請求項１５】
前記保護膜は、前記ゲート線の拡張部を露出する第２コンタクトホールと、前記データ線の拡張部を露出する第３コンタクトホールをさらに有し、
前記第２コンタクトホールを通じてゲート線の拡張部と接続される第１コンタクト補助部材と、
前記第３コンタクトホールを通じてデータ線の拡張部と接続される第２コンタクト補助部材とをさらに有する、請求項７に記載の薄膜トランジスタ表示板。
【請求項１６】
前記第１コンタクト補助部材と前記第２コンタクト補助部材は、ＩＺＯ層とＩＴＯ層との二重層で形成されている、請求項１５に記載の薄膜トランジスタ表示板。
【請求項１７】
絶縁基板上にゲート線及び前記ゲート線と接続されているゲート電極を含むゲート線を形成し、
ゲート絶縁膜を形成し、
半導体を形成し、
導電物質を積層しパターニングして、前記ゲート線と交差して前記ゲート電極に隣接するソース電極を含むデータ線、及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレイン電極を形成し、
保護膜を形成し、
前記ゲート絶縁膜と共に前記保護膜をパターニングして、前記ゲート線の拡張部、前記データ線の拡張部、及び前記ドレイン電極を各々露出するコンタクトホールを形成し、
ＩＺＯ層とＩＴＯ層とを連続蒸着しフォトエッチングして、前記コンタクトホールを通じて前記ゲートの拡張部、前記データ線の拡張部、及び前記ドレイン電極と各々接続されるコンタクト補助手段及び画素電極を形成し、
を含み、前記ＩＺＯ層及び前記ＩＴＯ層のフォトエッチングには塩酸が含まれたＩＺＯエッチング剤を用いる薄膜トランジスタ表示板の製造方法。
【請求項１８】
前記ＩＺＯエッチング剤は、塩酸、酢酸、超純水、及び界面活性剤の混合物を含む、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
【請求項１９】
前記データ線及び前記半導体は、第１部分と、前記第１部分より厚さが厚い第２部分と、前記第１部分の厚さより厚さが薄い第３部分とを有する感光膜パターンを用いるフォトエッチング工程によって共に形成する、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
【請求項２０】
前記フォトエッチング工程で、前記第１部分は前記ソース電極と前記ドレイン電極との間に位置するように形成し、前記第２部分は前記データ線上部に位置するように形成する、請求項１９に記載の薄膜トランジスタ表示板の製造方法。
【請求項２１】
絶縁基板上にゲート線及びこれと接続されたゲート電極を含むゲート線を形成し、
前記ゲート線を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体を形成し、
前記ゲート絶縁膜上部にデータ線と前記データ線の一部であるソース電極と互いに分離されて形成されているドレイン電極を形成し、
前記基板上に赤、緑、青の顔料を含む感光性物質を用いて前記データ線を覆う赤、緑、青のカラーフィルターを形成しながら、前記ドレイン電極を露出する第１開口部を形成し、
前記赤、緑、青のカラーフィルターを覆う保護膜を積層し、
前記保護膜をパターニングして前記ドレイン電極を露出する第１コンタクトホールを前記第１開口部の内側に形成し、
前記第１コンタクトホールを通じて前記ドレイン電極と接続される画素電極を形成すること、
を含み、前記画素電極を形成する段階は、ＩＺＯ層とＩＴＯ層とを連続蒸着し、塩酸が含まれたＩＺＯエッチング剤を用いてフォトエッチングする段階である薄膜トランジスタ表示板の製造方法。
【請求項２２】
前記カラーフィルター形成段階の以前に、窒化ケイ素または酸化ケイ素を用いて層間絶縁膜を形成することをさらに含む、請求項２１に記載の表示装置用薄膜トランジスタ表示板の製造方法。
【請求項２３】
前記ＩＺＯエッチング剤は、塩酸、酢酸、超純水、及び界面活性剤の混合物を含む、請求項２１に記載の薄膜トランジスタ表示板の製造方法。
【請求項２４】
絶縁基板上に形成されていて、ゲート電極を含むゲート線と、
ゲート線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されている半導体と、
前記半導体上に互いに分離されて形成されていて、同一層で作られたソース電極及びドレイン電極と、前記ソース電極と接続されていて、前記ゲート線と交差して画素領域を定義するデータ線と、
前記ドレイン電極を露出する第１コンタクトホールを有する保護膜と、
前記保護膜上部に形成されていて、前記第１コンタクトホールを通じて前記ドレイン電極と接続されている画素電極と、
前記ゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材と
を有し、
前記コンタクト補助部材は、ＩＺＯ層とＩＴＯ層との二重層からなる薄膜トランジスタ表示板。
【請求項２５】
前記コンタクト補助部材は、下部層であるＩＺＯ層と上部層であるＩＴＯ層とからなる、請求項２４に記載の薄膜トランジスタ表示板。
【請求項２６】
絶縁基板上に形成されており、ゲート電極を含むゲート線と、ゲート線を覆っているゲート絶縁膜と、前記ゲート絶縁膜上に形成されている半導体と、前記半導体上に互いに分離されて形成されていて、同一層で作られたソース電極及びドレイン電極と、前記ソース電極と接続されていて、前記ゲート線と交差して画素領域を定義するデータ線と、前記ドレイン電極を露出する第１コンタクトホールを有する保護膜と、前記保護膜上部に形成されていて、前記第１コンタクトホールを通じて前記ドレイン電極と接続されている画素電極と、前記ゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材とを有し、前記コンタクト補助部材はＩＺＯ層とＩＴＯ層との二重層からなる薄膜トランジスタ表示板と、
前記薄膜トランジスタ表示板と対向しており、第２絶縁基板上に形成されている共通電極を有するカラーフィルター基板と、
前記薄膜トランジスタ表示板と前記カラーフィルター基板の間に注入されている液晶層とを有する液晶表示装置。
【請求項２７】
第１絶縁基板上にゲート線及びこれと接続されたゲート電極を含むゲート線を形成し、
前記ゲート線を覆うゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体を形成し、
前記半導体上に、ソース電極及びドレイン電極と、前記ソース電極と接続され、前記ゲート線と交差して画素領域を定義するデータ線を形成し、
前記ドレイン電極を露出する第１コンタクトホールを有する保護膜を形成し、
前記保護膜上部に前記第１コンタクトホールを通じて前記ドレイン電極と接続される画素電極と、前記ゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材とを形成し、
前記薄膜トランジスタ表示板と対向して共通電極を有するカラーフィルター基板を形成し、
前記薄膜トランジスタ表示板と前記カラーフィルター基板の間に液晶を注入してシール材で密封し、
前記コンタクト補助部材上にＩＴＯ層を形成すること、
を有する液晶表示装置の製造方法。
【請求項２８】
前記ＩＴＯ層は、前記コンタクト補助部材に対応する部分に切開部を有するシャドーマスクを用いて形成する、請求項２７に記載の液晶表示装置の製造方法。
【請求項２９】
前記ＩＴＯ層は蒸発蒸着方法で形成する、請求項２７に記載の液晶表示装置の製造方法。
【請求項３０】
前記蒸発蒸着工程は、前記薄膜トランジスタ表示板と前記カラーフィルター基板との間に液晶を注入してシール材で密封した後、基板をセル単位で切断して液晶パネルを形成した後に実施する、請求項２９に記載の液晶表示装置の製造方法。
【請求項３１】
絶縁基板の上部に多結晶シリコンまたは非晶質シリコンからなる第１及び第２チャネル部を各々有する第１及び第２半導体と、
前記第１チャネル部と重畳する第１ゲート電極を有するゲート線と、
前記第２チャネル部と重畳する第２ゲート電極と、
前記第１及び第２半導体と前記第１及び第２ゲート電極との間に形成されているゲート絶縁膜と、
前記第１半導体の一部と接している第１ソース電極を有するデータ線と、
前記第１チャネル部を中心に前記第１ソース電極と対向して前記第１チャネル部と接し、前記第２ゲート電極と接続されている第１ドレイン電極と、
前記第２チャネル部の一部と接する第２ソース電極を有する電源電圧用電極と、
前記第２チャネル部を中心に前記第２ソース電極と対向する第２ドレイン電極と、
前記第２ドレイン電極と接続されており、前記ゲート線と前記データ線とで囲まれた画素領域に配置されている画素電極と、
前記画素領域の前記画素電極を露出する開口部を有する隔壁と、
前記隔壁上部に形成されていて、前記隔壁と同一の形状からなる補助電極と、
前記画素電極上部の前記開口部が形成されている有機発光層と、
前記補助電極及び前記有機発光層を覆っている共通電極と、
前記ゲート線の拡張部及びデータ線の拡張部と接続されているコンタクト補助部材と、
を有する薄膜トランジスタ表示板において、
前記コンタクト補助部材は、ＩＺＯ層及びＩＴＯ層との二重層で形成する薄膜トランジスタ表示板。
【請求項３２】
前記コンタクト補助部材において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３１に記載薄膜トランジスタ表示板。
【請求項３３】
前記画素電極はＩＺＯ層及びＩＴＯ層の二重層で形成する、請求項３１に記載の薄膜トランジスタ表示板
【請求項３４】
前記画素電極において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３３に記載の薄膜トランジスタ表示板。
【請求項３５】
絶縁基板の上部に非晶質シリコンまたは多結晶シリコンからなる第１及び第２半導体層を形成し、
前記第１ゲート電極を有するゲート線及び第２ゲート電極を形成し、
前記ゲート線及び第２ゲート電極と前記第１及び第２半導体層との間にゲート絶縁膜を形成し、
前記ゲート絶縁膜上部に第１及び第２ソース電極、データ線、第１及び第２ドレイン電極、電源電圧用電極を形成し、
前記第１及び第２ソース電極、データ線、第１及び第２ドレイン電極、電源電圧用電極を覆う層間絶縁膜を形成し、
前記層間絶縁膜上部に前記第２ドレイン電極と接続される画素電極と、ゲート線及びデータ線と各々接続されるコンタクト補助部材を形成し、
前記画素電極を露出する開口部を有する隔壁を形成し、
前記隔壁上部に補助電極を形成し、
前記隔壁によって区画された前記画素電極上の所定領域に有機発光層を形成し、
前記補助電極及び前記有機発光層と接する共通電極を形成し、
前記コンタクト補助部材は、ＩＺＯ層及びＩＴＯ層の二重層で形成する薄膜トランジスタ表示板の製造方法。
【請求項３６】
前記コンタクト補助部材において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３５に記載の薄膜トランジスタ表示板の製造方法。
【請求項３７】
前記画素電極はＩＺＯ層及びＩＴＯ層の二重層で形成する、請求項３６に記載の薄膜トランジスタ表示板の製造方法。
【請求項３８】
前記画素電極において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３７に記載の薄膜トランジスタ表示板の製造方法。
【請求項３９】
絶縁基板と、
前記基板上に形成されている遮断層と、
前記遮断層上に形成されている多結晶シリコン層と、
前記多結晶シリコン層を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されているゲート線と、
前記ゲート線を覆っている第１層間絶縁膜と、
前記第１層間絶縁膜に形成され、前記多結晶シリコン層にドーピングされて形成されたソース領域とドレイン領域との一部を各々露出させる第１コンタクトホール及び第２コンタクトホールと、
前記第１コンタクトホールを通じて前記ソース領域と接続されるソース電極を含むデータ線と、
前記第２コンタクトホールを通じて前記ドレイン領域と接続されるドレイン電極と、
前記データ線及びドレイン電極を覆い、ドレイン電極の一部を露出させる第３コンタクトホールを有する第２層間絶縁膜と、
前記第２層間絶縁膜上に、第３コンタクトホールを通じてドレイン電極と接続され、ＩＺＯ層及びＩＴＯ層の二重層で形成される画素電極と、
を有する薄膜トランジスタ表示板。
【請求項４０】
第１層間絶縁膜と第２層間絶縁膜にはゲート線の拡張部を露出させる第４コンタクトホールを有し、第２層間絶縁膜にはデータ線の拡張部を露出させる第５コンタクトホールを有し、
前記第４コンタクトホールを通じてゲート線の拡張部と接触し、ＩＺＯ層及びＩＴＯ層の二重層で形成された第１コンタクト補助部材と、前記第５コンタクトホールを通じてデータ線の拡張部と接触し、二重層で形成された第２コンタクト補助部材とをさらに有する、請求項３９に記載の請求項薄膜トランジスタ表示板。
【請求項４１】
前記二重層において、ＩＺＯ層は下部層を、ＩＴＯ層は上部層をなす、請求項３９または４０に記載に薄膜トランジスタ表示板。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【図１７Ａ】
【図１７Ｂ】
【図１７Ｃ】
【図１８】
【図１９】
【図２０Ａ】
【図２０Ｂ】
【図２１Ａ】
【図２１Ｂ】
【図２２Ａ】
【図２２Ｂ】
【図２３Ａ】
【図２３Ｂ】
【図２４Ａ】
【図２４Ｂ】
【図２５】
【図２６】
【図２７】
【図２８Ａ】
【図２８Ｂ】
【図２８Ｃ】
【図２９Ａ】
【図２９Ｂ】
【図３０Ａ】
【図３０Ｂ】
【図３０Ｃ】
【図３１Ａ】
【図３１Ｂ】
【図３２Ａ】
【図３２Ｂ】
【図３３Ａ】
【図３３Ｂ】
【図３４Ａ】
【図３４Ｂ】
【図３４Ｃ】
【図３５Ａ】
【図３５Ｂ】
【図３５Ｃ】
【図３６】
【図３７】
【図３８Ａ】
【図３８Ｂ】
【図３９Ａ】
【図３９Ｂ】
【図４０Ａ】
【図４０Ｂ】
【図４１Ａ】
【図４１Ｂ】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２Ａ】
【図５２Ｂ】
【図５２Ｃ】
【図５３】
【図５４Ａ】
【図５４Ｂ】
【図５４Ｃ】
【図５５】
【図５６Ａ】
【図５６Ｂ】
【図５６Ｃ】
【図５６Ｄ】
【図５７】
【図５８Ａ】
【図５８Ｂ】
【図５８Ｃ】
【図５８Ｄ】
【図５９】
【図６０Ａ】
【図６０Ｂ】
【図６０Ｃ】
【図６０Ｄ】
【図６１】
【図６２Ａ】
【図６２Ｂ】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１２Ｃ】
【図１３Ａ】
【図１３Ｂ】
【図１４Ａ】
【図１４Ｂ】
【図１５Ａ】
【図１５Ｂ】
【図１６Ａ】
【図１６Ｂ】
【図１７Ａ】
【図１７Ｂ】
【図１７Ｃ】
【図１８】
【図１９】
【図２０Ａ】
【図２０Ｂ】
【図２１Ａ】
【図２１Ｂ】
【図２２Ａ】
【図２２Ｂ】
【図２３Ａ】
【図２３Ｂ】
【図２４Ａ】
【図２４Ｂ】
【図２５】
【図２６】
【図２７】
【図２８Ａ】
【図２８Ｂ】
【図２８Ｃ】
【図２９Ａ】
【図２９Ｂ】
【図３０Ａ】
【図３０Ｂ】
【図３０Ｃ】
【図３１Ａ】
【図３１Ｂ】
【図３２Ａ】
【図３２Ｂ】
【図３３Ａ】
【図３３Ｂ】
【図３４Ａ】
【図３４Ｂ】
【図３４Ｃ】
【図３５Ａ】
【図３５Ｂ】
【図３５Ｃ】
【図３６】
【図３７】
【図３８Ａ】
【図３８Ｂ】
【図３９Ａ】
【図３９Ｂ】
【図４０Ａ】
【図４０Ｂ】
【図４１Ａ】
【図４１Ｂ】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２Ａ】
【図５２Ｂ】
【図５２Ｃ】
【図５３】
【図５４Ａ】
【図５４Ｂ】
【図５４Ｃ】
【図５５】
【図５６Ａ】
【図５６Ｂ】
【図５６Ｃ】
【図５６Ｄ】
【図５７】
【図５８Ａ】
【図５８Ｂ】
【図５８Ｃ】
【図５８Ｄ】
【図５９】
【図６０Ａ】
【図６０Ｂ】
【図６０Ｃ】
【図６０Ｄ】
【図６１】
【図６２Ａ】
【図６２Ｂ】
【図６３】
【図６４】
【図６５】
【図６６】
【図６７】
【図６８】
【図６９】
【図７０】
【図７１】
【公表番号】特表２００７−５０６１３９（Ｐ２００７−５０６１３９Ａ）
【公表日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願番号】特願２００６−５２６８３１（Ｐ２００６−５２６８３１）
【出願日】平成１６年９月１６日（２００４．９．１６）
【国際出願番号】ＰＣＴ／ＫＲ２００４／００２３７６
【国際公開番号】ＷＯ２００５／０２７１８７
【国際公開日】平成１７年３月２４日（２００５．３．２４）
【出願人】（５０３４４７０３６）サムスン エレクトロニクス カンパニー リミテッド (2,221)
【Ｆターム（参考）】
【公表日】平成１９年３月１５日（２００７．３．１５）
【国際特許分類】
【出願日】平成１６年９月１６日（２００４．９．１６）
【国際出願番号】ＰＣＴ／ＫＲ２００４／００２３７６
【国際公開番号】ＷＯ２００５／０２７１８７
【国際公開日】平成１７年３月２４日（２００５．３．２４）
【出願人】（５０３４４７０３６）サムスン エレクトロニクス カンパニー リミテッド (2,221)
【Ｆターム（参考）】
[ Back to top ]