【課題】チャネル領域と、このチャネル領域の両側にソース／ドレイン領域とを有するフィン形半導体ボディを備えるトライ・ゲート型電界効果トランジスタを提供すること。
【解決手段】厚いゲート誘電体層は、ゲート導体からチャネル領域の上面および対向する側壁を分離して、チャネル面内の伝導率を抑制する。薄いゲート誘電体層は、ゲート誘電体からチャネル領域の上部コーナを分離して、チャネル・コーナ部における伝導率を最適化する。チャネル・コーナ部における電流をさらに強調するために、半導体ボディの上部コーナにのみソース／ドレイン領域を形成し得る。あるいは、ゲート導体に隣接する半導体ボディの上部コーナにのみソース／ドレイン拡張領域を形成し、半導体ボディの端部に深いソース／ドレイン拡散領域を形成し得る。 （もっと読む）

【課題】フィン構造を有する半導体装置において、ゲート電極となる高い第２の突部の側面に側壁部を形成するが、ソース／ドレイン領域となる低い第１の突部の側面には側壁部を形成しないようにした半導体装置の製造方法を提供する。
【解決手段】凸状の第１の突部３０と前記第１の突部よりも高い凸状の第２の突部４２とを形成する。前記第１および第２の突部の側面に、第１の側壁部４４を形成した後、前記第２の突部より低い位置に表面が位置するように第１の膜５２を形成する。前記第１の膜５２の表面から突出している前記第２の突部の側面にある前記第１の側壁部の側面に第２の側壁部５４を形成した後、前記第１の膜５２をエッチングすることにより、前記第２の突部４２の側面には第２の側壁部５４を形成するが、前記第１の突部３０の側面には前記第２の側壁部５４を形成しない。 （もっと読む）

【課題】電界効果トランジスタにおけるパンチスルーとリーク電流の抑制をはかることができ、素子信頼性の向上をはかる。
【解決手段】表面部にチャネル領域が形成される第１導電型の第１の半導体領域１００と、チャネル領域上にゲート絶縁膜１０１を介して形成されたゲート電極１０２と、チャネル領域を挟んで形成されたソース・ドレイン電極１０８と、ソース・ドレイン電極１０８とチャネル領域との間に形成され、ソース・ドレインのエクステンション領域となる第２導電型の第２の半導体領域１０５と、ソース・ドレイン電極１０８と第１，第２の半導体領域１００，１０５との間に形成され、第２の半導体領域１０５よりも不純物濃度の高い第２導電型の第３の半導体領域１０９とを備えた電界効果トランジスタであり、第３の半導体領域１０９はソース・ドレイン電極１０８からの偏析によって形成されている。 （もっと読む）

【課題】チャネル層に応力が付加され、かつ高信頼なＭＯＳＦＥＴを実現する。
【解決手段】半導体基板と、前記半導体基板の表面に対向して設けられ、単結晶または多結晶構造を有する一対のソース・ドレイン電極と、前記ソース・ドレイン電極の間の前記半導体基板の表面に形成された単結晶チャネル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ソース・ドレイン電極の上部に形成された金属化合物層と、前記ソース・ドレイン電極の下部に位置し、前記ソース・ドレイン電極を構成する物質の固有の格子間隔とは異なる格子間隔を保持した結晶構造を有する応力付与層と、前記応力付与層の下部に位置する第１の絶縁層とを具備する。 （もっと読む）

【課題】画素の配線に過大な電圧がかかるとＯＮ状態となり、電圧を取り去る作用を有する保護回路を備えた電気光学装置を提案することを目的とする。
【解決手段】第２乃至第５の薄膜トランジスタを有する保護回路を有し、第２の薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び信号線に電気的に接続され、第３の薄膜トランジスタのソース及びドレインの一方は、信号線に電気的に接続され、ソース及びドレインの他方は、該薄膜トランジスタのゲートに電気的に接続され、第４の薄膜トランジスタのソース及びドレインの一方は、該薄膜トランジスタのゲート及び信号線に電気的に接続され、第５の薄膜トランジスタのソース及びドレインの一方は、信号線に電気的に接続され、ソース及びドレインの他方は、該薄膜トランジスタのゲートに電気的に接続される。 （もっと読む）

【課題】 ＳＷＴを採用しつつ、リソグラフィのピッチ幅よりも狭いピッチ幅を有し、かつ均一な幅を有するＦｉｎを形成することができる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、リソグラフィで形成可能な最小ピッチ幅よりも狭いピッチ幅で配列され半導体材料から成る複数のＦｉｎ５０を絶縁層４上に形成し、複数のＦｉｎの側壁にゲート絶縁膜６０を形成し、Ｆｉｎの配列方向に延び、Ｆｉｎとは電気的に絶縁され、かつＦｉｎに共通のゲート電極７０９を、ゲート絶縁膜上に形成し、ゲート電極をマスクとして用いて該ゲート電極の両側に延在するＦｉｎの部分に不純物を注入することによりソース・ドレイン層１００を形成し、Ｆｉｎのゲート電極を挟んだ両側に絶縁膜を介して導電体材料を堆積することにより、複数のＦｉｎを接続することを具備する。 （もっと読む）

【課題】 接合リークを抑制しつつ、ソース／ドレイン層の低抵抗化を図るとともに、ショートチャネル効果を抑制する。
【解決手段】 ゲート電極１５の一方の側に絶縁層１２に底面が接する合金層からなるソース層１８ａを配置し、単結晶半導体層１３の結晶方位面２０ａに沿ってチャネル領域１７に対する接合面を形成し、ゲート電極１５の他方の側に絶縁層１２に底面が接する合金層からなるドレイン層１８ｂを配置し、単結晶半導体層１３の結晶方位面２０ｂに沿ってチャネル領域１７に対する接合面を形成し、ソース層１８ａを構成する合金層と単結晶半導体層１３との界面には、結晶方位面２０ａに沿うようにして自己整合的に形成された不純物導入層１９ａを設け、ドレイン層１８ｂを構成する合金層と単結晶半導体層１３との界面には、結晶方位面２０ｂに沿うようにして自己整合的に形成された不純物導入層１９ｂを設ける。 （もっと読む）

プラスチック基板上にアモルファスSi層を形成し、前記アモルファスSi層をレーザ照射により結晶化して得られる結晶性Si層形成基板の製造方法において、前記レーザの発振波長の光に対する前記プラスチック基板の透過率が30〜100％であることを特徴とする方法。 （もっと読む）

【課題】微細化および高集積化が可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１１上にマスク層１２を形成する工程と、半導体基板１１をマスク層１２をマスクとしてエッチングし、半導体基板１１に半導体柱１３を形成する工程と、半導体基板１１に不純物を導入し、半導体基板１１内で半導体柱１３の下に第１ソース／ドレイン領域１６を形成する工程と、半導体基板１１上で半導体柱１３の側面に接しかつ囲むようにゲート絶縁膜１４を形成する工程と、ゲート絶縁膜１４の側面上にゲート電極１７を形成する工程と、ゲート電極１７上で半導体柱１３の側面に接しかつ囲むように第１絶縁層１８を形成する工程と、第１絶縁層１８に不純物を導入し、第１絶縁層１８の側面の半導体柱１３に第２ソース／ドレイン領域１９を形成する工程とを含む。 （もっと読む）

【課題】 酸化濃縮法を用いて半導体層の一部におけるＧｅ濃度を高める際に生じる不具合を解決することができ、素子製造の再現性及び歩留まりの向上をはかる。
【解決手段】 半導体装置の製造方法において、基板上に少なくともＳｉを含む半導体層３を形成した後、半導体層３に素子分離用絶縁膜４を形成し、半導体層３を第１の半導体層３ａと第２の半導体層３ｂに分離し、次いで第２の半導体層３ｂ及び素子分離用絶縁膜４の上にシリコン窒化膜７を形成し、次いで第１の半導体層３ａ及びシリコン窒化膜７の上にＳｉＧｅ膜６を形成し、次いでＳｉＧｅ膜６を酸化して酸化膜８を形成すると共に、該膜６中のＧｅを第１の半導体層３ａ中に拡散させ、次いでＳｉＧｅ膜６の酸化物８を除去し、次いでシリコン窒化膜７を除去する。 （もっと読む）

【課題】 ＣＭＯＳ構造の両方の極性の素子に対してコンタクト抵抗の低減を図り、Ｆｉｎ−ＭＯＳＦＥＴ構造による移動度の増大を享受しつつ、製造コストの増大を回避する。
【解決手段】 ＭＯＳ型半導体装置において、絶縁膜１０１上に薄壁状に形成された単結晶半導体層１０２と、半導体層１０２の両側壁面上にそれぞれゲート絶縁膜１０４を介して形成されたゲート電極１０５と、ゲート電極１０５に対応して半導体層１０２に形成されたソース・ドレイン領域と、半導体層１０２の一方の側壁面に形成され、ソース・ドレイン領域とショットキー接合を成す第１の金属−半導体化合物層１１２と、第１の金属−半導体化合物層１１２とは組成が異なり、半導体層１０２の他方の側壁面に形成され、ソース・ドレイン領域とショットキー接合を成す第２の金属−半導体化合物層１２２とを備えた。 （もっと読む）

【課題】電気光学装置に用いるインバータ回路に関する。
【解決手段】インバータのＮチャネル型薄膜トランジスタは、チャネル領域と、複数のＮ型の不純物領域が設けられた半導体層と、前記半導体層上に設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上に設けられ、かつ前記Ｎ型の不純物の少なくとも１つと重なっているゲイト電極とを有する。
またインバータ回路のＰチャネル型薄膜トランジスタは、チャネル領域と、複数のＰ型の不純物領域が設けられた半導体層と、前記半導体層上に設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上に設けられたゲイト電極と、を有する。 （もっと読む）

【課題】 従来に比して製造コストを大幅に削減することが可能な相補型トランジスタの製造技術を提供する。
【解決手段】 半導体膜１４、ゲート絶縁膜１６、ゲート電極１８が形成されたＰＭＯＳ領域、ＮＭＯＳ領域にＰ型の不純物溶液ＰＬ、Ｎ型の不純物塗布液ＮＬを局所的に塗布する（図２（ｈ）参照）。その後、第１の熱処理、第２の熱処理を施すことにより、ＰＳＧ膜１００と接触する半導体膜にＰ型不純物を拡散させてＰＭＯＳトランジスタのソース領域１４ＰＳ、チャネル領域１４ＰＣ、ドレイン領域１４ＰＤを形成する一方、ＢＳＧ膜２００と接触する半導体膜にＮ型不純物を拡散させてＮＭＯＳトランジスタのソース領域１４ＮＳ、チャネル領域１４ＮＣ、ドレイン領域１４ＮＤを形成する（図２（ｊ）参照）。 （もっと読む）

【課題】浅い高濃度のソース・ドレイン層を有する半導体装置を提供すること。
【解決手段】半導体装置は、シリコンからなる表面領域を持つ基板、表面領域上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成されたゲート電極、ゲート電極の両側に設けられた側壁絶縁膜、側壁絶縁膜下からその外側に向かった部分の基板表面に形成された溝内に不純物を含むシリコン膜を堆積して形成された埋め込み形成型のソースおよびドレイン層を具備し、溝の底部のシリコン膜の不純物濃度は１×１０¹⁹〜１×１０²²ｃｍ^-3、かつ、溝の深さ方向に沿ったシリコン膜の不純物濃度は一定であり、かつ、埋め込み型形成型のソースおよびドレイン層は、側壁絶縁膜下に形成された第１の埋め込み形成型のソースおよびドレイン層、側壁絶縁膜外側に形成され、第１の埋め込み形成型のソースおよびドレイン層よりも厚い第２の埋め込み型形成型のソースおよびドレイン層を含む。 （もっと読む）

半導体素子（１０）は、ゲート（２２）を、シリコンから成ることが好ましい半導体層（１６）の上に配置することにより形成される。例えば、ＳｉＧｅまたはＧｅのみから成る半導体材料（２６）をゲートに隣接するように、かつ半導体層の上に、更にソース／ドレイン領域の上に形成する。熱処理プロセスを行なってストレッサ材料を半導体層に拡散させる。横方向の拡散が生じることにより歪みチャネル（１７）が形成され、ストレッサ材料層（３０）が歪みチャネルの直ぐ傍に隣接するようになる。エクステンションイオン注入を行なうことにより、ソース及びドレイン注入領域がストレッサ材料層の第１部分に形成される。ストレッサ材料層の第２部分は、歪みチャネルとソース及びドレイン注入領域との間のチャネルに残される。従って、ヘテロ接合が歪みチャネルに形成される。別の形態では、エクステンションイオン注入ではなく、ストレッサ材料の酸化を行なうことにより、歪みチャネルを形成する。
（もっと読む）

【課題】非晶質領域で構成されたチャネル部におけるキャリア移動度が高く、しかも結晶化領域で構成されたソース・ドレインの活性化効率が高い、非晶質−結晶質混成の薄膜トランジスタを、プラスチック基板を用いることが可能な低温プロセスで得ることが可能な薄膜半導体装置の製造方法を提供する。
【解決手段】基板１上に非晶質の半導体薄膜５を形成し、半導体薄膜５上にゲート絶縁膜７を介してゲート電極９をパターン形成する。ゲート電極９をマスクにして半導体薄膜５に不純物を導入する。ゲート電極９をマスクにして半導体薄膜５に対して所定速度で照射位置を移動させながら半導体薄膜５にレーザ光Ｌｈを連続照射することにより、半導体薄膜５を結晶化すると共に半導体薄膜５中において水素ガスを膨張させることなくレーザ光Ｌｈの照射部から余剰水素を除去する。 （もっと読む）

半導体デバイス（１０）は、好ましくはシリコンの半導体層（１６）上にゲート（２２）を配置して形成される。一例として、ＳｉＧｅ又はＧｅの半導体材料（２６）は、半導体層上のゲートに隣接し、かつソース／ドレイン領域上に形成される。熱工程により、ストレス材料が半導体層の内部に拡散される。横方向への拡散により、歪みチャネル（１７）が形成される。ストレス材料層（３０）は、歪みチャネルに直接隣接している。エクステンション注入により、ストレス材料層の第一部分からソース／ドレイン注入が形成される。ストレス材料層の第二部分は、歪みチャネルとソース／ドレイン注入との間のチャネル内に残存する。従って、歪みチャネル内にヘテロ接合が形成される。別の実施形態において、エクステンション注入よりは、むしろストレス材料の酸化により、歪みチャネルが形成される。
（もっと読む）

【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法、さらには、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供する。
【解決手段】基板１０１上に第１の膜１０２を形成する工程と、前記第１の膜１０２上にマスク材料を含有する溶液を吐出して前記第１の膜１０２上にマスク１０３を形成する工程と、前記マスク１０３を用いて前記第１の膜１０２をパターニングして前記基板１０１上に塗れ性の低い領域１０４と塗れ性の高い領域１０５を形成する工程と、前記マスク１０３を除去する工程と、前記塗れ性の低い領域１０４に挟まれた前記塗れ性の高い領域１０５に、絶縁膜、半導体膜又は導電膜材料を含有する溶液１０６を吐出して絶縁膜、半導体膜又は導電膜のパターンを形成する工程とを有する。 （もっと読む）

【課題】 半導体装置に於いて、高い短チャネル効果耐性並びに高い電流駆動能力を保ちつつ、ゲート絶縁膜中の電場の緩和を図る。その結果として高電流駆動能力且つ高信頼性の、高性能な微細半導体装置を提供する。
【解決手段】 チャネルの形成される領域が稜を持つ電界効果トランジスターに於いて、稜の近傍に於いてはゲート絶縁膜が他の領域よりも厚く形成されている、ないしゲート絶縁膜は積層であり、積層を形成する層の内で誘電率の低い層が稜の近傍に於いて他の領域よりも厚く形成されている。それ故、チャネル領域の電位に対するゲート電極の制御性は良好に保たれたままでゲート絶縁膜中に生ずる電場強度の緩和が図られ、その結果として高電流駆動能力且つ高信頼性の高性能微細半導体装置を実現する。 （もっと読む）

【課題】低温プロセスで高品位かつ大面積の薄膜を形成する。
【解決手段】真空減圧雰囲気下にて、原料ガスを基板８に照射して、半導体薄膜、金属薄膜または絶縁性薄膜を基板８上に形成する。基板８の温度を、基板８に照射する原料ガスの付着確率が脱離確率を上回る温度以下に保持した状態で、原料ガスを基板８に付着させるとともに、基板８に付着した薄膜形成用ガスおよび薄膜に対して、電子等の反応促進粒子を照射することにより、原料ガス分子の分解および分解物質の重合反応を生じさせ、基板８上に薄膜を形成する。 （もっと読む）