【課題】低エネルギー消費で硫黄ドープシリコン膜を製造する。
【解決手段】光重合性のケイ素化合物と環状硫黄を混合した混合物を用意する工程と、混合物に光照射処理を行ってケイ素化合物をラジカル化するとともに第１の加熱処理を行って環状硫黄をラジカル化し、ラジカル化したケイ素化合物を、ラジカル化した硫黄と結合させる工程と、を行って硫黄変成ケイ素化合物を製造する。混合物の環状硫黄とケイ素化合物の混合比は、混合物に含まれる硫黄原子の数がケイ素原子の数に対して１／１０００００以上１／３以下となる混合比にする。硫黄変性ケイ素化合物を含んだ溶液を不活性雰囲気で基板上に塗布した後に第２の加熱処理を行って、硫黄変性ケイ素化合物を分解するとともに硫黄変性ケイ素化合物に含まれるケイ素原子を他のケイ素原子または硫黄原子と結合させて硫黄ドープシリコン膜を製造する。 （もっと読む）

【課題】イオン注入を行わずに低コストで製造できる構造形態を備えた薄膜トランジスタを提供する。
【解決手段】基板１０上（又は第１下地膜１１乃至第２下地膜１２上）に設けられたポリシリコン半導体膜１３と、ポリシリコン半導体膜１３上に離間して設けられたソース電極１５ｓ及びドレイン電極１５ｄと、ポリシリコン半導体膜１３上にゲート絶縁膜１４を介して設けられたゲート電極１５ｇとを少なくとも有する。ポリシリコン半導体膜１３は、面内方向にソース電極接続領域１３ｓ、チャネル領域１３ｃ及びドレイン電極接続領域１３ｄを有し、チャネル領域１３ｃにはドーパントが含まれておらず、ソース電極接続領域１３ｓ及びドレイン電極接続領域１３ｄは基板１０側からソース電極側及びドレイン電極側に向かってドーパント一定濃度層２１とドーパント減少傾斜層２２’とを有する。 （もっと読む）

【課題】ゲート電極を形成してからチャネル形成用半導体部を形成する方法において、結晶品質の良い単結晶Ｓｉを用いて良質なゲート絶縁膜を形成した縦型半導体装置を提供する。
【解決手段】単結晶半導体基板に少なくとも第１絶縁層を有する積層体を形成する工程Ｓ１と、前記積層体に、前記単結晶半導体基板が露出する孔を形成する工程Ｓ２と、前記孔の底面に露出している前記単結晶半導体基板を種結晶領域とすることにより、前記第１絶縁層の上にゲート電極となる単結晶半導体部を形成する工程Ｓ３と、前記孔内に埋められた前記単結晶半導体部を除去することで、前記孔の底面に前記単結晶半導体基板を再び露出させる工程Ｓ４と、前記単結晶半導体部の前記孔の側面に露出している部分にゲート絶縁膜を形成する工程Ｓ５と、前記孔にチャネル形成用半導体部を形成する工程Ｓ６と、を有する半導体装置の製造方法。 （もっと読む）

【課題】閾値下の振れが改良され、供給電圧が更に低減されたトンネル電界効果トランジスタを提供する。
【解決手段】高ドープドレイン領域３、低ドープチャネル領域２、高ドープソース領域１及び、高ドープソース領域１と接触する低ドープチャネル領域２の少なくとも一部を覆うゲート誘電体１０およびゲート電極９を有し、ソース−チャネル界面１２におけるゲート誘電体１０の膜厚は、ソース−チャネル界面１２から所定の距離離れたチャネル２上のゲート誘電体１０の膜厚より小さい。 （もっと読む）

【課題】 高性能の半導体構造およびかかる構造を製造する方法を提供する。
【解決手段】 半導体構造は、半導体基板１２の上面１４上に位置する、例えばＦＥＴのような少なくとも１つのゲート・スタック１８を含む。構造は更に、少なくとも１つのゲート・スタックのチャネル４０上にひずみを誘発する第１のエピタキシ半導体材料３４を含む。第１のエピタキシ半導体材料は、少なくとも１つのゲート・スタックの対向側に存在する基板内の１対のくぼみ領域２８の実質的に内部で少なくとも１つのゲート・スタックの設置場所に位置する。くぼみ領域の各々において第１のエピタキシ半導体材料の上面内に拡散拡張領域３８が位置する。構造は更に、拡散拡張領域の上面上に位置する第２のエピタキシ半導体材料３６を含む。第２のエピタキシ半導体材料は、第１のエピタキシ半導体材料よりも高いドーパント濃度を有する。 （もっと読む）

【課題】低温プロセスへの適合が可能でありながらも、半導体特性を損なわすに高精度に不純物の濃度コントロールが可能なドーピング方法を提供する。
【解決手段】アンチモンと共に、水素、窒素、酸素、炭素のみで構成されたアンチモン化合物を含有する材料溶液（アンチモン溶液Ｌ）を基板７の表面を覆う半導体層５に付着させて溶液層Ｌ１を形成する。アンチモン溶液Ｌを乾燥させることにより基板７上にアンチモン化合物層９を形成する。熱処理を行うことによりアンチモン化合物層９中のアンチモンを半導体層５に拡散させて不純物領域５ａを形成する。熱処理は、アンチモン化合物層９へのエネルギービームｈの照射によって行う。 （もっと読む）

【課題】素子破壊を低減し、高耐圧で信頼性の高い横型ＭＯＳＦＥＴ法を提供する。
【解決手段】半導体基板と前記半導体基板上に絶縁層を介して形成された第１導電型の半導体層とを有するＳＯＩ基板に形成され、前記第１導電型の半導体層からなる活性領域内に、第２導電型の半導体層からなるウェルを形成するとともに、前記ウェル内および前記第１導電型の前記活性領域内に、第１導電型の半導体層からなるソース・ドレイン領域を形成した横型ＭＯＳＦＥＴにおいて、前記活性領域のうちチャネル領域となる表面にゲート絶縁膜を介して形成されるゲート電極が、厚い絶縁膜上に乗り上げるように形成されるとともに、前記ゲート電極が乗り上げた厚い絶縁膜下には、前記活性領域の濃度よりも高濃度の第１導電型の拡散領域が形成される。 （もっと読む）

【課題】単一ゲート・インバータのナノワイヤ・メッシュ及びその製造方法を提供する。
【解決手段】電界効果トランジスタ（ＦＥＴ）インバータは、スタック内で垂直方向に配置された複数のデバイス層を含み、各デバイス層は、ソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネル１１０を有し、ここで１つ又は複数のデバイス層のソース及びドレイン領域はｎ型ドーパント、又はｐ型ドーパントでドープされる。ＦＥＴインバータはさらに、複数のナノワイヤ・チャネルを取り囲む共通のゲート１５０と、ｎ型ドーパントでドープされた１つ又は複数のデバイス層のソース領域への第１のコンタクト１５６と、ｐ型ドーパントでドープされた１つ又は複数のデバイス層のソース領域への第２のコンタクト１５８と、デバイス層の各々のドレイン領域への共通の第３のコンタクト１５２とを含む。 （もっと読む）

【課題】 調整可能な複数の閾値電圧（Ｖ_ｔ）を有する、ナノワイヤ・ベースのＦＥＴ、及びこれを製造する方法を提供する。
【解決手段】 ナノワイヤ・ベースの電界効果トランジスタ（ＦＥＴ）及びその製造のための技術が提供される。一態様において、各々がソース領域、ドレイン領域、及びソース領域とドレイン領域を接続する複数のナノワイヤ・チャネルを有する、スタック状に垂直方向に配向された複数のデバイス層であって、デバイス層の１つ又は複数は、デバイス層の他の１つ又は複数とは異なる閾値電圧を有するように構成される、複数のデバイス層と、ナノワイヤ・チャネルを取り囲むデバイス層の各々に共通のゲートとを有するＦＥＴが提供される。 （もっと読む）

【課題】非晶質の絶縁層上に任意の位置に単結晶半導体層を成長させることにより高性能半導体素子の積層化あるいは３次元化を可能にし、高機能な半導体集積システムを実現する。
【解決手段】絶縁層上に非晶質半導体薄膜を堆積し、その一部に単結晶半導体層を接触させ、熱処理によって単結晶半導体層の結晶性を反映させ非晶質半導体薄膜を単結晶化する半導体薄膜の結晶化方法。 （もっと読む）

【課題】短チャネル特性を低下させることなく、チャネル領域に十分な歪みを生じさせることのできる半導体層が埋め込まれたソース・ドレイン領域を有する半導体装置およびその製造方法を提供する。
【解決手段】Ｎ型のシリコン基板１１の主面にゲート絶縁膜を介して形成されたゲート電極１３と、ゲート電極１３の下方に形成されるチャネル領域１４を挟むように形成され、チャネル領域１４に歪みを与えるためのゲルマニウム、Ｐ型不純物のボロンおよびボロンの拡散を抑制するためのカーボンを含有する第１半導体層１５ａ、１５ｂと、ゲルマニウムおよびボロンを含有する第２半導体層１６ａ、１６ｂと、が順に積層された構造を有するソース・ドレイン領域１７ａ、１７ｂと、第２半導体層１６ａ、１６ｂのゲート電極１３側の側面からチャネル領域１４に隣接するエクステンション領域１８ａ、１８ｂと、を具備する。 （もっと読む）

【課題】オフ電流の低減とともにオフリーク電流の低減が図れ、製造工数の増大をもたらすことなく回路の集積化が図れる薄膜トランジスタを備えた表示装置の提供。
【解決手段】表示部が形成された基板上に複数の薄膜トランジスタが形成されている表示装置であって、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極を跨って形成されたゲート絶縁膜と、
このゲート絶縁膜の上面に形成され、平面的に観て前記ゲート電極の形成領域内に開口が形成された層間絶縁膜と、
前記層間絶縁膜の表面に前記開口を間にして配置された一対の高濃度半導体膜と、
前記層間絶縁膜の前記開口を跨いで形成され、平面的に観て、前記ゲート電極の形成領域内に形成されるとともに前記一対の高濃度半導体膜に電気的に接続された多結晶半導体層と、
前記一対の高濃度半導体膜のそれぞれに重ねられ前記多結晶半導体膜に重ねられることなく形成された一対の電極と、
を備えたものを含む。 （もっと読む）

【課題】本発明は、真空雰囲気での成膜を用いずに低温プロセスで欠陥密度の少ない酸化シリコン膜の成膜を実現することを可能にする。
【解決手段】基板１１上にポリシラン化合物を含有する溶液を塗布して塗布膜１２を形成した後に、不活性雰囲気中で第１熱処理を行って、前記塗布膜１２をシリコン膜１３に形成する工程と、前記シリコン膜１３上にポリシラン化合物を含有する塗布膜１４を形成した後に、不活性雰囲気中で第２熱処理を行って、前記塗布膜１４を酸化シリコン前駆体膜１５に形成する工程と、酸化雰囲気中で第３熱処理を行って、前記酸化シリコン前駆体膜１５を酸化シリコン膜１６に形成するとともに、前記シリコン膜１３を緻密化する工程とを有する。 （もっと読む）

【課題】 デバイスの電流密度を増大させながら、デバイスの接触スキーム及びスケーラビリティを改善する、ナノワイヤＦＥＴ構造体及びその製造方法を提供する。
【解決手段】 基板の表面上に配置された、垂直方向に積層され垂直方向に離間配置された複数の半導体ナノワイヤ（例えば、半導体ナノワイヤ・メッシュ）を含む半導体構造体が提供される。垂直方向に積層され垂直方向に離間配置された各々の半導体ナノワイヤの一方の端部セグメントは、ソース領域に接続され、垂直方向に積層され垂直方向に離間配置された各々の半導体ナノワイヤの他方の端部セグメントは、ドレイン領域に接続される。ゲート誘電体及びゲート導体を含むゲート領域は、垂直方向に積層され垂直方向に離間配置された複数の半導体ナノワイヤに当接し、ソース領域及びドレイン領域は、ゲート領域と自己整合される。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置を提供するに際し、酸化物半導体層と電極層との接触抵抗を低減することを課題の一とする。
【解決手段】ゲート絶縁層上方の第１のソース電極層または第１のドレイン電極層と、ゲート絶縁層上方の酸化物半導体層と、酸化物半導体層、および第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、酸化物半導体層の下面は、ゲート電極層と重畳する領域においてゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接しており、酸化物半導体層の上面は、その一部の領域において第２のソース電極層または第２のドレイン電極層と接しており、第１のソース電極層または第１のドレイン電極層は、第２のソース電極層または第２のドレイン電極層と電気的に接続している。 （もっと読む）

【課題】耐熱性の低い部分を有する基板に加熱処理をして半導体基板を製造する。
【解決手段】単結晶層を有し熱処理される被熱処理部と、熱処理で加えられる熱から保護されるべき被保護部とを備えるベース基板を熱処理して半導体基板を製造する方法であって、被保護部の上方に、ベース基板に照射される電磁波から被保護部を保護する保護層を設ける段階と、ベース基板の全体に電磁波を照射することにより被熱処理部をアニールする段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】金属微粒子と半導体基板の反応を利用して電極を形成する、高性能な半導体装置の製造方法およびグレイン粒径の小さい電極を有する高性能な半導体装置を提供する。
【解決手段】直径２０ｎｍ以下の金属微粒子を溶媒中に分散した溶液を、半導体基板上に塗布する工程と、溶媒を蒸発させる工程と、金属微粒子と半導体基板を反応させ、半導体基板表面に金属半導体化合物薄膜を形成する工程とを有することを特徴とする半導体装置の製造方法。半導体基板上に金属半導体化合物薄膜を有する半導体装置であって、金属半導体化合物薄膜は膜厚方向に単グレインで形成され、単グレインの粒径が４０ｎｍ以下であることを特徴とする半導体装置。 （もっと読む）

【課題】本発明は、駆動力を向上させることができるＦｉｎ状の半導体部を有する半導体装置を提供することを目的とする。
【解決手段】本発明に係る１つの実施の形態による半導体装置は、Ｆｉｎ状の半導体部３と、ゲート電極８と、ライナー膜９とを備える。Ｆｉｎ状の半導体部３は、一方にソース領域、他方にドレイン領域が形成される。ゲート電極８は、ソース領域とドレイン領域との間で、Ｆｉｎ状の半導体部３をゲート絶縁膜を介して囲むように形成される。ライナー膜９は、ゲート電極７を被うように形成され、少なくともＦｉｎ状の半導体部３の高さ方向に応力を印加する。 （もっと読む）

【課題】薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置を提供する。
【解決手段】基板と、前記基板上に位置し、結晶化誘起金属を用いて結晶化された多結晶シリコン層からなり、ソース／ドレイン領域及びチャネル領域を含む半導体層と、前記半導体層上に位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置するゲート電極と、前記ゲート電極上に位置する層間絶縁膜と、前記層間絶縁膜上に位置し、前記半導体層のソース／ドレイン領域と電気的に接続されるソース／ドレイン電極を含み、前記半導体層は前記半導体層の両端部に位置する第１ゲッタリングサイト及び前記第１ゲッタリングサイトと離隔されて位置する第２ゲッタリングサイトを含むことを特徴とする薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置を提供する。 （もっと読む）

【課題】非晶質半導体薄膜の結晶化と選択的な高濃度不純物拡散をひとつの工程で行うことにより薄膜トランジスタの製造工程を簡単にし，製造コストを低減する。
【解決手段】絶縁基板上の非晶質半導体薄膜上に堆積した不純物を含む皮膜を所定の形状にパターン形成し、外方拡散防止膜で被覆したのち，連続発振レーザを照射することにより該非晶質の結晶化と同時に，該皮膜から不純物を該薄膜に選択的に高濃度に拡散させることにより半導体薄膜トランジスタを製造する。 （もっと読む）