【課題】フォトマスクの枚数を低減しながらも、容易且つ高精度に半導体装置を製造する。
【解決手段】ゲート配線５と、ソース配線６と、ゲート配線５及びソース配線６に接続された薄膜トランジスタ１２と、薄膜トランジスタ１２に接続された絵素電極１１とを備えた半導体装置１を製造する場合に、絵素電極１１とソース配線６とを同時にパターン形成する。 （もっと読む）

【課題】ＭＯＳトランジスタなどの電子デバイスを形成する方法であって、比較的安価で時間のかからない処理技術の提供。
【解決手段】基板１０上に複数の半導体アイランド３１，３５を形成するステップと、半導体アイランドの第１のサブセット３１上に或いはそれよりも上側に第１の誘電体層６０を印刷するとともに、随意的に半導体アイランドの第２のサブセット３５上に或いはそれよりも上側に第２の誘電体層６５を印刷する。第１の誘電体層６０は第１のドーパントを含み、（随意の）第２の誘電体層６５は第１のドーパントとは異なる第２のドーパントを含む。誘電体層６０，６５、半導体アイランド３１，３５及び基板１０は、第１のドーパントを半導体アイランドの第１のサブセット３１中へ拡散させ、且つ存在する場合には第２のドーパントを半導体アイランドの第２のサブセット３５中へ拡散させるように十分にアニールされる。 （もっと読む）

【課題】オフリーク電流を押さえて高い電流駆動力を有し、オフセット電圧が極力低減された微細な半導体装置の製造方法を提供する。
【解決手段】半導体基板に、一対の素子分離絶縁膜を離間して形成し、素子領域を画定する工程と、半導体基板の素子領域におけるチャネル領域の上に、ゲート絶縁膜を介してゲート長30nm以下のゲート電極を形成する工程と、ゲート電極側面にオフセットスペーサーを形成する工程と、オフセットスペーサー及びゲート電極をマスクとしてゲート電極の直下を除く半導体基板に不純物を導入し、フラッシュランプアニールを用いて1000℃以上で100msec以下の極短時間加熱処理を施して不純物を活性化し、ゲート電極の端部から10nm以下の距離で離間した不純物拡散領域を形成する工程と、半導体基板の全面に層間絶縁膜を形成してコンタクトホールを開口し、導電材料で埋め込んで配線を形成する工程とを具備することを特徴とする。 （もっと読む）

【課題】 ＬＳＩを構成する微細な縦型電界効果型トランジスタ、特に半導体層の両側にゲート電極を有するダブルゲート縦型電界効果型トランジスタの製造方法として最適な縦型電界効果型トランジスタの製造方法を提供する。
【解決手段】 矩形断面を持つ半導体領域を跨ぐように、ゲート絶縁膜を介してゲート電極５を設け、続いてゲート電極５のうち、少なくとも前記略矩形の断面を持つ半導体領域の上端よりも低い位置を絶縁膜で覆うとともに、前記略矩形の断面を持つ半導体の側面のうちゲート電極に覆われない領域の少なくとも一部を露出させ、前記露出した前記略矩形の断面を持つ半導体の側面に、半導体を選択的に成長させ、選択成長と同時または選択成長後に選択的に成長させた前記半導体に不純物を導入することにより、選択的に成長させた前記半導体をソース／ドレイン領域もしくはソース／ドレインエクステンション領域となす （もっと読む）

【課題】半導体薄膜の表面層に浅い接合の拡散層を形成することが可能で、これによりＬＤＤ領域を設けることなくドレイン端においての電界を緩和してリーク電流を均一に抑えることができる薄膜トランジスタの製造方法を提供する。
【解決手段】半導体薄膜５上にゲート絶縁膜７を介してゲート電極９をパターン形成する。半導体薄膜５の表面にｐ型またはｎ型の不純物ａを含む溶液の液膜を形成して乾燥させた不純物膜Ａを形成する。ゲート電極９をマスクとし、不純物膜Ａを介して半導体薄膜５にエネルギービームｈ’をスポット照射する。これにより、不純物ａを半導体薄膜５の表面層のみに拡散させた浅い拡散層からなるソース／ドレイン１１を形成する。 （もっと読む）

【課題】不揮発性メモリセル、並びに薄膜トランジスタ及びそれらを含む回路を様々な基板上に作成する方法を提供する。
【解決手段】この不揮発性メモリセルは、同一水平レベルにおいて所定の距離で離間している第１及び第２の半導体アイランドであって、第１の半導体アイランドが制御ゲート２を構成し、第２の半導体アイランドがソース端子及びドレイン端子を構成する、当該第１及び第２の半導体アイランドと、第１の半導体アイランドの少なくとも一部の上のゲート誘電体層と、第２半導体アイランドの少なくとも一部の上のトンネリング誘電体５層と、ゲート誘電体４層とトンネリング誘電体層の少なくとも一部の上のフローティングゲート７と、制御ゲート２並びにソース端子及びドレイン端子に電気的に接触する金属層と、を備える。一つの効果的な実施形態では、不揮発性メモリセルを、「全プリント」加工技術を使用して製造することができる。 （もっと読む）

【課題】薄膜のＳＯＩ層を持つＳＯＩ−ＭＯＳＦＥＴにおいて、基板浮遊効果を抑制するボディコンタクト構造の半導体装置の製造方法を提供する。
【解決手段】絶縁体上の半導体層上において、素子領域及びボディコンタクト領域を覆うＣＭＰマスクを形成する工程と、全体を前記ＣＭＰマスクの材料とは異なる第２の絶縁体で覆い続いてＣＭＰにより第２の絶縁体を平坦化する工程と、ＣＭＰ工程後により露出した前記ＣＭＰマスク材料を除去し、露出した半導体層にはゲート絶縁膜、ゲート電極及び第１導電型のソース／ドレイン領域を持つ電界効果型トランジスタ、およびまたは第２導電型の不純物が高濃度に導入されたボディコンタクト領域を形成することを特徴とする。 （もっと読む）

【課題】トンネル電界効果トランジスタ（ＴＦＥＴ）は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の後継者と考えられるが、シリコンベースのＴＦＥＴは一般に低いオン電流、トンネルバリアの大きな抵抗に関する欠点を有する。
【解決手段】より高いオン電流を達成するために、他のシリコン（Ｓｉ）チャネル中にゲルマニウム（Ｇｅ）トンネルバリアを備えたナノワイヤベースのＴＦＥＴが用いられる。ナノワイヤは、シリコンとゲルマニウムの間の格子不整合が、高い欠陥のある界面とならないように導入される。従来のＭＯＳＦＥＴ構造に比較して、静的電力の低減と共に動的電力の低減が得られる。これにより、多層ロジックは、ナノワイヤＳｉ／ＧｅＴＦＥＴを用いることで、非常に高いオンチップトランジスタ密度となる。 （もっと読む）

【課題】 本発明は、同一基板上に同時に異なるＬＤＤ構造を有する生産性の高いＴＦＴの作製方法およびその構造を提供することを目的としている。即ち、本発明はＴＦＴの新規な構造と生産性の高い製造工程を提供するものである。
【解決手段】 耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用い、さらに保護層で覆うことで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、且つ保護層をエッチングストッパーとして用いることで周辺駆動回路部においては、サイドウォール１２６を用いた自己整合プロセス（セルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する一方、画素マトリクス部においては、絶縁物１２５を用いた非自己整合プロセス（ノンセルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する （もっと読む）

【課題】半導体製造工程で加わる熱履歴の違いに因り、不純物の拡散具合が異なることから、薄膜トランジスタの閾値にばらつきを生じた。これを低減、防止する対策を施した薄膜トランジスタを有する半導体装置及びその製造方法を提供する。
【解決手段】薄膜トランジスタは、絶縁体層を介して半導体基板上に形成された、不純物を含むソース／ドレイン領域と、前記ソース／ドレイン領域間を充填する絶縁体と、前記ソース／ドレイン領域上に形成された不純物拡散制御膜層と、前記不純物拡散制御膜上に形成されたチャネル層と、前記チャネル層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記チャネル層、ゲート絶縁膜及びゲート電極を充填する層間膜とを具備する。前記不純物拡散制御膜は、熱の加わらない製造工程の段階になって、前記ソース／ドレイン領域とチャネル層との間に所定の電圧を印加することにより絶縁破壊される。 （もっと読む）

【課題】液状シリコンを利用して薄膜トランジスタのポリシリコンチャネル層を形成することによって、製造工程を単純化した薄膜トランジスタ及びその製造方法を提供する。
【解決手段】ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたソース／ドレイン電極と、ソース／ドレイン電極上の全面に形成されたドーピング層と、ソース／ドレイン電極間にゲート絶縁膜とドーピング層上に形成されたポリシリコンチャネル層とを含み、ドーピング層は、チャネル層とオーバーラップする領域に形成された。 （もっと読む）

【課題】高性能のトップゲート型ＴＦＴを印刷方式で製造することを可能にする薄膜トランジスタを提供する。
【解決手段】半導体薄膜層２を形成するステップと、その上に、ＴＦＴのチャネル領域を画成するギャップ５が形成されたドープトガラスパターン４を印刷するステップと、チャネル領域の上又は上方に、ゲート誘電体膜及びこの上のゲート伝導体３を有するゲート電極を形成するステップと、ドープトガラスパターンから半導体薄膜層にドーパントを拡散させるステップとを含む自己整合トップゲート型薄膜トランジスタ（ＴＦＴ）及びそのような薄膜トランジスタの製造方法。 （もっと読む）

【課題】フォトリソグラフィー工程数を低減することで製造コストの低減および歩留まりの向上を実現し得るカラー表示装置の製造方法を提供する。
【解決手段】透明基板７１０上にソース線７０５、ドレイン電極７０８となる線状遮光体７０１、７０１ｋを形成した後、開口部７１１に色素材７０２を定着させてカラーフィルターとする。次に、色素材を覆う透明保護膜７２３を成膜し、その上に多結晶シリコン薄膜７１７を形成する。そして、画素マトリックス外のソース線端子を覆うポリイミド膜を形成した後、ゲート絶縁膜７１９を成膜し、ポリイミド膜を除去する。次に、ゲート絶縁膜上にゲート線７０７を形成する。本方法におけるフォトリソグラフィー工程は、線状遮光体形成、多結晶シリコン薄膜形成、ゲート電極形成、の３工程のみとなる。 （もっと読む）

【課題】トランジスタの特性（Ｉｄ−Ｖｇ特性）にばらつきが生じる場合があった。
【解決手段】酸化物膜を半導体層１１として有する電界効果型トランジスタであって、酸化物膜の中に、水素又は重水素が添加されたソース部位及びドレイン部位を有している。または、酸化物膜の中に、チャンネル部位１８とソース部位１６とドレイン部位１７とを有し、ソース部位とドレイン部位との水素又は重水素の濃度がチャンネル部位の水素又は重水素の濃度よりも大きい。ソース部位とドレイン部位が、ゲート絶縁層を介して配されるゲート電極と自己整合して配され、且つ、コプレーナ構造からなる構成をとることができる。 （もっと読む）

【課題】不純物ドープ半導体膜を形成する際の熱負荷を低減する。また、熱負荷を低減することで、ＴＦＴの特性を向上させる。
【解決手段】半導体膜３および絶縁膜５を順次形成し、これらの膜よりなる積層膜した後、この積層膜を選択的に除去することにより、プール部７ｂおよびこのプール部７ｂに連結した一対の溝７ａを形成し、プール部７ｂにドープ高次シラン組成物溶液９を充填し、この溶液９を溝７ａ内部に導入した後、熱処理によりドープシリコン膜９Ａを形成する。次いで、溝７ａ間に位置する絶縁膜５上にゲート電極を形成することによりＴＦＴを形成する。 （もっと読む）

【課題】少数の工程段階又はマスキング段階しか必要としないトランジスタの製造方法を提供する。
【解決手段】基板（１）上に第１の種類及び第２の種類のトランジスタ（２０，２１）を製造する方法において、
ａ）第１の種類のトランジスタ（２０）の後になっての接触領域（３ａ，３ｂ）に第１の 伝導型のドーピングされた半導体領域を形成し、
ｂ）第１の真性半導体層（４）を全面に析出し、
ｃ）真性半導体層（４）に第１の伝導型の接触領域（３ａ，３ｂ）が生じるように、半導 体領域にあるドーパントを活性化し、
ｄ）ゲート誘電体（６）を析出し、
ｅ）第１の導電層（７）の析出及びこの導電層（７）の構造化によりゲート電極（７ａ，７ｂ）を形成し、
ｆ）第２の種類のトランジスタ（２１）のため第２の伝導型の接触領域（８）を形成する ドーパントによりイオンドーピングし、
ｇ）不活性化層（１０）を析出し、
ｈ）接触開口（Ｋ）をあけ、
ｉ）第２の導電層（１１）を析出しかつ構造化する。 （もっと読む）

【課題】トランジスタとそのトランジスタの製造方法及びこれを適用する有機発光ディスプレイを提供する。
【解決手段】相互に平行して配置され、チャンネル領域とチャンネル領域の両側にドーピングされた二つの高伝導領域とを有する二つの多結晶シリコン層１０ａ、１０ｂと、二つの多結晶シリコン層１０ａ、１０ｂのチャンネル領域に対応して配置され、二つの多結晶シリコン層１０ａ、１０ｂと交差するように形成されたゲート１２と、ゲート１２と多結晶シリコン層１０ａ、１０ｂとの間に介在されるゲート絶縁層と、を備え、ゲート１２の一側端部に隣接して形成され、ニつの多結晶シリコン層１０ａ、１０ｂのチャンネル領域と一側の高伝導領域との間に低伝導領域が形成されている構造を有している。 （もっと読む）

【課題】プロセス変動に耐性を有するダイオード及びダイオード接続薄膜トランジスタ（ＴＦＴ）を提供する。
【解決手段】ダイオード又はＴＦＴを含む印刷又はパターニング構造（例えば、回路）、これらを製造する方法、並びに、これらの識別タグ及びセンサへの応用を開示する。相補型のダイオード対又はダイオード接続ＴＦＴを直列に含む印刷された構造は、印刷又はレーザ描画技術を用いて製造したダイオードの閾値電圧（Ｖ_ｔ）を安定化することができる。ＮＭＯＳ ＴＦＴのＶ_ｔ（Ｖ_ｔｎ）とＰＭＯＳ ＴＦＴのＶ_ｔ（Ｖ_ｔｐ）の間の分離を利用して、印刷又はレーザ描画のダイオードの順方向電圧降下の安定性を確立又は向上する。更なる応用は、参照電圧発生器、電圧クランプ回路、参照又は差動信号伝送ラインにおける電圧を制御する方法、並びにＲＦＩＤ及びＥＡＳタグ及びセンサに関する。 （もっと読む）

【課題】可及的に簡略な構成で、かつ高集積度、高性能の半導体装置を得ることを可能にする。
【解決手段】半導体基板１上に板状に設けられた第１導電型の第１半導体領域３と、第１半導体領域の第１側面に設けられた第１強誘電体絶縁膜４と、第１強誘電体絶縁膜の第１半導体領域と反対側の面に設けられた第１ゲート電極６と、第１半導体領域の第２側面に設けられた第２強誘電体絶縁膜５と、第２強誘電体絶縁膜の第１半導体領域と反対側の面に設けられた第２ゲート電極７と、第１及び第２ゲート電極に挟まれるように第１半導体領域に形成されるチャネル領域と、チャネル領域の両側の第１半導体領域に設けられた第２導電型の第１ソース・ドレイン領域８と、を備え、第１半導体領域の厚さが第１半導体領域の不純物濃度で決まる空乏層の最大厚さの二倍よりも薄い。 （もっと読む）

【課題】ソース、ドレインおよびチャネルが同導電型で構成されたトランジスタにおいて、ソース−ドレイン間の導通を良好に遮断する。
【解決手段】半導体装置１００は、半導体基板１０２上にＢＯＸ層１１０およびＳＯＩ層１０６がこの順で形成されたＳＯＩ基板と、ＳＯＩ層１０６に形成された第１導電型のドレイン領域１０６ａおよび１０６ｂと、これらの間に設けられた第１導電型のチャネル領域１０６ｃと、チャネル領域１０６ｃ上に形成されたゲート絶縁膜１１２およびその上に形成された第１のゲート電極１１４とを含む。チャネル領域１０６ｃの下方にドープトシリコンまたは金属からなる導電層１０８がＳＯＩ層１０６の膜厚よりも狭い間隔で設けられる。また、チャネル領域１０６ｃと導電層１０８との間にＢＯＸ層１１０が設けられる。 （もっと読む）