【課題】 有機電界発光型表示装置において、各画素の輝度を均一にする手段として、薄膜トランジスタの特性のばらつきを補償するための薄膜トランジスタを複数配置して電流を制御する技術が挙げられる。しかし、有機電界発光型表示装置においては微弱な電流の制御が必要であり、上記補償による電流の均一化だけでは不十分であった。
【解決手段】 本発明に係わる有機電界発光型表示装置における薄膜トランジスタは、ソース領域７ｂとドレイン領域７ｃとを共通にした複数のチャネル領域７ａを備えて、かつそのパターン端がテーパー形状に加工されたポリシリコン膜７を備えたことを特徴としており、さらに各チャネル領域７ａのチャネル幅Ｗが５μｍ以上３０μｍ以下であることを特徴とするものである。 （もっと読む）

【課題】
基板上に作製されるゲルマニウムまたはＳｉＧｅチャネルを有する、ｐ−チャネルＭＩＳＦＥＴおよびｎ−チャネルＭＩＳＦＥＴの両方を提供する。
【解決手段】
傾斜ＳｉＧｅチャネルまたはＧｅチャネルを有する、シリコン基板（５０２）上の自己整列ＭＩＳＦＥＴトランジスタ（５００Ｈ）。チャネル（５２６）は、ガスクラスタイオンビーム（５２４）照射を用いて形成され、従来のシリコンチャネルＭＩＳＦＥＴより高いチャネル移動度を提供する。上記トランジスタの製造方法は、ガスクラスタイオンビーム処理ステップで強化され、ＳｉＧｅまたはＧｅチャネルを形成する置換ゲート工程に基づく。該チャネルは、補足ステップであるガスクラスタイオンビーム処理によって、あるいは、増移動度チャネルと同時にドープすることもできる。 （もっと読む）

基体平面に対して突出した半導体凸部と、この半導体凸部を跨ぐようにその上部から相対する両側面上に延在するゲート電極と、このゲート電極と前記半導体凸部の間に介在するゲート絶縁膜と、前記半導体凸部に設けられたソース／ドレイン領域とを有するＭＩＳ型電界効果トランジスタ、このトランジスタを含む基体上に設けられた層間絶縁膜、及びこの層間絶縁膜に形成された埋め込み導体配線を有し、この埋め込み導体配線は、前記半導体凸部のソース／ドレイン領域と、前記層間絶縁膜下の他の導電部とに接続されていることを特徴とする半導体装置。
（もっと読む）

【課題】回路を構成するトランジスタ数を少なくし、且つレベルシフタを配置することなくシフトレジスタとして正確に動作を行う半導体回路の提供することを課題とする。
【解決手段】第１端子が高電位電源に接続されたｐチャネル型トランジスタと、第１端子が低電位電源に接続されたｎチャネル型トランジスタと、を含む回路群と、インバータ回路と、をｍ段（ｍは任意の正の整数であり、ｍ≧３）有し、第２ｎ−１段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の回路群の前記ｎチャネル型トランジスタのゲートにはクロック信号が入力され、第２ｎ段目（ｎは任意の整数であり、ｍ≧２ｎ≧２）の回路群の前記ｎチャネル型トランジスタのゲートには反転クロック信号が入力される。 （もっと読む）

蓄積モードのマルチゲート・トランジスタ素子(1100)の構成が開示される。本素子は、短チャンネル効果、特にhiが軽減され、チャンネル領域、拡張領域、及び／又は、ソース(1104)／ドレイン(1106)領域に更に１つのタイプのドーパント材料が埋め込まれて、不所望の漏れ電流をもたらすチャンネル領域内の、導電パスの設定、及び、電子の蓄積を緩和するように構成される。 （もっと読む）

【課題】複数の熱処理によって自己整列されたシリサイド膜を形成する方法を提供する。
【解決手段】基板上に金属膜を形成し、第１の温度で第１の熱処理を遂行して、金属膜上に金属シリサイド膜を形成し、第１の熱処理とインサイチュウとして第１の温度より低い第２の温度で第２の熱処理を遂行することを含む。これにより、欠陥がない金属シリサイド膜を形成でき、金属シリサイド膜を採用する半導体素子の電気的特性を安定的に改善させることができる。 （もっと読む）

【課題】ゲート電極およびレジストを精度良くエッチングできる薄膜トランジスタの製造方法を提供する。
【解決手段】レジスト後退法で金属層41を後退させる前に、レジスト42および金属層41をマスクとして活性層６のソース領域12およびドレイン領域13となる部分に不純物をドーピングする。レジスト42および金属層41をＲＩＥにてエッチングして金属層41をゲート電極17とする際に、レジスト42中の不純物から放出されるプラズマ発光強度の変化を測定する。プラズマ発光強度が略一定となった時点を、レジスト42および金属層41のＲＩＥによるエッチングの終点とする。金属層41およびレジスト42を精度良くエッチングできる。
（もっと読む）

【課題】薄膜トランジスタにおいて、ソース／ドレイン領域へのコンタクトの方法を改良することにより、配線抵抗を減らす。
【解決手段】ガラス基板上に第１の絶縁膜、島状の結晶性珪素膜、ゲイト絶縁層、ゲイト電極、第１の配線、ゲイト電極及び第２の絶縁膜を形成し、第２の絶縁膜及びゲイト絶縁層をエッチングしてゲイト電極及び第１の配線の側面に側壁を形成するとともに、島状の結晶性珪素膜のソース領域及びドレイン領域を露出し、ゲイト電極、第１の配線、側壁、島状の結晶性珪素膜及び第１の絶縁膜上に金属層を形成し、ソース領域及びドレイン領域と、金属層とを反応させて島状の結晶性珪素膜の側面から上面にわたって密着したシリサイド層を形成し、金属層をエッチングして、ソース領域又はドレイン領域の一方のシリサイド層と第１の配線とを接合する第２の配線を形成する。 （もっと読む）

【課題】 ＳＯＩおよびＧＯＩの両部分に対して用いられるＣＭＯＳの製造方法を好適に提供すること。
【解決手段】 本発明によるシリコンベースのＣＭＯＳを製造する方法は、シリコン基板ウェハを用意する工程（１２）、シリコン基板ウェハ上に絶縁層を堆積させる工程（１４）、絶縁層をパターニングおよびエッチングする工程（１６）、絶縁層上およびシリコン基板ウェハの少なくとも一部の上に多結晶ゲルマニウムの層を堆積させる工程（１８）、多結晶ゲルマニウムをパターニングおよびエッチングする工程（２０）、絶縁材料を用いて多結晶ゲルマニウムを被覆する工程（２２）、多結晶ゲルマニウムの溶解に十分な温度でウェハを短時間アニールする工程（２４）、ウェハを冷却して多結晶ゲルマニウムの液相エピタキシを促す工程（２６）、これにより単結晶ゲルマニウム層を形成する工程、ＣＭＯＳデバイスを完成させる工程（２８）を含む。 （もっと読む）

【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが一致しないように、上方配線と下方配線の位置をずらして配置する。 （もっと読む）

【目的】ＣＭＯＳ構造を有する半導体装置において、精密なしきい値電圧の制御を行うための技術を提供する。
【構成】ＣＭＯＳ回路を作製するにあたって、ゲイト絶縁膜を形成する前の段階で、Ｐチャネル型半導体装置の活性層に対してＰ型を付与する不純物元素を添加する。その後、活性層に対して熱酸化処理を施すことで、不純物元素を再分布させ、活性層の主表面における不純物元素の濃度を微量なものとする。その微量な不純物元素によって、精密なしきい値電圧の制御が可能となる。 （もっと読む）

【課題】メモリセルが備えるキャパシタの電荷リークを抑制することができ、且つ、キャパシタの有効面積を増大させると共にその容量値のばらつきを抑制する。
【解決手段】ＳＯＩ層３には分離トレンチ４０が形成されており、その中には分離絶縁膜４が形成される。分離絶縁膜４には、分離トレンチ４０の内壁を露出する開口部４１が形成されており、当該開口部４１は絶縁層２にまで達している。キャパシタ１０２の下部電極（不純物拡散層２４）並びに誘電体層２１は、開口部４１に露出した分離トレンチ４０の内壁に延在し、上部電極２２の少なくとも一部は開口部４１に埋め込まれる。 （もっと読む）

【課題】照射面上にレーザの干渉縞を生じさせることがなく、強度分布を均一にしてレーザビームを照射する。
【解決手段】レーザ発振器から出射したレーザビームはを回折光学素子により、強度分布が均一にされる。回折光学素子を通過したビームをスリットを通過させて、ビームの長軸方向の強度の弱い端部を遮断する。ビームを、投影レンズ及び集光レンズを通し、スリットの像を照射面に投影する。投影レンズは、スリットと照射面とが共役の関係になるように配置される。スリットによる回折を防ぎ、強度が均一なレーザを照射面に照射することが可能になる。 （もっと読む）

【課題】基板浮遊効果の抑制、およびオフリーク電流の低減化を、実用上充分なレベルで同時に達成すること
【解決手段】 絶縁体１２ｂ上の半導体層１２ｃに設けられたｐ型の素子形成領域１８にイオン注入された、ｎ型の第１ドーパントを、アニールにより活性化することで形成されたソース領域２０、ドレイン領域２２、およびボディ領域２４とを備える半導体装置を製造するにあたり、第１ドーパントのイオン注入に先立ち、（ａ）ボディ領域の形成予定領域内の領域であって、形成されるべきソースおよびドレイン領域との境界領域へのＡｒのイオン注入と、（ｂ）第１ドーパントの活性化のためのアニールよりも高温で、Ａｒのイオン注入により生じた結晶の欠陥を部分的に回復させるための高温アニールとを行う。 （もっと読む）

【課題】プラスチック基板のＴ_G以上の熱処理が必要な各膜においても、ガラス基板に成膜した場合と同等の膜特性を有するプラスチック基板の液晶装置およびその製造方法を提供する。
【解決手段】一対の基板のうち少なくとも一方が樹脂からなる基板間に液晶層が挟持されてなる液晶装置の製造方法であって、形成用基板に分離層を形成する工程と、分離層上に少なくとも導電膜および配向膜を有する被剥離物を形成する工程と、分離層に照射光を照射して、分離層において剥離を生ぜしめ、被剥離物を形成用基板から離脱させる工程と、被剥離物を基板に貼着する工程と、を有する。 （もっと読む）

【課題】 ＳＯＩ基板を用いることなく、絶縁体上に形成される半導体層の面積を拡大する。
【解決手段】 開口部１３ａを介して半導体基板１１の表面に接触する支持体１４ａが設けられた第２半導体層１４を第１半導体層上に形成し、第１半導体層１３の側面を露出させる露出部１７を介してエッチングガスまたはエッチング液を第１半導体層１３に接触させることにより、第１半導体層１３をエッチング除去し、半導体基板１１および第２半導体層１４の熱酸化を行うことにより、半導体基板１１と第２半導体層１４との間の空洞部１９に埋め込み酸化膜２０を形成する。 （もっと読む）

【課題】ゲート電極の空乏化を抑制しながら、電子移動度の劣化を低減することが可能な半導体装置を提供する。
【解決手段】この半導体装置では、ｎチャネルＭＯＳトランジスタ５０ａのゲート電極８ａは、ゲート絶縁膜７ａを部分的に覆うようにドット状に形成された金属含有層９ａと、金属含有層９ａ上に形成され、ゲート絶縁膜７ａの金属含有層９ａにより覆われていない部分に接触する下部ポリシリコン層１０ａとを含み、ｐチャネルＭＯＳトランジスタ５０ｂのゲート電極８ｂは、ゲート絶縁膜２７ａを部分的に覆うように形成された金属含有層２９ａと、金属含有層２９ａ上に形成され、ゲート絶縁膜２７ａの金属含有層２９ａにより覆われていない部分に接触する下部ポリシリコン層３０ａとを含み、ゲート電極８ａおよびゲート電極８ｂは、互いに異なる金属（ＨｆおよびＰｔ）を含む。 （もっと読む）

【課題】低コストで信頼性の高い半導体装置の作製方法を提供する。
【解決手段】基板上に金属膜を形成し、前記金属膜に酸素を含む雰囲気中でプラズマ処理を行うことにより、前記金属膜の表面に金属酸化膜を形成し、前記金属酸化膜上に下地膜を形成し、前記下地膜上に薄膜トランジスタを有する素子層を形成し、前記素子層上に保護層を形成し、前記金属膜、前記金属酸化膜、前記下地膜、前記素子層、及び前記保護層を選択的に除去して、開口部を形成し、前記基板から前記下地膜、前記素子層、及び前記保護層を分離し、可撓性を有する第１及び第２のフィルムを用いて前記下地膜、前記素子層、及び前記保護層を封止し、前記基板付近でのプラズマの電子密度は１×１０^１１ｃｍ^−３以上１×１０^１３ｃｍ^−３以下であり、電子温度は０．５ｅＶ以上１．５ｅＶ以下である。 （もっと読む）

【課題】 長期間の使用後もトランジスタの動作が安定な半導体装置、この半導体装置を備えた液晶ディスプレイパネル及び電子機器、並びに前記半導体装置の製造方法を提供する。
【解決手段】 トランジスタＴ５はそのしきい値電圧の絶対値が増加する方向に変動するように使用されるものであり、トランジスタＴ６はそのしきい値電圧の絶対値が低下する方向に変動するように使用されるものである。トランジスタＴ５のチャネル領域６には、リンを１×１０^１２ｃｍ^−２の濃度で導入し、トランジスタＴ６のチャネル領域６には、リンを３×１０^１２ｃｍ^−２の濃度で導入する。これにより、トランジスタＴ５の作製当初のしきい値電圧の絶対値を、トランジスタＴ６の初期しきい値の絶対値よりも小さくする。 （もっと読む）

【課題】薄膜トランジスタを作製する際、従来のＣＶＤ法により形成される膜よりも高品質の膜を形成すること、熱酸化法で形成される膜と同等又はそれ以上の品質の膜を基板に影響を及ぼさない温度で形成することを目的とする。
【解決手段】ガラス基板、所定のパターンに形成された非晶質シリコンを含む半導体膜、ゲート電極及び該ゲート電極から延びた配線、ゲート絶縁膜となる絶縁膜、保護膜の少なくとも一つに対し、ガラス基板の温度を該ガラス基板の歪点より１００℃以上低い温度とし、低電子温度且つ高電子密度でプラズマ酸化又はプラズマ窒化をおこなう。 （もっと読む）