【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（第１の結晶性酸化物半導体膜ともいう）を形成し、該酸化物半導体膜に酸素を導入して少なくとも一部を非晶質化し酸素を過剰に含む非晶質酸化物半導体膜を形成する。該非晶質酸化物半導体膜上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体膜の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（第２の結晶性酸化物半導体膜ともいう）を形成する。 （もっと読む）

【課題】チャネル領域に歪みを加える領域内の格子位置に存在する炭素量を多くすることができる半導体装置の製造方法を提供する。
【解決手段】半導体基板のうちゲート電極5両側にエクステンション領域7s、7d、ポケット領域8s、8dを形成し、ゲート電極５側面にサイドウォール9を形成し、半導体基板１のうちサイドウォール9、ゲート電極5から露出した領域をエッチングして凹部1s、1dを形成し、凹部1s、1d内に第３不純物を含む半導体層11s,11dを形成し、第１熱処理により第３不純物を活性化してゲート電極5の両側方にソース／ドレイン領域11s,11dを形成し、半導体層11s,11d内に炭素を有する第４不純物をイオン注入して半導体層11s,11dをアモルファス領域13s,13dとなし、第２熱処理によりアモルファス領域13s,13d内結晶の格子位置での炭素の結合性を高めてゲート電極5の両側方に歪発生領域14s,14dを形成する工程を有する。 （もっと読む）

【課題】高性能でかつばらつきの少ないナノワイヤトランジスタを備えた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上に第１絶縁膜を形成する工程と、第１絶縁膜上に設けられ、第１領域と第１領域よりも幅の広い第２および第３領域とを有しこれらの第２および第３領域の少なくとも一方が第１領域に接続するように構成された第１半導体層と、第１半導体層の上面に設けられるマスクと、を形成する工程と、マスクを用いて、前記第１半導体層の第１領域の側面にイオン注入を行う第１イオン注入を行う工程と、イオン注入を行った後に、第１熱処理を行う工程と、マスクを除去した後、第１半導体層の前記第１領域の少なくとも側面にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極の、第２および第３領域側の側面に絶縁体のゲート側壁を形成する工程と、少なくとも第１半導体層の第２および第３領域に第２イオン注入を行う工程と、とを備えている。 （もっと読む）

【課題】ＣＭＩＳデバイスにおいて、ｐチャネル型電界効果トランジスタの動作特性を劣化させることなく、ひずみシリコン技術を用いたｎチャネル型電界トランジスタの動作特性を向上させる。
【解決手段】所望する濃度プロファイルおよび抵抗を有するｎＭＩＳのソース／ドレイン（ｎ型拡張領域８およびｎ型拡散領域１３）およびｐＭＩＳのソース／ドレイン（ｐ型拡張領域７およびｐ型拡散領域１１）を形成した後、所望するひずみ量を有するＳｉ：Ｃ層１６をｎ型拡散領域１３に形成することにより、ｎＭＩＳのソース／ドレインにおいて最適な寄生抵抗と最適なＳｉ：Ｃ層１６のひずみ量とを得る。また、Ｓｉ：Ｃ層１６を形成する際の熱処理を１ｍ秒以下の短時間で行うことにより、すでに形成されているｐ型拡張領域７およびｐ型拡散領域１１のｐ型不純物の濃度プロファイルの変化を抑える。 （もっと読む）

【課題】結晶粒成長の大きさ、方向性を均一化し、特性のばらつきを抑えることが可能な半導体装置の製造方法、及び半導体装置を提供する。
【解決手段】半導体装置の製造方法において、絶縁表面を有する基板上に、非晶質のＳｉ膜を形成し、Ｓｉ膜の第１の領域及び第２の領域に、第１導電型の第１の不純物を注入し、第１のレーザー光を、第１の方向に走査してＳｉ膜上に照射することにより、Ｓｉ膜を溶融固化させて結晶化するとともに、第１の不純物を活性化し、第２の領域をマスクし、第１の領域に、第１の不純物より軽元素である第２導電型の第２の不純物を、第1の不純物より高濃度となるように注入し、第２の不純物を活性化する。 （もっと読む）

【課題】薄膜トランジスタのリーク特性を維持しつつ、オン電流を大幅に改善することができる薄膜トランジスタ及びその製造方法並びに半導体装置の製造方法を提供すること。
【解決手段】半導体薄膜を形成する工程と、前記半導体薄膜にシリコンを注入する工程と、チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程と、前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上にシリコンを注入する工程と、前記半導体薄膜を熱処理により結晶化する工程と、を有する薄膜トランジスタの製造方法とした。 （もっと読む）

【課題】ウエハの表面に対して垂直方向における位置決めを容易に行うことができ、且つ、ウエハの種別を容易に確認することができる半導体ウエハへの印字方法、半導体装置の製造方法、及び半導体装置を提供する。
【解決手段】絶縁性を有する透明基板及び透明基板の表面上に素子形成膜が積層された構造を有する半導体ウエハを準備する工程と、透明基板の裏面上に位置決め用光を反射する光反射膜を形成する工程と、素子形成膜の配置面側からレーザを照射して光反射膜に印字を形成する工程と、素子形成膜に半導体素子を形成する工程と、素子形成膜及び半導体素子を覆う層間絶縁膜を形成する工程と、コンタクト配線を形成する工程と、メタル配線を層間絶縁膜上に形成する工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】非晶質の絶縁層上に任意の位置に単結晶半導体層を成長させることにより高性能半導体素子の積層化あるいは３次元化を可能にし，高機能な半導体集積システムを実現する。
【解決手段】絶縁層上に非晶質半導体薄膜を堆積し，第1のイオン注入のチャネリングと熱処理により多結晶化させ，しかる後に，前記第１のイオン注入とは異なる方向から第２のイオン注入のチャネリングと熱処理による結晶化を行い、２つの結晶方位を規制した単結晶の半導体薄膜を成長する。 （もっと読む）

【課題】微細化によってキャパシタが小型化された場合であっても、キャパシタの実効的なキャパシタ容量の低下を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】下部電極に形成した凹部開口の内周面を含む下部電極上に誘電膜を形成し、凹部開口内を含む誘電膜上に下部電極と対向する上部電極を形成する。さらに、下部電極を、第１導電膜と、絶縁膜と、不純物がドープされた低抵抗の第２導電膜とを順次積層して形成し、第１導電膜と第２導電膜とを接続する。 （もっと読む）

【課題】大きな結晶粒径の結晶粒径で、且つ、３次元的に結晶方位を制御された結晶粒で構成された半導体薄膜を製造し、この半導体薄膜を用いた半導体薄膜によって、優れたキャリア移動度を得る。
【解決手段】半導体薄膜の製造方法は、基板上に非晶質膜を形成する非晶質膜形成工程と、前記非晶質膜形成工程で形成した非晶質膜の少なくとも一部を結晶化させて、膜面に平行な特定の結晶面を持つ第１の多結晶膜を形成する第１結晶化工程と、前記第１結晶化工程で形成した第１の多結晶膜に１方向からイオン注入を行うことにより、３次元的に方位制御された所定の結晶方位を有する結晶粒を残す一方、それ以外の結晶粒を非晶質化させるイオン注入工程と、前記イオン注入工程で残った３次元的に方位制御された所定の結晶方位を有する結晶粒をシ−ドとして非晶質領域を結晶化させることにより第２の多結晶膜を形成する第２結晶化工程と、を備える。 （もっと読む）

【課題】単結晶半導体層を支持基板上に形成する際に、単結晶半導体層に欠損が生じた領域を、効率的に修復し、かつ該領域のトランジスタ特性を損なわない方法を提供する。
【解決手段】支持基板上に単結晶半導体層を形成した後、前記単結晶半導体層に生じた欠損領域を光学的手段により検出し、前記単結晶半導体層上及び前記欠損領域に非単結晶半導体層を形成し、前記欠損領域の情報と、回路設計情報と、に基づいて前記欠損領域の非単結晶半導体層を選択的に結晶化して結晶質半導体層を形成し、前記結晶質半導体層、あるいは前記単結晶半導体層、を含む半導体素子を形成する処理を行う。 （もっと読む）

【課題】コンタクトおよび配線形成時の合わせマージンがゼロであり、集積度を大幅に向上し、パターンレイアウトの自由度の拡大を可能とする薄膜半導体素子及びその製造方法を提供する。
【解決手段】透明絶縁性基板１０上に形成され、第１導電型の不純物を含むソース領域及びドレイン領域を有する島状半導体層、前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜及びゲート電極１８、前記ソース領域又はドレイン領域の表面に形成された高融点金属と半導体との化合物からなる層、前記島状半導体層及びゲート電極を覆う層間絶縁膜２９、及び前記ソース領域又はドレイン領域に接続された局所配線２８を具備し、前記局所配線２８は、前記ソース領域又はドレイン領域の表面に形成された前記化合物層と高融点金属層との２層構造、及び前記ソース領域又はドレイン領域の外側に形成された前記高融点金属層の延長からなることを特徴とする。 （もっと読む）

【課題】 微細化に伴うコンタクト抵抗の増加を防止した、信頼性の高い素子特性を有する薄膜半導体装置を提供すること。
【解決手段】 透明絶縁性基板上に形成され、所定の間隔を隔てて第１導電型の不純物を含むソース領域及び第１導電型の不純物を含むドレイン領域を有する島状半導体層、前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、前記島状半導体層及びゲート電極を覆う層間絶縁膜、及び前記ソース領域及びドレイン領域にそれぞれ接続する、前記層間絶縁膜に形成された第１及び第２のコンタクト孔内にそれぞれ埋め込まれた第１導電型の不純物を含む凸型ソース多結晶半導体層並びに第１導電型の不純物を含む凸型ドレイン多結晶半導体層を具備することを特徴とする。 （もっと読む）

【課題】ダブルＬＤＤ構造を改善し、リーク電流のばらつきの少ない薄膜トランジスタを提供する。
【解決手段】基板１には、第１平面１１と、これより高い第２平面１２と、第１平面１１と第２平面１２を接続する段差１３とが形成されている。半導体薄膜２は、第１平面１１に沿った第１領域から、段差１３に沿った中間領域を経て、第２平面１２に沿った第２領域まで連続している。第１領域には、チャネル領域ＣＨとこれに連続する第１の低濃度不純物領域ＬＤＤ１とが形成され、第２領域には、ソースＳ又はドレインＤとなる導電性領域が形成され、中間領域には第１の低濃度不純物領域ＬＤＤ１と導電性領域とを接続する第２の低濃度不純物領域ＬＤＤ２が形成されている。 （もっと読む）

【課題】高いｇｍ（高いオン電流）を発揮し、比較的簡素な構成でＳｉ−ＭＯＳＦＥＴに匹敵する特性を有する半導体装置を実現する。
【解決手段】非晶質透明基板と、前記非晶質透明基板上に形成された動作半導体薄膜と、前記非晶質透明基板上において、前記動作半導体薄膜の上下にそれぞれ絶縁膜を介して同一の金属材料から形成されてなる上部ゲート電極及び下部ゲート電極とを含み、動作半導体薄膜のチャネル領域が微結晶シリコン半導体からなり、ソース・ドレイン領域が多結晶シリコンからなる半導体装置。 （もっと読む）

【課題】
本発明は、低温下で結晶性の良好な単結晶および多結晶を提供することを目的とする。また、本発明は、固相成長法を用い、信頼性の高い半導体装置を提供することを目的とする。
【解決手段】
本発明では、非晶質半導体薄膜を基板あるいは絶縁膜上に堆積するにあたり、特に、その膜を構成する主元素からなる非晶質膜の平均原子間隔分布が、単結晶の平均原子間隔分布にほぼ一致するように形成し、これに再結晶化エネルギーを付与し固相成長を行い単結晶半導体薄膜３を形成する。 （もっと読む）

【課題】良好なシリサイド／シリコン界面の形成、低抵抗のソース・ドレイン領域及びコンタクトの形成、及び急峻な不純物分布の形成を可能とする薄膜半導体素子を製造する方法を提供する。
【解決手段】透明絶縁性基板１０上に結晶化半導体膜１５を形成し、その上にゲート絶縁膜２４及びゲート電極１９を形成する。得られた構造の表面に高融点金属膜２５を形成した後、前記高融点金属膜２５を介してＳｉ又はＧｅを導入して前記結晶化半導体膜１５の表面近傍を非結晶化する。前記ゲート電極１９をマスクとして前記結晶化半導体膜１５のソース及びドレイン予定領域に不純物を導入した後、熱処理して前記結晶化半導体膜１５と前記高融点金属膜２５との界面にシリサイド膜を形成する第１の熱処理工程を具備するとともに、前記導入された不純物を活性化し、前記結晶化半導体膜１５にソース領域及びドレイン領域を形成する第２の熱処理工程を具備する。 （もっと読む）

【課題】リーク電流を抑制すると共に小型化が可能である液晶表示装置を提供する。
【解決手段】石英基板２０にＷｓｉ層２１及びＳｉＯ_２層２２を介して、チャネル領域６ソース領域７、データライン側ＬＤＤ領域８、ドレイン領域９及び画素電極側ＬＤＤ領域１０を有する薄膜トランジスタ素子を形成するにあたって、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域の一部をＳｉＯ_２層で形成した凸部１１の側面に形成する。 （もっと読む）

【課題】集積回路の低電圧動作及び低消費電力化を実現するための新規な構造の半導体装置及びその半導体装置の作製方法を提供することを課題とする。
【解決手段】島状の半導体層を形成し、半導体層上に第１の絶縁層を形成し、第１の絶縁層を選択的にエッチングして半導体層を局所的に露出させ、該露出させた半導体層の表面をエッチングすることにより、半導体層を局所的に薄膜化し、該薄膜化した領域および残存する第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に導電層を形成し、導電層上に塗布法により第３の絶縁層を形成する。第１の絶縁層上に形成された第２の絶縁層、又は第１の絶縁層が露出するまで、第３の絶縁層と導電層を略同じエッチング速度でエッチングすることにより、半導体層の薄膜化した領域に導電層を残存させてゲート電極を形成する。該ゲート電極をマスクとして、第１の絶縁層及び第２の絶縁層をエッチングする。 （もっと読む）

【課題】薄膜トランジスタのチャネル領域に用いた場合にそのキャリア移動度を高め、且つ、特性ばらつきを小さくする多結晶半導体薄膜の製造方法、多結晶半導体薄膜、半導体装置及び表示装置を提供する。
【解決手段】多結晶半導体薄膜の製造方法は、特定のエネルギー密度の結晶化エネルギーを特定方向に走査しながら付与することにより、所定領域の非晶質珪素膜の膜面に平行に｛１０１｝面が優先配向し、結晶化エネルギーの走査方向に｛１００｝面が優先配向し、結晶化エネルギーの走査方向に対して直交する方向に｛１０１｝面が優先配向した結晶面を有する多結晶珪素の結晶核を形成する結晶核形成工程と、優先配向した結晶面に対応する領域以外の領域に非晶質珪素膜を形成する結晶核制御工程と、非晶質珪素膜に珪素膜の結晶化を助長する触媒物質を導入して膜面と略平行な方向に結晶成長させる結晶粒成長工程と、を備える。 （もっと読む）