薄膜トランジスタ及びその製造方法並びに半導体装置
【課題】薄膜トランジスタのリーク特性を維持しつつ、オン電流を大幅に改善することができる薄膜トランジスタ及びその製造方法並びに半導体装置の製造方法を提供すること。
【解決手段】半導体薄膜を形成する工程と、前記半導体薄膜にシリコンを注入する工程と、チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程と、前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上にシリコンを注入する工程と、前記半導体薄膜を熱処理により結晶化する工程と、を有する薄膜トランジスタの製造方法とした。
【解決手段】半導体薄膜を形成する工程と、前記半導体薄膜にシリコンを注入する工程と、チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程と、前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上にシリコンを注入する工程と、前記半導体薄膜を熱処理により結晶化する工程と、を有する薄膜トランジスタの製造方法とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成されたＬＤＤ（lightly-doped-drain）領域を有する薄膜トランジスタ及びその製造方法並びに半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体薄膜を用いた薄膜トランジスタ（Thin Film Transistor）は、液晶表示装置等の分野で広く用いられている。
【０００３】
この薄膜トランジスタの活性層に用いられる半導体薄膜は、ＣＶＤ法により成膜されるため、主にアモルファス構造ないしは多結晶構造である。従って、薄膜トランジスタの活性層には粒界や局所的な欠陥が形成されており、これらがキャリアの移動度を下げ、薄膜トランジスタのオン電流を制約している。
【０００４】
かかる課題に対し、移動度向上の技術として、水素プラズマ処理による欠陥のパッシベーションや、レーザーアニールないしは熱処理による結晶化などが提案されている。
【０００５】
しかしながら、これらの半導体薄膜を一様に結晶化した場合、薄膜トランジスタのリーク電流が増加し、製品の特性を悪化させる。このリーク特性の悪化要因は、ＬＤＤ領域のキャリア移動度向上による高電界効果の助長や、光生成キャリア再結合の中心として機能していたＬＤＤ領域の欠陥準位が減少したことなどに端を発したものと推定される。ここで、ＬＤＤ領域とは、活性層のゲート電極側端面に対応する位置の近傍の不純物濃度を薄くし、電界集中を緩和した領域である。
【０００６】
以上の状況を鑑み、特許文献１では、液晶表示装置に用いる薄膜トランジスタの形成方法において、周辺回路部と画素部にてシリコン粒径を作り分ける手法が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第０３／１０５２３６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に記載の技術は、オン電流に対して影響が大きき周辺回路部位と、リーク電流に対して影響が大きい画素部とで、各々の許容範囲のシリコン粒径を得るものである。しかしながらこの方法では画素部のオン電流が十分に確保できない。従って、例えば、液晶表示装置における近年のパネル高速駆動化等への対応が困難となる。
【０００９】
また、画素部においてシリコン粒径を大粒径化することも考えられるが、このときにＬＤＤ領域まで大粒径化した場合、光リークまで含めた総合的なリーク電流を増加させてしまうことになる。
【００１０】
そこで、本発明はかかる課題に対して、リーク特性を維持しつつ、オン電流を大幅に改善することができる薄膜トランジスタ及びその製造方法並びに半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１に係る発明は、薄膜トランジスタの製造方法において、半導体薄膜を形成する工程と、前記半導体薄膜に当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程と、チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程と、前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上に当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程と、前記半導体薄膜を熱処理により結晶化する工程と、を有することとした。
【００１２】
また、請求項２に係る発明は、ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成され、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低いＬＤＤ領域と、を有する半導体薄膜を備え、前記ＬＤＤ領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化した薄膜トランジスタとした。
【００１３】
また、請求項３に係る発明は、半導体薄膜を用いた薄膜トランジスタを備え、前記半導体薄膜は、ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成され、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低いＬＤＤ領域と、を含み、前記ＬＤＤ領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化した半導体装置とした。
【発明の効果】
【００１４】
本発明によれば、ＬＤＤ領域とチャネル領域でそれぞれ粒径を独立して制御することが可能になる。その結果、薄膜トランジスタのリーク特性とオン電流を、それぞれ独立させ改善させることが可能となり、リークとオンのトレードオフが大幅に改善される。オン電流向上により、このような薄膜トランジスタを用いた半導体製品の高速駆動化が可能になる。すなわち、パネル高速駆動化等への対応が可能となる。また、リーク電流の低減により、たとえば液晶表示装置におけるフリッカやクロストークなどに代表される、リーク性の特性不具合を改善することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態に係る薄膜トランジスタの全体構成の一例を模式的に示した説明図である。
【図２Ａ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｂ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｃ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｄ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｅ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｆ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｇ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｈ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図３】図１に示した薄膜トランジスタのバンドプロファイルを示す説明図である。
【図４】図１に示した薄膜トランジスタにおける高電界状態の静特性を示すグラフである。
【図５】図１に示した薄膜トランジスタにおける面フリッカの測定結果を示すグラフである。
【発明を実施するための形態】
【００１６】
本実施形態に係る薄膜トランジスタは、ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成されたＬＤＤ(Lightly Doped Drain)領域とを有する半導体薄膜を備えている。ＬＤＤ領域は、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低い領域であり、活性層のゲート電極側端面に対応する位置の近傍の不純物濃度を薄くし、電界集中を緩和している。
【００１７】
そして、前記ＬＤＤ領域の結晶粒径を、前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化している。
【００１８】
このような構成の薄膜トランジスタとすることにより、オン電流を向上させ、例えば液晶表示素子などのような半導体装置の高速駆動化を可能とする。また、リーク電流の低減により、液晶表示素子を用いた液晶表示装置におけるフリッカやクロストークなどに代表される、リーク性の特性不具合を改善することが可能となる。
【００１９】
また、このような薄膜トランジスタを形成した半導体装置は、以下の工程を有する製造方法で実現できる。
（１）半導体薄膜を形成する工程。
（２）前記半導体薄膜に当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程。
（３）チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程。
（４）前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上に当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程。
（５）前記半導体薄膜を熱処理により結晶化する工程。
【００２０】
以下、本発明の一実施形態に係る薄膜トランジスタ及びその製造方法並びに半導体装置について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。また、ここでは、半導体装置の一つである液晶表示素子に形成される薄膜トランジスタを例に挙げて説明するが、固体撮像素子やその他の半導体装置にも当然に適用することができる。
１．薄膜トランジスタの構成
２．薄膜トランジスタの製造方法
３．薄膜トランジスタの特性
【００２１】
［１．薄膜トランジスタの構成］
図１は本発明の一実施の形態に係る薄膜トランジスタである画素用の薄膜トランジスタ（以下、「画素ＴＦＴ」とも呼ぶ。）の構成の一例を模式的に示す説明図である。図示するように、画素ＴＦＴは、不純物拡散を抑制する層間絶縁膜が表面に形成された基板１１上に、パターニングされた活性層１２からなる半導体薄膜と、酸化ケイ素膜を主成分とするゲート絶縁膜１３と、ゲート電極１４とが順次積層されている。なお、図中、符号１５は層間絶縁膜を、符号１６はソース・ドレイン電極を示している。また、基板１１は、例えば、石英基板などの透明な絶縁性の基板が用いられるが、固体撮像素子などの半導体装置の場合には、例えば、不純物拡散を抑制する層間絶縁膜が表面に形成された半導体基板が用いられる。
【００２２】
ここでは、活性層１２は、半導体薄膜であるポリシリコンから形成されるが、ゲルマニウム等他の半導体薄膜でもよい。この活性層１２は、ゲート電極１４の下方に形成されたチャネル領域２０と、ソース領域２１及びドレイン領域２２とを有している。また、活性層１２には、チャネル領域２０とソース領域２１及びドレイン領域２２との間にそれぞれＬＤＤ(Lightly Doped Drain)領域２３が形成されている。ＬＤＤ領域２３は、そのキャリア濃度がソース領域２１及びドレイン領域２２のキャリア濃度よりも薄くなっており、電界集中を緩和した領域である。
【００２３】
そして、本実施形態に係る画素ＴＦＴでは、チャネル領域２０、ソース領域２１及びドレイン領域２２の結晶粒径を、活性層１２の平均結晶粒径よりも大粒径化した大粒径領域４０としており、例えば、結晶粒径を８００ｎｍ程度としている。さらに、ＬＤＤ領域２３の結晶粒径を、活性層１２の平均結晶粒径よりも小粒径化した小粒径領域４１としており、例えば、結晶粒径を３００ｎｍ以下している。
【００２４】
このように、活性層１２の結晶粒径を、大粒径領域４０と小粒径領域４１とに分けることにより、ＬＤＤ領域２３のキャリア移動度についてはさほど向上させることなく、リーク電流を抑制しつつも、画素ＴＦＴとしてのオン電流の特性を向上させることができる。
【００２５】
また、このような特性向上を活かし、本実施形態に係る画素ＴＦＴを備えた液晶表示素子では、高速駆動化が可能になるとともに、リーク電流の低減により、フリッカやクロストークなどに代表される、リーク性の特性不具合を改善することが可能となる。
【００２６】
［２．薄膜トランジスタ（ＴＦＴ）の製造方法］
上述した構成の画素ＴＦＴは、図２Ａ〜図２Ｈに示す工程を経て得られる。すなわち、先ずは半導体薄膜を形成する工程であり、図２Ａに示すように、合成石英などからなる基板１１上に多結晶のシリコン膜（以下「ポリシリコン膜」という）１２ａを成膜する。
【００２７】
次いで、ポリシリコン膜１２ａに同種の不活性なイオンを注入する工程であって、図２Ｂに示すように、活性層としての電気的な特性に影響を及ぼさない不活性なイオンを適量だけポリシリコン膜１２ａにイオン注入することにより、均質な非晶質シリコン膜１２ｂに転換する。電気的な特性に影響を及ぼさない不活性なイオンとしては、例えばＳｉ＋イオンが挙げられ、例えば、イオンインプランテーション装置により打ち込まれる。その他、ＳｉＦ３＋イオンも使用可能である。このときの注入量は、固相成長後に所望の結晶粒径が得られるように調整することができる。本実施形態では、イオン注入量を４×１０１４ａｔｍｓ／ｃｍ２として、固相成長後の多結晶シリコン膜の平均結晶粒径が１００ｎｍ程度となるように調整している。なお、Ｓｉ＋イオンの加速エネルギーは３０ｋｅＶ〜５０ｋｅＶに設定している。
【００２８】
次は、チャネル形成領域２０ａとソース形成領域２１ａとドレイン形成領域２２ａとの間にそれぞれ位置するＬＤＤ形成領域２３ａ上にマスクを形成する工程である。すなわち、図２Ｃに示すように、後にＬＤＤ領域２３が形成される個所である非晶質シリコン膜１２ｂのＬＤＤ形成領域２３ａ上に、レジストによりマスク３１を形成する。
【００２９】
そして、ＬＤＤ形成領域２３ａ上にマスク３１を形成した非晶質シリコン膜１２ｂ上から同種の不活性なイオンを注入する工程が次の工程となる。この工程は、図２Ｄに示すように、さらに、活性層としての電気的な特性に影響を及ぼさない不活性なイオンを適量だけマスク３１越しに非晶質シリコン膜１２ｂにイオン注入する。電気的な特性に影響を及ぼさない不活性なイオンとしては、例えばＳｉ＋イオンが挙げられ、例えば、イオンインプランテーション装置により打ち込まれる。その他、ＳｉＦ３＋イオンも使用可能である。このとき、本工程における注入量と前工程（図２Ｃ参照）での注入量との和は、固相成長後に、ＬＤＤ領域２３を除く領域や図示しない周辺トランジスタにおいて所望の結晶粒径が得られるように調整する。本実施形態では、前工程（図２Ｃ参照）の注入量と本工程（図２Ｄ参照）の注入量との和が１．２×１０１５ａｔｍｓ／ｃｍ２程度となるようにして、固相成長後の多結晶シリコン膜の平均結晶粒径が８００ｎｍ程度をとなるようにしている。本工程（図２Ｄ参照）の加速エネルギーは、前工程（図２Ｃ参照）と同様に、Ｓｉ＋イオンの加速エネルギーは３０ｋｅＶ〜５０ｋｅＶに設定している。
【００３０】
次に、非晶質シリコン膜１２ｂを熱処理により再結晶化する工程として、マスク３１を除去するとともに、非晶質シリコン膜１２ｂに６００℃〜６５０℃程度のアニール処理による固相成長を行ない、図２Ｅに示すような多結晶シリコン化した活性層１２を得る。
【００３１】
このとき、図示するように、マスク３１が形成されておらず、イオン注入量の多かった個所は、図２Ａ及び図２Ｂに示したポリシリコン膜１２ａよりも大粒径化して大粒径領域４０が形成される。符号４１は、イオン注入量が少ない個所に形成される小粒径領域を示しており、大粒径領域４０よりも小粒径となっている。なお、大粒径領域４０は、チャネル形成領域２０ａとソース形成領域２１ａとドレイン形成領域２２ａに一致しており、後の工程によって、チャネル領域２０、ソース領域２１及びドレイン領域２２となる。一方、小粒径領域４１はＬＤＤ形成領域２３ａに一致しており、後の工程によってＬＤＤ領域２３となる。
【００３２】
活性層１２が形成された後は、図２Ｆに示すように、活性層１２上に酸化ケイ素膜を主成分とするゲート絶縁膜１３を形成するとともに、ゲート電極１４を形成する。ゲート電極１４の形成には、Ｐ（リン）を添加し、Ｎ型導電型を有するポリシリコンや、Ｍｏ、Ｔａ、Ｃｒ等の比較的融点の高い金属を用いることができる。そして、このゲート電極１４をマスクとして、イオン注入装置を用いて低濃度イオン注入を行う。この工程により、低濃度のＮ型導電性領域が形成される。なお、この低濃度イオン注入工程では、単位面積当たりの不純物濃度が１×１０１２〜１×１０１４ａｔｏｍｓ／ｃｍ２のＰ＋、Ａｓ等のイオン種をイオン注入装置を用いて注入し、低濃度のＮ型導電性領域を形成する。
【００３３】
次に、図２Ｇに示すように、フォトレジスト３２を形成し、このフォトレジスト３２をマスクとして、イオン注入装置を用いて高濃度イオン注入を行い、高濃度のＮ型不純物領域を形成する。これにより、チャネル領域２０と、ソース領域２１と、ドレイン領域２２と、ＬＤＤ領域２３とが形成される。なお、この高濃度イオン注入工程では、単位面積当たりの不純物濃度が１×１０１４〜１×１０１６ａｔｏｍｓ／ｃｍ２のＰ＋、Ａｓ＋等のイオン種をイオン注入装置を用いて注入し、高濃度のＮ型導電性領域を形成する。
【００３４】
フォトレジスト３２を除去した後、図２Ｈに示すように、ゲート絶縁膜１３と同じ酸化ケイ素膜を主成分とする層間絶縁膜１５を成膜し、アーク炉などを用いて熱処理して活性層１２の不純物を拡散させる。本実施形態では、この熱処理にＦｕｒｎａｃｅ型のバッチ炉を用い、Ｎ２雰囲気で１０００℃程度の処理を数分〜数十分行うようにしている。Ｆｕｒｎａｃｅ型のバッチ炉の熱処理以外に、ＲＴＡ(Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ)による熱処理、ＥＬＡ(Ｅｘｉｍａ Ｌａｓｅｒ Ａｎｎｅａｌ)による熱処理のいずれか、またはこれらを組み合わせて熱処理を行っても良い。
【００３５】
その後、電極材料としてのメタルを成膜し、フォトリソグラフィ技術を用いてパターニングを行うことにより、ソース・ドレイン電極１６，１６を形成し、図１で示した画素ＴＦＴを得ることができる。なお、この後は、説明は省略するが、層間絶縁膜の形成、水素化処理、コンタクトの開口、コモン電極の形成、コンタクトの開口、画素電極の取出しなどの工程がある。
【００３６】
以上のように、本実施形態に係る画素ＴＦＴの製造方法では、アニール処理前にマスク３１越しに、半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入しておくことで、チャネル領域２０、ソース領域２１及びドレイン領域２２を大粒径領域４０とし、ＬＤＤ領域２３を小粒径領域４１としている。なお、活性層１２として、例えば、ゲルマニウムを用いる場合には、活性層としての電気的な特性に影響を及ぼさない不活性なイオンとして、ゲルマニウムイオンを用いる。
【００３７】
［３．薄膜トランジスタの特性］
一般に、薄膜トランジスタのＬＤＤ領域に光が入射することにより、価電子帯より伝導帯へ励起された電子は、ポテンシャル勾配にしたがってドレインへ流入しようとする。そこで、この過程を、局在準位による「電子捕獲→再結合」の過程により回避して光リークを抑制している。しかし、従来、チャネル領域、ソース領域、ドレイン領域、及びＬＤＤ領域に亘って局在準位が一様に存在するため、オン電流の低下が大きかった。
【００３８】
それに対して、本実施形態に係る画素ＴＦＴは、図３に示すバンドプロファイルから分かるように、小粒径領域４１のままのＬＤＤ領域２３の局在準位により、従来からの「電子捕獲→再結合」過程を維持している。図３中、Ｅｖは価電子帯の上端、Ｅｃは伝導帯の下端を示している。
【００３９】
しかも、チャネル領域２０、ソース領域２１、ドレイン領域２２は大粒径領域４０となっているため、電子の移動度は従来よりも高くなり、オン電流の低下を抑制することができる。
【００４０】
すなわち、図４に示すように、本実施形態に係る画素ＴＦＴ（ＴＥＳＴ）では、チャネル領域２０の結晶粒径を大粒径化することにより弱反転領域の特性が飛躍的に向上し、従来のＴＦＴ（Ｒｅｆ．）よりもオン電流を２倍以上向上させることができる。しかも、立ち上がり特性が向上し、低い閾電圧（Ｖｔｈ）で動作することが分かった。
【００４１】
このように、従来に比べ、本実施形態に係る画素ＴＦＴは、リーク特性を維持しつつ、オン電流を向上させることが可能となる。このことから、本実施形態に係る画素ＴＦＴでは、画素電位の書き込み能力が大幅に向上する。
【００４２】
さらに、図５に示すように、本実施形態に係る画素ＴＦＴ（ＴＥＳＴ）の面フリッカの測定結果は従来のＴＦＴ（Ｒｅｆ．）と同等であり、光リークの増加傾向は見られないことが分かった。
【００４３】
上述してきた画素ＴＦＴを液晶表示素子に適用すると、画素部のオン電流が十分に確保できるため、フリッカやクロストークなどのリーク性の特性不具合を改善することが可能となる。したがって、例えば、液晶表示装置における近年のパネル高速駆動化などに容易に対応することが可能となる。
【００４４】
なお、上述してきた実施形態を通して本発明を説明したが、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。例えば、上述した実施形態では、Ｎチャネル型の薄膜トランジスタを例にとって説明したが、Ｐチャネル型ＴＦＴであっても構わない。また、上述したように、上述した薄膜トランジスタは液晶表示素子に用いられる画素ＴＦＴを例に挙げて説明したが、これに限られず、固体撮像素子やその他の半導体装置にも当然に適用することができる。
【符号の説明】
【００４５】
１１ 基板
１２ 活性層
１４ ゲート電極
１６ ソース・ドレイン電極
２０ チャネル領域
２０ａ チャネル形成領域
２１ ソース領域
２１ａ ソース形成領域
２２ ドレイン領域
２２ａ ドレイン形成領域
２３ ＬＤＤ領域
２３ａ ＬＤＤ形成領域
４０ 大粒径領域
４１ 小粒径領域
【技術分野】
【０００１】
本発明は、チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成されたＬＤＤ（lightly-doped-drain）領域を有する薄膜トランジスタ及びその製造方法並びに半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体薄膜を用いた薄膜トランジスタ（Thin Film Transistor）は、液晶表示装置等の分野で広く用いられている。
【０００３】
この薄膜トランジスタの活性層に用いられる半導体薄膜は、ＣＶＤ法により成膜されるため、主にアモルファス構造ないしは多結晶構造である。従って、薄膜トランジスタの活性層には粒界や局所的な欠陥が形成されており、これらがキャリアの移動度を下げ、薄膜トランジスタのオン電流を制約している。
【０００４】
かかる課題に対し、移動度向上の技術として、水素プラズマ処理による欠陥のパッシベーションや、レーザーアニールないしは熱処理による結晶化などが提案されている。
【０００５】
しかしながら、これらの半導体薄膜を一様に結晶化した場合、薄膜トランジスタのリーク電流が増加し、製品の特性を悪化させる。このリーク特性の悪化要因は、ＬＤＤ領域のキャリア移動度向上による高電界効果の助長や、光生成キャリア再結合の中心として機能していたＬＤＤ領域の欠陥準位が減少したことなどに端を発したものと推定される。ここで、ＬＤＤ領域とは、活性層のゲート電極側端面に対応する位置の近傍の不純物濃度を薄くし、電界集中を緩和した領域である。
【０００６】
以上の状況を鑑み、特許文献１では、液晶表示装置に用いる薄膜トランジスタの形成方法において、周辺回路部と画素部にてシリコン粒径を作り分ける手法が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第０３／１０５２３６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１に記載の技術は、オン電流に対して影響が大きき周辺回路部位と、リーク電流に対して影響が大きい画素部とで、各々の許容範囲のシリコン粒径を得るものである。しかしながらこの方法では画素部のオン電流が十分に確保できない。従って、例えば、液晶表示装置における近年のパネル高速駆動化等への対応が困難となる。
【０００９】
また、画素部においてシリコン粒径を大粒径化することも考えられるが、このときにＬＤＤ領域まで大粒径化した場合、光リークまで含めた総合的なリーク電流を増加させてしまうことになる。
【００１０】
そこで、本発明はかかる課題に対して、リーク特性を維持しつつ、オン電流を大幅に改善することができる薄膜トランジスタ及びその製造方法並びに半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１に係る発明は、薄膜トランジスタの製造方法において、半導体薄膜を形成する工程と、前記半導体薄膜に当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程と、チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程と、前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上に当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程と、前記半導体薄膜を熱処理により結晶化する工程と、を有することとした。
【００１２】
また、請求項２に係る発明は、ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成され、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低いＬＤＤ領域と、を有する半導体薄膜を備え、前記ＬＤＤ領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化した薄膜トランジスタとした。
【００１３】
また、請求項３に係る発明は、半導体薄膜を用いた薄膜トランジスタを備え、前記半導体薄膜は、ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成され、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低いＬＤＤ領域と、を含み、前記ＬＤＤ領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化した半導体装置とした。
【発明の効果】
【００１４】
本発明によれば、ＬＤＤ領域とチャネル領域でそれぞれ粒径を独立して制御することが可能になる。その結果、薄膜トランジスタのリーク特性とオン電流を、それぞれ独立させ改善させることが可能となり、リークとオンのトレードオフが大幅に改善される。オン電流向上により、このような薄膜トランジスタを用いた半導体製品の高速駆動化が可能になる。すなわち、パネル高速駆動化等への対応が可能となる。また、リーク電流の低減により、たとえば液晶表示装置におけるフリッカやクロストークなどに代表される、リーク性の特性不具合を改善することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態に係る薄膜トランジスタの全体構成の一例を模式的に示した説明図である。
【図２Ａ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｂ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｃ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｄ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｅ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｆ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｇ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図２Ｈ】図１に示した薄膜トランジスタの製造工程の一例を示す説明図である。
【図３】図１に示した薄膜トランジスタのバンドプロファイルを示す説明図である。
【図４】図１に示した薄膜トランジスタにおける高電界状態の静特性を示すグラフである。
【図５】図１に示した薄膜トランジスタにおける面フリッカの測定結果を示すグラフである。
【発明を実施するための形態】
【００１６】
本実施形態に係る薄膜トランジスタは、ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成されたＬＤＤ(Lightly Doped Drain)領域とを有する半導体薄膜を備えている。ＬＤＤ領域は、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低い領域であり、活性層のゲート電極側端面に対応する位置の近傍の不純物濃度を薄くし、電界集中を緩和している。
【００１７】
そして、前記ＬＤＤ領域の結晶粒径を、前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化している。
【００１８】
このような構成の薄膜トランジスタとすることにより、オン電流を向上させ、例えば液晶表示素子などのような半導体装置の高速駆動化を可能とする。また、リーク電流の低減により、液晶表示素子を用いた液晶表示装置におけるフリッカやクロストークなどに代表される、リーク性の特性不具合を改善することが可能となる。
【００１９】
また、このような薄膜トランジスタを形成した半導体装置は、以下の工程を有する製造方法で実現できる。
（１）半導体薄膜を形成する工程。
（２）前記半導体薄膜に当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程。
（３）チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程。
（４）前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上に当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程。
（５）前記半導体薄膜を熱処理により結晶化する工程。
【００２０】
以下、本発明の一実施形態に係る薄膜トランジスタ及びその製造方法並びに半導体装置について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。また、ここでは、半導体装置の一つである液晶表示素子に形成される薄膜トランジスタを例に挙げて説明するが、固体撮像素子やその他の半導体装置にも当然に適用することができる。
１．薄膜トランジスタの構成
２．薄膜トランジスタの製造方法
３．薄膜トランジスタの特性
【００２１】
［１．薄膜トランジスタの構成］
図１は本発明の一実施の形態に係る薄膜トランジスタである画素用の薄膜トランジスタ（以下、「画素ＴＦＴ」とも呼ぶ。）の構成の一例を模式的に示す説明図である。図示するように、画素ＴＦＴは、不純物拡散を抑制する層間絶縁膜が表面に形成された基板１１上に、パターニングされた活性層１２からなる半導体薄膜と、酸化ケイ素膜を主成分とするゲート絶縁膜１３と、ゲート電極１４とが順次積層されている。なお、図中、符号１５は層間絶縁膜を、符号１６はソース・ドレイン電極を示している。また、基板１１は、例えば、石英基板などの透明な絶縁性の基板が用いられるが、固体撮像素子などの半導体装置の場合には、例えば、不純物拡散を抑制する層間絶縁膜が表面に形成された半導体基板が用いられる。
【００２２】
ここでは、活性層１２は、半導体薄膜であるポリシリコンから形成されるが、ゲルマニウム等他の半導体薄膜でもよい。この活性層１２は、ゲート電極１４の下方に形成されたチャネル領域２０と、ソース領域２１及びドレイン領域２２とを有している。また、活性層１２には、チャネル領域２０とソース領域２１及びドレイン領域２２との間にそれぞれＬＤＤ(Lightly Doped Drain)領域２３が形成されている。ＬＤＤ領域２３は、そのキャリア濃度がソース領域２１及びドレイン領域２２のキャリア濃度よりも薄くなっており、電界集中を緩和した領域である。
【００２３】
そして、本実施形態に係る画素ＴＦＴでは、チャネル領域２０、ソース領域２１及びドレイン領域２２の結晶粒径を、活性層１２の平均結晶粒径よりも大粒径化した大粒径領域４０としており、例えば、結晶粒径を８００ｎｍ程度としている。さらに、ＬＤＤ領域２３の結晶粒径を、活性層１２の平均結晶粒径よりも小粒径化した小粒径領域４１としており、例えば、結晶粒径を３００ｎｍ以下している。
【００２４】
このように、活性層１２の結晶粒径を、大粒径領域４０と小粒径領域４１とに分けることにより、ＬＤＤ領域２３のキャリア移動度についてはさほど向上させることなく、リーク電流を抑制しつつも、画素ＴＦＴとしてのオン電流の特性を向上させることができる。
【００２５】
また、このような特性向上を活かし、本実施形態に係る画素ＴＦＴを備えた液晶表示素子では、高速駆動化が可能になるとともに、リーク電流の低減により、フリッカやクロストークなどに代表される、リーク性の特性不具合を改善することが可能となる。
【００２６】
［２．薄膜トランジスタ（ＴＦＴ）の製造方法］
上述した構成の画素ＴＦＴは、図２Ａ〜図２Ｈに示す工程を経て得られる。すなわち、先ずは半導体薄膜を形成する工程であり、図２Ａに示すように、合成石英などからなる基板１１上に多結晶のシリコン膜（以下「ポリシリコン膜」という）１２ａを成膜する。
【００２７】
次いで、ポリシリコン膜１２ａに同種の不活性なイオンを注入する工程であって、図２Ｂに示すように、活性層としての電気的な特性に影響を及ぼさない不活性なイオンを適量だけポリシリコン膜１２ａにイオン注入することにより、均質な非晶質シリコン膜１２ｂに転換する。電気的な特性に影響を及ぼさない不活性なイオンとしては、例えばＳｉ＋イオンが挙げられ、例えば、イオンインプランテーション装置により打ち込まれる。その他、ＳｉＦ３＋イオンも使用可能である。このときの注入量は、固相成長後に所望の結晶粒径が得られるように調整することができる。本実施形態では、イオン注入量を４×１０１４ａｔｍｓ／ｃｍ２として、固相成長後の多結晶シリコン膜の平均結晶粒径が１００ｎｍ程度となるように調整している。なお、Ｓｉ＋イオンの加速エネルギーは３０ｋｅＶ〜５０ｋｅＶに設定している。
【００２８】
次は、チャネル形成領域２０ａとソース形成領域２１ａとドレイン形成領域２２ａとの間にそれぞれ位置するＬＤＤ形成領域２３ａ上にマスクを形成する工程である。すなわち、図２Ｃに示すように、後にＬＤＤ領域２３が形成される個所である非晶質シリコン膜１２ｂのＬＤＤ形成領域２３ａ上に、レジストによりマスク３１を形成する。
【００２９】
そして、ＬＤＤ形成領域２３ａ上にマスク３１を形成した非晶質シリコン膜１２ｂ上から同種の不活性なイオンを注入する工程が次の工程となる。この工程は、図２Ｄに示すように、さらに、活性層としての電気的な特性に影響を及ぼさない不活性なイオンを適量だけマスク３１越しに非晶質シリコン膜１２ｂにイオン注入する。電気的な特性に影響を及ぼさない不活性なイオンとしては、例えばＳｉ＋イオンが挙げられ、例えば、イオンインプランテーション装置により打ち込まれる。その他、ＳｉＦ３＋イオンも使用可能である。このとき、本工程における注入量と前工程（図２Ｃ参照）での注入量との和は、固相成長後に、ＬＤＤ領域２３を除く領域や図示しない周辺トランジスタにおいて所望の結晶粒径が得られるように調整する。本実施形態では、前工程（図２Ｃ参照）の注入量と本工程（図２Ｄ参照）の注入量との和が１．２×１０１５ａｔｍｓ／ｃｍ２程度となるようにして、固相成長後の多結晶シリコン膜の平均結晶粒径が８００ｎｍ程度をとなるようにしている。本工程（図２Ｄ参照）の加速エネルギーは、前工程（図２Ｃ参照）と同様に、Ｓｉ＋イオンの加速エネルギーは３０ｋｅＶ〜５０ｋｅＶに設定している。
【００３０】
次に、非晶質シリコン膜１２ｂを熱処理により再結晶化する工程として、マスク３１を除去するとともに、非晶質シリコン膜１２ｂに６００℃〜６５０℃程度のアニール処理による固相成長を行ない、図２Ｅに示すような多結晶シリコン化した活性層１２を得る。
【００３１】
このとき、図示するように、マスク３１が形成されておらず、イオン注入量の多かった個所は、図２Ａ及び図２Ｂに示したポリシリコン膜１２ａよりも大粒径化して大粒径領域４０が形成される。符号４１は、イオン注入量が少ない個所に形成される小粒径領域を示しており、大粒径領域４０よりも小粒径となっている。なお、大粒径領域４０は、チャネル形成領域２０ａとソース形成領域２１ａとドレイン形成領域２２ａに一致しており、後の工程によって、チャネル領域２０、ソース領域２１及びドレイン領域２２となる。一方、小粒径領域４１はＬＤＤ形成領域２３ａに一致しており、後の工程によってＬＤＤ領域２３となる。
【００３２】
活性層１２が形成された後は、図２Ｆに示すように、活性層１２上に酸化ケイ素膜を主成分とするゲート絶縁膜１３を形成するとともに、ゲート電極１４を形成する。ゲート電極１４の形成には、Ｐ（リン）を添加し、Ｎ型導電型を有するポリシリコンや、Ｍｏ、Ｔａ、Ｃｒ等の比較的融点の高い金属を用いることができる。そして、このゲート電極１４をマスクとして、イオン注入装置を用いて低濃度イオン注入を行う。この工程により、低濃度のＮ型導電性領域が形成される。なお、この低濃度イオン注入工程では、単位面積当たりの不純物濃度が１×１０１２〜１×１０１４ａｔｏｍｓ／ｃｍ２のＰ＋、Ａｓ等のイオン種をイオン注入装置を用いて注入し、低濃度のＮ型導電性領域を形成する。
【００３３】
次に、図２Ｇに示すように、フォトレジスト３２を形成し、このフォトレジスト３２をマスクとして、イオン注入装置を用いて高濃度イオン注入を行い、高濃度のＮ型不純物領域を形成する。これにより、チャネル領域２０と、ソース領域２１と、ドレイン領域２２と、ＬＤＤ領域２３とが形成される。なお、この高濃度イオン注入工程では、単位面積当たりの不純物濃度が１×１０１４〜１×１０１６ａｔｏｍｓ／ｃｍ２のＰ＋、Ａｓ＋等のイオン種をイオン注入装置を用いて注入し、高濃度のＮ型導電性領域を形成する。
【００３４】
フォトレジスト３２を除去した後、図２Ｈに示すように、ゲート絶縁膜１３と同じ酸化ケイ素膜を主成分とする層間絶縁膜１５を成膜し、アーク炉などを用いて熱処理して活性層１２の不純物を拡散させる。本実施形態では、この熱処理にＦｕｒｎａｃｅ型のバッチ炉を用い、Ｎ２雰囲気で１０００℃程度の処理を数分〜数十分行うようにしている。Ｆｕｒｎａｃｅ型のバッチ炉の熱処理以外に、ＲＴＡ(Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ)による熱処理、ＥＬＡ(Ｅｘｉｍａ Ｌａｓｅｒ Ａｎｎｅａｌ)による熱処理のいずれか、またはこれらを組み合わせて熱処理を行っても良い。
【００３５】
その後、電極材料としてのメタルを成膜し、フォトリソグラフィ技術を用いてパターニングを行うことにより、ソース・ドレイン電極１６，１６を形成し、図１で示した画素ＴＦＴを得ることができる。なお、この後は、説明は省略するが、層間絶縁膜の形成、水素化処理、コンタクトの開口、コモン電極の形成、コンタクトの開口、画素電極の取出しなどの工程がある。
【００３６】
以上のように、本実施形態に係る画素ＴＦＴの製造方法では、アニール処理前にマスク３１越しに、半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入しておくことで、チャネル領域２０、ソース領域２１及びドレイン領域２２を大粒径領域４０とし、ＬＤＤ領域２３を小粒径領域４１としている。なお、活性層１２として、例えば、ゲルマニウムを用いる場合には、活性層としての電気的な特性に影響を及ぼさない不活性なイオンとして、ゲルマニウムイオンを用いる。
【００３７】
［３．薄膜トランジスタの特性］
一般に、薄膜トランジスタのＬＤＤ領域に光が入射することにより、価電子帯より伝導帯へ励起された電子は、ポテンシャル勾配にしたがってドレインへ流入しようとする。そこで、この過程を、局在準位による「電子捕獲→再結合」の過程により回避して光リークを抑制している。しかし、従来、チャネル領域、ソース領域、ドレイン領域、及びＬＤＤ領域に亘って局在準位が一様に存在するため、オン電流の低下が大きかった。
【００３８】
それに対して、本実施形態に係る画素ＴＦＴは、図３に示すバンドプロファイルから分かるように、小粒径領域４１のままのＬＤＤ領域２３の局在準位により、従来からの「電子捕獲→再結合」過程を維持している。図３中、Ｅｖは価電子帯の上端、Ｅｃは伝導帯の下端を示している。
【００３９】
しかも、チャネル領域２０、ソース領域２１、ドレイン領域２２は大粒径領域４０となっているため、電子の移動度は従来よりも高くなり、オン電流の低下を抑制することができる。
【００４０】
すなわち、図４に示すように、本実施形態に係る画素ＴＦＴ（ＴＥＳＴ）では、チャネル領域２０の結晶粒径を大粒径化することにより弱反転領域の特性が飛躍的に向上し、従来のＴＦＴ（Ｒｅｆ．）よりもオン電流を２倍以上向上させることができる。しかも、立ち上がり特性が向上し、低い閾電圧（Ｖｔｈ）で動作することが分かった。
【００４１】
このように、従来に比べ、本実施形態に係る画素ＴＦＴは、リーク特性を維持しつつ、オン電流を向上させることが可能となる。このことから、本実施形態に係る画素ＴＦＴでは、画素電位の書き込み能力が大幅に向上する。
【００４２】
さらに、図５に示すように、本実施形態に係る画素ＴＦＴ（ＴＥＳＴ）の面フリッカの測定結果は従来のＴＦＴ（Ｒｅｆ．）と同等であり、光リークの増加傾向は見られないことが分かった。
【００４３】
上述してきた画素ＴＦＴを液晶表示素子に適用すると、画素部のオン電流が十分に確保できるため、フリッカやクロストークなどのリーク性の特性不具合を改善することが可能となる。したがって、例えば、液晶表示装置における近年のパネル高速駆動化などに容易に対応することが可能となる。
【００４４】
なお、上述してきた実施形態を通して本発明を説明したが、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。例えば、上述した実施形態では、Ｎチャネル型の薄膜トランジスタを例にとって説明したが、Ｐチャネル型ＴＦＴであっても構わない。また、上述したように、上述した薄膜トランジスタは液晶表示素子に用いられる画素ＴＦＴを例に挙げて説明したが、これに限られず、固体撮像素子やその他の半導体装置にも当然に適用することができる。
【符号の説明】
【００４５】
１１ 基板
１２ 活性層
１４ ゲート電極
１６ ソース・ドレイン電極
２０ チャネル領域
２０ａ チャネル形成領域
２１ ソース領域
２１ａ ソース形成領域
２２ ドレイン領域
２２ａ ドレイン形成領域
２３ ＬＤＤ領域
２３ａ ＬＤＤ形成領域
４０ 大粒径領域
４１ 小粒径領域
【特許請求の範囲】
【請求項１】
半導体薄膜を形成する工程と、
前記半導体薄膜に、当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程と、
チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程と、
前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上に、当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程と、
前記半導体薄膜を熱処理により結晶化する工程と、を有する薄膜トランジスタの製造方法。
【請求項２】
ゲート電極の下方に形成されたチャネル領域と、
前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成され、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低いＬＤＤ領域と、を有する半導体薄膜を備え、
前記ＬＤＤ領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化した
薄膜トランジスタ。
【請求項３】
半導体薄膜を用いた薄膜トランジスタを備え、
前記半導体薄膜は、
ゲート電極の下方に形成されたチャネル領域と、
前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成され、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低いＬＤＤ領域と、を含み、
前記ＬＤＤ領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化した
半導体装置。
【請求項１】
半導体薄膜を形成する工程と、
前記半導体薄膜に、当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程と、
チャネル形成領域とソース形成領域及びドレイン形成領域との間にそれぞれ位置するＬＤＤ形成領域上にマスクを形成する工程と、
前記ＬＤＤ形成領域上にマスクを形成した半導体薄膜上に、当該半導体薄膜の電気的な特性に影響を及ぼさない不活性なイオンを注入する工程と、
前記半導体薄膜を熱処理により結晶化する工程と、を有する薄膜トランジスタの製造方法。
【請求項２】
ゲート電極の下方に形成されたチャネル領域と、
前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成され、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低いＬＤＤ領域と、を有する半導体薄膜を備え、
前記ＬＤＤ領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化した
薄膜トランジスタ。
【請求項３】
半導体薄膜を用いた薄膜トランジスタを備え、
前記半導体薄膜は、
ゲート電極の下方に形成されたチャネル領域と、
前記チャネル領域とソース領域及びドレイン領域との間にそれぞれ形成され、前記ソース領域及び前記ドレイン領域よりキャリア濃度が低いＬＤＤ領域と、を含み、
前記ＬＤＤ領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも小粒径化し、前記チャネル領域の結晶粒径を前記半導体薄膜の平均結晶粒径よりも大粒径化した
半導体装置。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図３】
【図４】
【図５】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１５１１７４（Ｐ２０１１−１５１１７４Ａ）
【公開日】平成２３年８月４日（２０１１．８．４）
【国際特許分類】
【出願番号】特願２０１０−１０７３５（Ｐ２０１０−１０７３５）
【出願日】平成２２年１月２１日（２０１０．１．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年８月４日（２０１１．８．４）
【国際特許分類】
【出願日】平成２２年１月２１日（２０１０．１．２１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]