【課題】基板上に結晶方位が制御された擬単結晶半導体薄膜を得ることが可能となる半導
体薄膜およびその製造方法ならびに半導体装置およびその製造方法を提供する。
【解決手段】半導体薄膜の製造方法は、表面に配列された複数の突起部１０を設けた単結
晶半導体基板（単結晶シリコン基板２）と表面に半導体薄膜を堆積した基板４とを互いの
表面を向き合わせて結合する。半導体薄膜に熱処理を施して半導体薄膜を固相成長により
結晶化させ、基板４上に、複数の突起部１０のそれぞれを起点として複数の略単結晶粒（
結晶シリコン１６）から構成される擬単結晶半導体薄膜（擬単結晶シリコン薄膜２０）を
形成する。擬単結晶半導体薄膜（擬単結晶シリコン薄膜２０）を含む基板４と単結晶半導
体基板（単結晶シリコン基板２）とを分離する。 （もっと読む）

【課題】 本発明は、多結晶シリコン薄膜トランジスタを形成するための結晶化パターンおよびこれを用いた非晶質シリコンの結晶化方法を提供するためのものである。
【解決手段】 本発明は、多結晶シリコン薄膜トランジスタを製造するための非晶質シリコンの結晶化方法であって、ガラス基板上に非晶質シリコン膜を形成するステップと、前記非晶質シリコン膜を薄膜トランジスタのアクティブパターンの形態でパターニングして結晶化パターンを形成するステップと、前記結晶化パターンにレーザを照射して多結晶シリコンで結晶化させるステップと、を含み、前記結晶化パターンは、縁部から第１距離以内に位置する周辺領域と、前記縁部から第１距離以上離れて位置する内部領域とを含み、前記内部領域は少なくとも１つ以上の区域に分割され、前記各区域は１つの結晶化誘導パターンを備えると共に、対応する結晶化誘導パターンから第２距離以内に位置するようにしたことを特徴とする。 （もっと読む）

【課題】高精度の抵抗値を有する抵抗素子を得ることを目的とする。
【解決手段】シリコン基板１１上に０．１〜０．５μｍの間隔を設けて島状に酸化膜１２を形成する工程と、フッ化水素酸溶液を用いたウェット処理を行なう工程と、酸化膜１２を備えたシリコン基板１１上にシランガスを用いた成膜温度５２０〜５６０℃の減圧ＣＶＤ法によりアモルファスシリコン層１４ａを形成する工程と、温度８９０〜９６０℃、１０〜１５秒での熱処理を施す工程を含み、アモルファスシリコン層１４ａを単結晶シリコン層１４ｂに構造変換し、単結晶シリコン層１４ｂで抵抗素子を形成する。 （もっと読む）

【課題】起点部より成長させてなる結晶粒を有する半導体膜を用いたデバイスを３次元配置してなり、いずれの層に配置されたデバイスにおいても所望のデバイス特性を得ることができる半導体装置、及びその製造方法を提供する。
【解決手段】本発明の半導体装置は、表面に複数の微細孔Ｇ１１，Ｇ１２を有する起点部層２１１と、前記微細孔Ｇ１１，Ｇ１２を起点として形成された略単結晶粒を含む半導体膜２０１，２０２を用いて形成されたデバイス形成層２１２とを備えたデバイス層１０１上に、同様の構成を具備したデバイス層１０２，１０３を積層してなり、前記デバイス層１０１〜１０３に属する前記微細孔（例えば微細孔Ｇ２１）は、隣接して配置された他の前記デバイス層１０１〜１０３に属する前記微細孔（例えば微細孔Ｇ１１，Ｇ３１）から平面視で離間した位置に形成されている。 （もっと読む）

【課題】結晶粒界の影響が無視し得るほど小さい半導体薄膜から動作半導体膜を形成し、極めて高い移動度の薄膜型の半導体装置を実現する。
【解決手段】幅広領域３ａと幅狭領域３ｂとを有し、幅狭領域３ｂが幅広領域３ａに対して非対称に位置するように連結されてなる形状の非晶質シリコン膜３を形成し、幅狭領域３ｂをシリコン酸化膜４を介して多結晶シリコン膜５が保温膜として側面から囲む状態で、幅広領域３ａから幅狭領域３ｂへ向かってＣＷレーザ光を走査して結晶化させ、動作半導体膜１１を形成する。 （もっと読む）

【課題】同一基板上に、異なる閾値を有する複数の薄膜トランジスタを形成する場合において、製造コスト及びＴＡＴの増大を防止する。
【解決手段】基板上に第１の絶縁層を形成する絶縁層形成工程と、第１の絶縁層上に複数の微細孔を形成する微細孔形成工程と、第１の絶縁層上に半導体層を形成する半導体層形成工程と、熱処理を行うことで、微細孔を起点とする結晶粒を成長させて結晶粒界を形成する熱処理工程と、半導体層にソース領域、ドレイン領域及びチャネル領域を形成するトラジスタ領域形成工程と、ゲート電極パターン、ソース電極パターン及びドレイン電極パターンを形成することにより薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有し、微細孔形成工程では、所定の薄膜トランジスタのチャネル領域内において、１つ以上の結晶粒界が、電流方向に対して略直交するように形成されるように微細孔を配置する。 （もっと読む）

【課題】デザインルールに制限されることなく、薄膜トランジスタのリーク電流を低減する。
【解決手段】基板上に第１の絶縁層を形成する絶縁層形成工程と、第１の絶縁層上に複数の微細孔を形成する微細孔形成工程と、第１の絶縁層上に半導体層を形成する半導体層形成工程と、熱処理を行うことで、微細孔を起点とする結晶粒を成長させて結晶粒界を形成する熱処理工程と、半導体層にソース領域、ドレイン領域及びチャネル領域を形成するトラジスタ領域形成工程と、ゲート電極パターン、ソース電極パターン及びドレイン電極パターンを形成することにより薄膜トランジスタを形成する薄膜トランジスタ形成工程とを有し、微細孔形成工程では、所定の薄膜トランジスタのチャネル領域内において、２つ以上の結晶粒界が、電流方向に対して略直交するように形成されるように微細孔を配置する。 （もっと読む）

【課題】基板全体に渡って高性能な薄膜トランジスタを安定的に得ることを可能とする半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板(11)の一方面側に凹部(125)を形成する第１工程と、上記基板の一方面側に第一半導体膜(130)を形成する第２工程と、上記第一半導体膜側から上記基板の一方面に向けて平坦化処理を行う第３工程と、上記基板の一方面側に第二半導体膜(130b)を形成する第４工程と、上記第二半導体膜に熱処理を行い、上記凹部を略中心とする略単結晶粒(131)を形成する第５工程と、上記第二半導体膜を用いて半導体素子を形成する第６工程と、を含む。 （もっと読む）

【課題】凹部を用いた結晶成長をより安定に実現し、高性能な半導体素子を安定して得ることを可能とすること。
【解決手段】本発明にかかる半導体装置の製造方法は、基板(11)の一方面側に凹部(125)を形成する第１工程と、上記基板の一方面側に膜厚Ｔの半導体膜(130)を形成する第２工程と、上記半導体膜に熱処理を行い、上記凹部を略中心とする略単結晶粒を形成する第３工程と、上記半導体膜を用いて半導体素子を形成する第４工程と、を含み、上記第２工程では、上記凹部の直径Ｄと深さＦがＦ＋Ｔ≧４×Ｄ＋５３２（ｎｍ）の関係を満たすように上記凹部が形成される。 （もっと読む）

【課題】結晶粒大きさの均一性および結晶粒界の規則的な分布を実現できることにより、優秀な特性を備える多結晶シリコン層、多結晶シリコン層製造方法および多結晶シリコン層を用いた平板表示装置を提供する。
【解決手段】基板１００上に位置して、面積が４００μｍ^２以上であるシード領域１７０と、シード領域１７０から成長した結晶化領域１９０とを含む多結晶シリコン層を提供する。 （もっと読む）

【課題】結晶粒の大きさや結晶粒界の分布が均一であり、薄膜トランジスタを形成した際に優秀な特性が得られる多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置を提供する。
【解決手段】基板上に非晶質シリコン層１２０を形成する段階と、非晶質シリコン層１２０の所定領域が露出するように第１パターン層１３０を形成する段階と、第２パターン層１４０を形成する段階と、第２パターン層１４０上に金属触媒層１５０を形成する段階と、基板を熱処理することにより、金属触媒が非晶質シリコン層の所定領域に拡散してシードを形成し、シードは非晶質シリコン層１２０の所定領域を少なくとも幅が３．５μｍ以上であるシード領域１７０に結晶化し、シード領域１７０の結晶性が成長して、非晶質シリコン層１２０を結晶化領域１９０に結晶化する段階と、を含むことを特徴とする。 （もっと読む）

【課題】チップ面積の増大を抑制しつつ、サリサイド化された素子と非サリサイド化された素子とを同一基板上に混載する。
【解決手段】シリサイド層１９ａ、１９ｂ、１９ｃが設けられたソース／ドレイン層１７ａ、１７ｂおよびゲート電極１４を半導体基板１１に形成した後、凹部３２内が埋め込まれるようにして非晶質半導体層３３を絶縁膜３１上に形成し、非晶質半導体層３３にレーザを照射することにより、非晶質半導体層３３の溶融結晶化を行い、凹部３２の周囲に略単結晶半導体粒３４を形成し、略単結晶半導体粒３４に非サリサイド素子を形成する。 （もっと読む）

【課題】チップ面積の増大を抑制しつつ、アナログ回路とデジタル回路とを同一基板上に混載する。
【解決手段】半導体基板１１上にアナログ回路を形成した後、凹部３２が形成された絶縁膜３１をアナログ回路上に形成し、凹部３２内が埋め込まれるようにして非晶質半導体層３３を絶縁膜３１上に形成し、非晶質半導体層３３にレーザを照射することにより、非晶質半導体層３３の溶融結晶化を行い、凹部３２の周囲に略単結晶半導体粒３４を形成し、略単結晶半導体粒３４にデジタル回路を形成する。 （もっと読む）

【課題】ＰチャンネルトランジスタとＮチャンネルトランジスタとを異なる半導体層上に混載することにより、伝播遅延の増大を抑制しつつ、全体のプロセス長さを大幅に短縮する。
【解決手段】半導体基板１１上にＮチャンネルトランジスタ（Ｐチャンネルトランジスタ）を形成した後、凹部３２が形成された絶縁膜３１をＮチャンネルトランジスタ（Ｐチャンネルトランジスタ）上に形成し、凹部３２内が埋め込まれるようにして非晶質半導体層３３を絶縁膜３１上に形成し、非晶質半導体層３３にレーザを照射することにより、非晶質半導体層３３の溶融結晶化を行い、凹部３２の周囲に略単結晶半導体粒３４を形成し、略単結晶半導体粒３４にＰチャンネルトランジスタ（Ｎチャンネルトランジスタ）を形成する。 （もっと読む）

【課題】半導体装置の光リーク電流が少なく、半導体装置の電気特性が優れており、半導体装置の電気特性ばらつきの少ないアクティブマトリクス基板の製造方法、アクティブマトリクス基板、及びそれを用いた電気光学装置と電子機器を提供することを目的とする。
【解決手段】アクティブマトリクス基板の半導体装置が形成される領域（負荷回路領域及び駆動回路領域）に遮光膜を形成し、遮光膜上の絶縁膜に微細孔を形成し、微細孔周辺に略単結晶半導体膜を形成し、略単結晶半導体膜を用いて半導体装置を形成する。 （もっと読む）

【課題】薄膜トランジスタ及びその製造方法に関し、特に、漏洩電流を減少するための薄膜トランジスタ及びその製造方法を提供する。
【解決手段】可撓性基板１００と、可撓性基板１００上に形成される拡散防止層１１０と、拡散防止層１１０上に少なくとも二個の絶縁物質が積層して形成されるバッファ層１２０と、バッファ層１２０の一の領域上にチャンネル層１３０aとソース／ドレイン領域１３０ｂを有して形成される半導体層１３０と、半導体層１３０を含むバッファ層１２０上に形成されるゲート絶縁層１４０と、ゲート絶縁層１４０上のチャンネル層１３０aと対応する領域に形成されるゲート電極１５０と、ゲート電極１５０を含むゲート絶縁層１４０上に形成される層間絶縁層１６０と、層間絶縁層１６０にソース／ドレイン領域１３０bの少なくとも一の領域を露出させる所定のコンタクトホール１７０有し、ソース／ドレイン領域１３０ｂに接続されるように形成されるソース／ドレイン電極１８０a、１８０ｂと、を備えている。 （もっと読む）

少なくとも１つの結晶化核形成部位が配置された表面を有する基板を備える装置。この装置はさらに、第２の表面を有する第２の基板を備える。第２の表面は、結晶化開始材料をアモルファス状態または初期結晶状態で維持するように構成される。結晶化核形成部位は、結晶化開始材料にある性質を与えるように構成される。
（もっと読む）

【課題】ＳＯＳ基板の素子形成領域の単結晶シリコン層とサファイア基板の間に絶縁膜層を形成する場合においても、素子形成領域に突合面による欠陥を形成しない手段を提供する。
【解決手段】サファイア基板に単結晶シリコン層を積層したＳＯＳ基板の単結晶シリコン層に、複数の半導体素子を形成した半導体装置において、ＳＯＳ基板の素子形成領域のサファイア基板と単結晶シリコン層との間に形成された絶縁膜層と、絶縁膜層に隣接し、サファイア基板上に形成されたエピタキシャル層と、このエピタキシャル層を核とした単結晶シリコン層の絶縁膜層上へのエピタキシャル成長により形成された突合面と、絶縁膜層上の突合面を含む領域に形成され、隣合う素子形成領域間を絶縁分離する素子分離層とを備える。 （もっと読む）

【課題】例えば液晶装置等の電気光学装置において、表示領域ではポリシリコンからなる半導体層を形成すると共に周辺領域では平坦な単結晶シリコン膜からなる半導体層を形成する。
【解決手段】電気光学装置は、基板上に、表示領域に配列された複数の画素部と、表示領域の周辺に位置する周辺領域に配置されており、複数の画素部を駆動するための、第１単結晶シリコン膜からなるＳＯＩ（Silicon On Insulator）構造をなす第１半導体層及び該第１半導体層上にエピタキシャル成長により形成された第２単結晶シリコン膜からなる第２半導体層を有する半導体素子を含む駆動回路とを備える。 （もっと読む）

【課題】 薄膜トランジスタを形成するための結晶成長の起点となる微細孔の良否を確認でき、また、所望の大きさのシリコン結晶粒が形成されたか否かを確認できる半導体装置の製造方法を提供する。
【解決手段】 基板上に半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程において、基板の素子形成領域に、所定の大きさ（孔径０．８μｍ）で所定の間隔（５μｍ）の複数の孔（凹部）１２３を形成し、テストパターン形成領域Ｂに、所定の大きさの複数の孔１２３と、所定の大きさとは異なる大きさの複数の孔１２３ａ（孔径０．７μｍ）、１２３ｂ（孔径０．９μｍ）と、所定間隔とは異なる間隔（４μｍ、６μｍ）の複数の孔を形成し、かかる起点部（孔）からのシリコン結晶粒の成長により結晶成長の起点となる微細孔の良否を確認し、また、所望の大きさのシリコン結晶粒が形成されたか否かを確認する。 （もっと読む）