本発明の例示的な一実施形態は、その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板（１０４）上に電界効果トランジスタを形成する方法である。この方法は、基板（１０４）上に位置するhigh-k誘電体部（１０６）と、high-k誘電体部（１０６）上に位置するゲート電極部とを含むゲートスタック（１０２）を形成するように、ゲート電極層およびhigh-k誘電体層をエッチングするステップ（２０２）を含む。この例示的な実施形態によれば、この方法は、ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）をさらに含む。この窒化プロセスは、ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップによって実行することができる。この窒化プロセスの結果、窒素がhigh-k誘電体部（１０６）に入り込み、窒素がhigh-k誘電体部（１０６）中に酸素拡散バリアを形成するようにされてよい。
（もっと読む）

ソース／ドレイン領域の少なくともその幅が最も大きい部分では半導体領域の幅よりも大きく、かつソース／ドレイン領域の最上部側から基体側に向かって連続的に幅が大きくなっている傾斜部を有し、該傾斜部表面にシリサイド膜が形成されていることを特徴とする半導体装置とする。
（もっと読む）

シリコン基板（１０１）上に、ＲＴＯ法によりシリコン酸化物からなる下地層（１０３）を形成する。このとき、下地層（１０３）の膜厚を１．５ｎｍ以上とする。次に、下地層（１０３）上に、ＣＶＤ法によりハフニウム窒化物を０．５乃至１．０ｎｍの厚さに堆積させ、金属化合物層（１０４）とする。次に、水素雰囲気中において熱処理を施し、金属化合物層（１０４）から下地層（１０３）中にハフニウム元素を拡散させてシリケート化させ、ゲート絶縁膜（１０６）を形成する。その後、酸化雰囲気中において熱処理を行う。このとき、シリコン基板（１０１）とゲート絶縁膜（１０６）との界面には、ハフニウム元素が到達しないようにする。
（もっと読む）

【課題】半導体基板（１２）に形成され、シリコン酸化物およびそれの異なる程度の窒化（１８Ｄと１８Ｅ）で構成されたＰＦＥＴゲート誘電体層（１６）およびＮＦＥＴゲート誘電体層（１４）でそれぞれ覆われたＰＦＥＴ領域およびＮＦＥＴ領域を有するＣＭＯＳ半導体（１０）材料を形成する方法を提供すること
【解決手段】シリコン基板（１２）にＰＦＥＴ領域（１６）およびＮＦＥＴ領域（１４）を設け、その上にＰＦＥＴおよびＮＦＥＴゲート酸化物層を形成する。ＰＦＥＴ領域の上のＰＦＥＴゲート酸化物層の窒化を行って、ＰＦＥＴ領域の上のＰＦＥＴゲート酸化物層に、第１の濃度レベルの窒素原子を有する、ＰＦＥＴ領域の上のＰＦＥＴゲート誘電体層（４２）を形成する。ＮＦＥＴゲート酸化物層の窒化を行って、第１の濃度レベルと異なる濃度レベルの窒素原子を有する、ＮＦＥＴ領域の上のＮＦＥＴゲート誘電体層（４０）を形成する。ＮＦＥＴゲート誘電体層（４０）およびＰＦＥＴゲート誘電体層（４２）は、同じ厚さを有することができる。 （もっと読む）

【課題】電流の流れを調整するトランジスタデバイスの組立て方法において、更なる駆動電流を可能にし、デバイスの動作を最適化するプロセスを提供すること。
【解決手段】本発明の一実施形態における方法は、チャンネル領域に対するショットキーバリア接合位置のより良い制御を与えるために、メタルソースドレイン接触の形成に先行して等方性エッチングプロセスを利用する。このショットキーバリア１０接合の配置の制御性からの改善により、更なる駆動電流を可能にし、デバイスの動作を最適化する。 （もっと読む）

ハフニウムベースの誘電体膜を堆積する方法が提供される。本方法は、オゾンとハフニウム前駆体を含む１つ又はそれ以上の反応物質とを用いた原子層堆積段階を含む。半導体デバイスもまた提供される。該デバイスは、基板と、基板上に形成されたハフニウムベースの誘電体層と、基板及びハフニウムベースの誘電体層間に形成された界面層とを含み、該界面層は二酸化ケイ素を含み且つ結晶構造を有する。 （もっと読む）

【課題】 高性能デバイスの金属置換ゲートのための構造および形成方法を提供する。
【解決手段】 まず、半導体基板（２４０）上に設けたエッチ・ストップ層（２５０）上に、犠牲ゲート構造（２６０）を形成する。犠牲ゲート構造（３００）の側壁上に、１対のスペーサ（４００）を設ける。次いで、犠牲ゲート構造（３００）を除去して、開口（６００）を形成する。続けて、スペーサ（４００）間の開口（６００）内に、タングステン等の金属の第１の層（７００）、窒化チタン等の拡散バリア層（８００）、およびタングステン等の金属の第２の層（９００）を含む金属ゲート（１０００）を形成する。 （もっと読む）

半導体基板上に形成する絶縁膜を高性能化して、リーク電流の少ない電子デバイスを製造する方法を提供する。高誘電材料金属のみを半導体基板上に金属膜として形成し、その金属膜を２５０〜４５０℃に加熱し、その加熱した金属膜に、クリプトンガス（またはキセノンガス）を酸素ガスと混合させ、その混合ガスをプラズマ化したガスを加えることにより、金属膜を酸化して、半導体基板上に絶縁膜を形成するようにしたことを特徴とする。 （もっと読む）

高温で顕著に変化しないn型またはp型の仕事関数を有する遷移金属合金の実施例を示した。示された遷移金属合金は、トランジスタのゲート電極として使用しても良く、ゲート電極の一部を構成しても良い。これらの遷移金属合金を用いて、ゲート電極を形成する方法についても示した。
（もっと読む）

【課題】 自己制限的界面酸化による超極薄酸化物層および酸窒化物層の形成の提供。
【解決手段】 超極薄酸化物層および酸窒化物層は、基板の自己制限的酸化を達成するように、および超極薄酸化物並びに酸窒化物を提供するように、低圧プロセスを利用して形成される。被処理基板は、酸化物層、酸窒化物層、窒化物層、およびｈｉｇｈ−ｋ層のような初期の誘電体層を含むことができるか、あるいは、初期の誘電体層をなくすことができる。プロセスは、バッチ型処理チャンバを使用するか、あるいは、単一のウェーハ処理チャンバを使用することによって、実行されることができる。本発明の一実施例は、厚さ約１５ÅのＳｉＯ_２層をもたらす、Ｓｉ基板の自己制限的酸化を提供し、そこにおいて、ＳｉＯ_２層の厚さは、基板にわたって約１Å未満で変化する。 （もっと読む）

ＳｉＣ基板１と、ＳｉＣ基板１表面に形成されたソース３ａ及びドレイン３ｂと、ＳｉＣ表面に接して形成され厚さが１分子層以上のＡｌＮ層５と、その上に形成されたＳｉＯ_２層とを有する絶縁構造と、この絶縁構造上に形成されたゲート電極１５とを有しており、ＳｉＣとの間の界面状態を良好に保ちつつ、リーク電流を抑制することができる。 （もっと読む）

Ｓｉ（１００）基板の表面にシリコン酸化膜を形成した後、このシリコン酸化膜をプラズマ窒化して酸窒化シリコン膜にする。その後ＮＯガス雰囲気中で７７０乃至９７０℃の温度条件下で熱処理することにより、ゲート絶縁膜における基板との界面部分の窒素濃度を１乃至１０原子％にすると共に、基板と酸窒化シリコン膜との界面に存在する界面Ｓｉ結合欠陥の結合手の方位角分布が、基板の［１００］方位に対して２５°以上の角度にピークをもつようにする。 （もっと読む）

【課題】半導体用途における誘電体膜を形成するためのシステム及び方法、特に、混合気化前駆体を用いて基板上に多成分誘電体膜を作製するためのシステム及び方法を提供する。
【解決手段】本発明は、気化した前駆体の混合物が、原子層堆積（ＡＬＤ）処理における単一パルス段階中にチャンバ内に一緒に存在して多成分膜を形成するような気化前駆体の混合をもたらすためのシステム及び方法を提供する。気化前駆体は、少なくとも１つの異なる化学成分から成り、そのような異なる成分が単層を形成して多成分膜を生成することになる。本発明の更に別の態様では、組成勾配を有する誘電体膜が提供される。 （もっと読む）

【課題】シリコン基板上のＳｉ_１−ｘＧｅ_ｘ層を用いた素子構造において、電流駆動能力の高いＭＩＳＦＥＴを含む半導体装置及びその製造方法を提供することにある。
【解決手段】シリコン基板１０１上に、Ｓｉ_１−ｘＧｅ_ｘ層１０３を形成し、このＳｉ_１−ｘＧｅ_ｘ層１０３にＭＩＳＦＥＴを形成する。ソース層及びドレイン領域１０６，１０７の接合深さを、前記Ｓｉ_１−ｘＧｅ_ｘ層１０３とシリコン層とが接する面を越えないようにする。 （もっと読む）