トランジスタ製造プロセスにおいて、ｈｉｇｈ−ｋゲート絶縁体を組み入れる方法
本発明の例示的な一実施形態は、その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板（１０４）上に電界効果トランジスタを形成する方法である。この方法は、基板（１０４）上に位置するhigh-k誘電体部（１０６）と、high-k誘電体部（１０６）上に位置するゲート電極部とを含むゲートスタック（１０２）を形成するように、ゲート電極層およびhigh-k誘電体層をエッチングするステップ（２０２）を含む。この例示的な実施形態によれば、この方法は、ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）をさらに含む。この窒化プロセスは、ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップによって実行することができる。この窒化プロセスの結果、窒素がhigh-k誘電体部（１０６）に入り込み、窒素がhigh-k誘電体部（１０６）中に酸素拡散バリアを形成するようにされてよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に、半導体デバイスの分野に関する。より詳しくは、電界効果トランジスタの製造分野に関する。
【背景技術】
【０００２】
ＰＦＥＴおよびＮＦＥＴのような電界効果トランジスタ（ＦＥＴ）がサイズにおいてスケールダウンされるにつれて、ＦＥＴ性能および信頼性を改善するのに高誘電率（high-k）を有するゲート絶縁体が半導体製造において利用されている。
high-kゲート絶縁体は小さなフィーチャサイズ技術において望ましい。二酸化シリコンのような従来のゲート絶縁体は薄すぎてトンネル電流が多く流れてしまい、他の問題と同様、これらはＦＥＴの性能および信頼性を低下させてしまうからである。
しかしながら、トランジスタ製造プロセスにhigh-kゲート絶縁体を組み入れる間に問題が生じる場合がある。
【０００３】
high-kゲート絶縁体を用いる従来のトランジスタ製造プロセスにおいては、ゲートエッチングプロセスにおいて、ゲート電極層と、このゲート電極層と基板との間に位置するhigh-k誘電体層とをエッチングすることにより、ゲートスタックを形成することができる。
このゲート電極層（ポリシリコンのような導電材料を含むことができる）、およびhigh-k誘電体（酸化ジルコニウム、ハフニウム酸化物、または他のhigh-kゲート絶縁材料を含むことができる）は一般的に、プラズマエッチング・チャンバ中のプラズマによってエッチングされる。
しかしながら、プラズマエッチングの間、ゲート電極およびhigh-k誘電体部の露出部分を含む、ゲートスタックのサイドウォールを、プラズマが破損してしまう場合がある。例えばこのプラズマは、high-k誘電材料の一部をエッチングしてしまうことがあり、このhigh-kゲート絶縁体の化学構造を破損する場合がある。
ゲートエッチングプロセスの後、汚染物質を取り除くためにゲートスタック上において通常ウェットクリーンプロセスが実行される。
しかしながら、ウェットクリーンプロセスもまた、high-k誘電材料のうちのいくらかを取り去ることによってhigh-k誘電体を破損する場合がある。
さらに、次のプロセスステップの間に酸素がhigh-kゲート絶縁体中に横方向に拡散し、high-k誘電材料およびトランジスタゲートの特性を変えてしまう場合がある。
【０００４】
このように、トランジスタ製造プロセスにおいてhigh-kゲート絶縁体を組み入れる有効な方法が、該分野において必要とされている。
【発明の要約】
【０００５】
本発明は、トランジスタ製造プロセスにおいてhigh-kゲート絶縁体を組み入れる方法についての分野における必要性に関し、解決するものである。
【０００６】
本発明の例示的な一実施形態は、その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板上に電界効果トランジスタを形成する方法である。この方法は、基板上に位置するhigh-k誘電体部と、high-k誘電体部上に位置するゲート電極部とを含むゲートスタックを形成するように、ゲート電極層およびhigh-k誘電体層をエッチングするステップを含む。
high-k誘電体部は、例えば酸化ジルコニウム、ハフニウム酸化物、酸化ジルコニウム、ジルコニウムシリサイド、または酸化アルミニウムであってもよく、ゲート電極部は、ポリシリコンとすることができる。
【０００７】
この例示的な実施形態によれば、この方法は、ゲートスタック上で窒化プロセスを実行するステップをさらに含む。
この窒化プロセスは、ゲートスタックのサイドウォールを窒化するように、窒素を含むプラズマを利用するステップによって実行することができる。
この窒化プロセスの結果、窒素がhigh-k誘電体部に入り込み、窒素がhigh-k誘電体部中に酸素拡散バリアを形成するようにされてよい。
ゲート電極層およびhigh-k誘電体層をエッチングするステップは、ゲートスタック上の窒化プロセスを実行する際にも利用されるプロセスチャンバにおいて実行することができる。
ある実施形態においては、ゲート電極層およびhigh-k誘電体層をエッチングするステップは、第１プロセスチャンバにおいて実行され、ゲートスタック上の窒化プロセスを実行するステップは、第２プロセスチャンバにおいて実行される。
本発明の他の構造および利点は、この分野の当業者にとって、以下の詳細な説明と添付の図面を外観した後でより明りょうとなるであろう。
【発明を実施するための最良の形態】
【０００８】
本発明は、トランジスタ製造プロセスにおいて、high-kゲート絶縁体を組み入れる方法に関する。以下の記載は、本発明の実施形態に含まれる特定の情報を含むものである。当業者であれば、本発明が本出願に論じられる特定の実施形態と異なる方法で実行され得ることが理解されよう。さらに、本発明の特定の詳細のいくつかについては、本発明をあいまいにしないため、ここでは論じない。
【０００９】
本出願の図面および明細書は、本発明の単なる例示的な実施形態に過ぎない。簡明性を期すために、本発明の他の実施形態については、明細書中に特に記載していないし、添付の図面に特に示していない。
【００１０】
図１は、本発明の実施形態の一例による例示的なゲートスタックを含む例示的な構造を示す断面図である。構造１００は、ゲートスタック１０２を含んでおり、このゲートスタック１０２は基板１０４上に置かれる。ゲートスタック１０２は、high-k誘電体部１０６およびゲート電極部１０８を含んでおり、サイドウォール１１０を有している。
ある実施形態の一例においては、ゲートスタック１０２は、high-k誘電体部１０６および基板１０４の間に位置する界面層（図示しない）を含むことができる。
構造１００は、ＮＦＥＴまたはＰＦＥＴのような、ゲートスタック１０２を含むＦＥＴを形成するのに利用されるトランジスタのプロセスフローの中間ステップを示す。
【００１１】
図１に示すように、high-k誘電体部１０６は、基板１０４上に位置しており、ハフニウム酸化物、ハフニウム・ケイ酸塩、酸化ジルコニウム、ケイ酸ジルコニウムまたは酸化アルミニウムのような、high-k誘電体を含むことができる。
上述したhigh-k誘電体、および本出願の他の部分は、特定の実施例の単なる一例であり、他のhigh-k誘電体もまた使用することができ、本発明がここに言及されたhigh-k誘電体のみの使用に限られることがないことが注目される。
さらなる他の例により、high-k誘電体部１０６は約２０．０Åから１０．０Åの厚みを有し得る。
また、図１に示すように、ゲート電極部１０８はhigh-k誘電体部１０６上に位置し、ポリシリコンを含むことができる。一例として、ゲート電極部１０８は約５００．０Åから約１５００．０Åの厚みを有し得る。
【００１２】
high-k誘電体部１０６およびゲート電極部１０８を含んでいるゲートスタック１０２は、ゲートエッチング・プロセスで、high-k誘電体層およびゲート電極層をそれぞれエッチングにより形成することができる。
ゲートエッチング・プロセスの前に、high-k誘電体層を基板１０４上に形成することができる。また、当該技術分野において公知の方法により、ゲート電極層をhigh-k誘電体層上に形成することができる。
このゲートエッチング・プロセスにおいては、例えばプラズマエッチングを使用することによって、プラズマエッチング・チャンバ中でhigh-k誘電体層およびゲート電極層をエッチングすることができる。
本発明のトランジスタのプロセスフローにおいて、ゲートスタック１０２を形成した後、ゲートスタック１０２上で窒化プロセスを実行する。
この窒化プロセスは、窒素を含むプラズマ（すなわち窒素プラズマ）を利用して、サイドウォール１１０のようなゲートスタック１０２の露出面を窒化（nitridate）するように実行することができる。
この窒化プロセスは、上述したゲートエッチング・プロセスにおけるゲートスタック１０２を形成するのに利用されるのと同じプロセスチャンバ中で実行することができる。
ある実施形態の一例においては、窒化プロセスは、ゲートエッチング・プロセスを実行するために利用されるのと異なるプロセスチャンバ中で実行してもよい。このような実施形態においては、ゲートエッチング・プロセスの後、ゲートスタック１０２を含むウェーハは、ゲートエッチング・プロセスを実行するのに利用されたプロセスチャンバから取り出され、ウェットクリーンツールにおいてウェーハ上のウェットクリーンプロセスが実行される。その後、ゲートスタック１０２を含むウェーハは、別のプロセスチャンバに載置され、ここでゲートスタック１０２上の窒化プロセスが実行される。
ある実施形態の一例においては、ゲートエッチング・プロセスを実行した直後に、ゲートスタック１０２上の窒化プロセスを実行することができる。
【００１３】
ゲートエッチング・プロセスを実行した後、ゲートスタック１０２のサイドウォール１１０を窒化する窒化プロセスを実行することによって、本発明のプロセスフローは、ゲートエッチング・プロセスの間にゲートスタック１０２に生じる可能性がある損傷を修復するのに窒化プロセスを利用することができる。
さらに、窒化プロセス中に、high-k誘電体部１０６中に窒素が導入される。
その結果、high-k誘電体部１０６に導入された窒素は、後のプロセスステップの間に、high-k誘電体部１０６中に望ましくない横方向の酸素拡散を防ぐことができるバリアを形成することができる。
窒化物を含む界面層を含むゲートスタックを利用する本発明の実施形態においては、窒化プロセスは、ゲートエッチング・プロセス中に界面層において消耗された窒化物を置換することができる。
【００１４】
窒化プロセスを実行した後、本発明のトランジスタのプロセスフローは従来のトランジスタのプロセスフローと同様の方法で続けられる。
ＦＥＴのようなトランジスタの製造を完了するのに必要な他のプロセスステップを実行することができる。同様に、例えば、ゲートスタック１０２に隣接している基板１０４にソース／ドレイン領域を注入することができ、ゲートスタック１０２のサイドウォール１１０に隣接するスペーサを形成することができ、急速熱アニーリングプロセスを実行することもできる。
【００１５】
図２は、本発明の実施形態の一例による、例示的な方法を示すフローチャートである。当業者に明らかな特定の詳細および構造は、フローチャート２００において省略している。
該分野において知られているように、例えばあるステップは、１つ以上のサブステップを含んでいてもよいし、または専用の設備や材料を含んでいてもよい。
フローチャート２００のステップ２０２では、基板上に位置するhigh-k誘電体層、およびこのhigh-k誘電体層上に位置するゲート電極層をエッチングし、ゲートスタックを形成する。
例えば、ゲートエッチング・プロセスにおけるプラズマエッチングを利用することによってゲート電極層およびhigh-k誘電体層を適切にエッチングすることにより、基板上に位置するhigh-k誘電体部１０６と、このigh-k誘電体部１０６上に位置するゲート電極部１０８とを含んでいるゲートスタック１０２を形成することができる。
【００１６】
ステップ２０４では、ゲートエッチング・プロセスを実行した後、ゲートスタック上で窒化プロセスを実行する。
例えば、窒化プロセスは、ゲートエッチング・プロセスの後、ゲートスタック１０２のサイドウォール１１０を窒化すべく、窒素プラズマを利用することによってゲートスタック１０２上で実行することができる。
この窒化プロセスは、例えば、ゲートエッチング・プロセスを実行におけるゲートスタック１０２を形成するのに利用されるのと同じプロセスチャンバ中で実行することができる。
ある実施形態の一例においては、ゲートエッチング・プロセスを実行するために利用されるのと異なるもの（すなわちプロセスチャンバ）を利用して窒化プロセスを実行することができる。
ステップ２０６では、トランジスタの製造を完了するのに必要な他のプロセスステップを実行することによって、トランジスタのプロセスフローが継続される。
例えば、ゲートスタック１０２に隣接している基板１０４にソース／ドレイン領域を注入することができ、ゲートスタック１０２のサイドウォール１１０に隣接するスペーサを形成することができ、急速熱アニーリングプロセスを実行することができる。また、他の適切なプロセスステップを実行して、ＦＥＴのようなトランジスタの製造を完成することができる。
【００１７】
したがって、上述したように、ゲートエッチング・プロセスの後に窒化プロセスを実行することによって、本発明のプロセスフローは、ゲートエッチング・プロセス中にゲートスタック・サイドウォールに生じ得る損傷を修復するために、窒化プロセスを利用することができる。
さらに、本発明の窒化プロセスは、ゲートスタックのhigh-k誘電体部に窒素を導入し、この窒素は、後のプロセスステップの間に、high-k誘電体部１０６中に望ましくない横方向の酸素拡散を防ぐことができるバリアを形成する。
【００１８】
本発明の例示的な実施形態の上述した記載から本発明の趣旨の範囲を逸脱することなく本発明の概念を実装するために利用可能である。さらに、本発明はある実施形態を具体的に参照しながら記載されたが、当業者であれば、本発明の精神と趣旨の範囲を逸脱することなく変更が可能であることが認識されよう。
記載した例示的な実施形態は、すべての点において、例示的であり限定的でないものとして考慮されることになっている。本発明は、ここに記載された特定の実施形態に制限されず、本発明の趣旨を逸脱することなく数多くの再配置、修正、および置換が可能であることが理解されなければならない。
【００１９】
以上のように、トランジスタ製造プロセスにおいてhigh-kゲート絶縁体を組み入れる方法が記載された。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による、例示的なトランジスタゲートスタックを含む構造の断面図。
【図２】本発明の一実施形態による、例示的な方法ステップに対応するフローチャート。
【技術分野】
【０００１】
本発明は一般的に、半導体デバイスの分野に関する。より詳しくは、電界効果トランジスタの製造分野に関する。
【背景技術】
【０００２】
ＰＦＥＴおよびＮＦＥＴのような電界効果トランジスタ（ＦＥＴ）がサイズにおいてスケールダウンされるにつれて、ＦＥＴ性能および信頼性を改善するのに高誘電率（high-k）を有するゲート絶縁体が半導体製造において利用されている。
high-kゲート絶縁体は小さなフィーチャサイズ技術において望ましい。二酸化シリコンのような従来のゲート絶縁体は薄すぎてトンネル電流が多く流れてしまい、他の問題と同様、これらはＦＥＴの性能および信頼性を低下させてしまうからである。
しかしながら、トランジスタ製造プロセスにhigh-kゲート絶縁体を組み入れる間に問題が生じる場合がある。
【０００３】
high-kゲート絶縁体を用いる従来のトランジスタ製造プロセスにおいては、ゲートエッチングプロセスにおいて、ゲート電極層と、このゲート電極層と基板との間に位置するhigh-k誘電体層とをエッチングすることにより、ゲートスタックを形成することができる。
このゲート電極層（ポリシリコンのような導電材料を含むことができる）、およびhigh-k誘電体（酸化ジルコニウム、ハフニウム酸化物、または他のhigh-kゲート絶縁材料を含むことができる）は一般的に、プラズマエッチング・チャンバ中のプラズマによってエッチングされる。
しかしながら、プラズマエッチングの間、ゲート電極およびhigh-k誘電体部の露出部分を含む、ゲートスタックのサイドウォールを、プラズマが破損してしまう場合がある。例えばこのプラズマは、high-k誘電材料の一部をエッチングしてしまうことがあり、このhigh-kゲート絶縁体の化学構造を破損する場合がある。
ゲートエッチングプロセスの後、汚染物質を取り除くためにゲートスタック上において通常ウェットクリーンプロセスが実行される。
しかしながら、ウェットクリーンプロセスもまた、high-k誘電材料のうちのいくらかを取り去ることによってhigh-k誘電体を破損する場合がある。
さらに、次のプロセスステップの間に酸素がhigh-kゲート絶縁体中に横方向に拡散し、high-k誘電材料およびトランジスタゲートの特性を変えてしまう場合がある。
【０００４】
このように、トランジスタ製造プロセスにおいてhigh-kゲート絶縁体を組み入れる有効な方法が、該分野において必要とされている。
【発明の要約】
【０００５】
本発明は、トランジスタ製造プロセスにおいてhigh-kゲート絶縁体を組み入れる方法についての分野における必要性に関し、解決するものである。
【０００６】
本発明の例示的な一実施形態は、その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板上に電界効果トランジスタを形成する方法である。この方法は、基板上に位置するhigh-k誘電体部と、high-k誘電体部上に位置するゲート電極部とを含むゲートスタックを形成するように、ゲート電極層およびhigh-k誘電体層をエッチングするステップを含む。
high-k誘電体部は、例えば酸化ジルコニウム、ハフニウム酸化物、酸化ジルコニウム、ジルコニウムシリサイド、または酸化アルミニウムであってもよく、ゲート電極部は、ポリシリコンとすることができる。
【０００７】
この例示的な実施形態によれば、この方法は、ゲートスタック上で窒化プロセスを実行するステップをさらに含む。
この窒化プロセスは、ゲートスタックのサイドウォールを窒化するように、窒素を含むプラズマを利用するステップによって実行することができる。
この窒化プロセスの結果、窒素がhigh-k誘電体部に入り込み、窒素がhigh-k誘電体部中に酸素拡散バリアを形成するようにされてよい。
ゲート電極層およびhigh-k誘電体層をエッチングするステップは、ゲートスタック上の窒化プロセスを実行する際にも利用されるプロセスチャンバにおいて実行することができる。
ある実施形態においては、ゲート電極層およびhigh-k誘電体層をエッチングするステップは、第１プロセスチャンバにおいて実行され、ゲートスタック上の窒化プロセスを実行するステップは、第２プロセスチャンバにおいて実行される。
本発明の他の構造および利点は、この分野の当業者にとって、以下の詳細な説明と添付の図面を外観した後でより明りょうとなるであろう。
【発明を実施するための最良の形態】
【０００８】
本発明は、トランジスタ製造プロセスにおいて、high-kゲート絶縁体を組み入れる方法に関する。以下の記載は、本発明の実施形態に含まれる特定の情報を含むものである。当業者であれば、本発明が本出願に論じられる特定の実施形態と異なる方法で実行され得ることが理解されよう。さらに、本発明の特定の詳細のいくつかについては、本発明をあいまいにしないため、ここでは論じない。
【０００９】
本出願の図面および明細書は、本発明の単なる例示的な実施形態に過ぎない。簡明性を期すために、本発明の他の実施形態については、明細書中に特に記載していないし、添付の図面に特に示していない。
【００１０】
図１は、本発明の実施形態の一例による例示的なゲートスタックを含む例示的な構造を示す断面図である。構造１００は、ゲートスタック１０２を含んでおり、このゲートスタック１０２は基板１０４上に置かれる。ゲートスタック１０２は、high-k誘電体部１０６およびゲート電極部１０８を含んでおり、サイドウォール１１０を有している。
ある実施形態の一例においては、ゲートスタック１０２は、high-k誘電体部１０６および基板１０４の間に位置する界面層（図示しない）を含むことができる。
構造１００は、ＮＦＥＴまたはＰＦＥＴのような、ゲートスタック１０２を含むＦＥＴを形成するのに利用されるトランジスタのプロセスフローの中間ステップを示す。
【００１１】
図１に示すように、high-k誘電体部１０６は、基板１０４上に位置しており、ハフニウム酸化物、ハフニウム・ケイ酸塩、酸化ジルコニウム、ケイ酸ジルコニウムまたは酸化アルミニウムのような、high-k誘電体を含むことができる。
上述したhigh-k誘電体、および本出願の他の部分は、特定の実施例の単なる一例であり、他のhigh-k誘電体もまた使用することができ、本発明がここに言及されたhigh-k誘電体のみの使用に限られることがないことが注目される。
さらなる他の例により、high-k誘電体部１０６は約２０．０Åから１０．０Åの厚みを有し得る。
また、図１に示すように、ゲート電極部１０８はhigh-k誘電体部１０６上に位置し、ポリシリコンを含むことができる。一例として、ゲート電極部１０８は約５００．０Åから約１５００．０Åの厚みを有し得る。
【００１２】
high-k誘電体部１０６およびゲート電極部１０８を含んでいるゲートスタック１０２は、ゲートエッチング・プロセスで、high-k誘電体層およびゲート電極層をそれぞれエッチングにより形成することができる。
ゲートエッチング・プロセスの前に、high-k誘電体層を基板１０４上に形成することができる。また、当該技術分野において公知の方法により、ゲート電極層をhigh-k誘電体層上に形成することができる。
このゲートエッチング・プロセスにおいては、例えばプラズマエッチングを使用することによって、プラズマエッチング・チャンバ中でhigh-k誘電体層およびゲート電極層をエッチングすることができる。
本発明のトランジスタのプロセスフローにおいて、ゲートスタック１０２を形成した後、ゲートスタック１０２上で窒化プロセスを実行する。
この窒化プロセスは、窒素を含むプラズマ（すなわち窒素プラズマ）を利用して、サイドウォール１１０のようなゲートスタック１０２の露出面を窒化（nitridate）するように実行することができる。
この窒化プロセスは、上述したゲートエッチング・プロセスにおけるゲートスタック１０２を形成するのに利用されるのと同じプロセスチャンバ中で実行することができる。
ある実施形態の一例においては、窒化プロセスは、ゲートエッチング・プロセスを実行するために利用されるのと異なるプロセスチャンバ中で実行してもよい。このような実施形態においては、ゲートエッチング・プロセスの後、ゲートスタック１０２を含むウェーハは、ゲートエッチング・プロセスを実行するのに利用されたプロセスチャンバから取り出され、ウェットクリーンツールにおいてウェーハ上のウェットクリーンプロセスが実行される。その後、ゲートスタック１０２を含むウェーハは、別のプロセスチャンバに載置され、ここでゲートスタック１０２上の窒化プロセスが実行される。
ある実施形態の一例においては、ゲートエッチング・プロセスを実行した直後に、ゲートスタック１０２上の窒化プロセスを実行することができる。
【００１３】
ゲートエッチング・プロセスを実行した後、ゲートスタック１０２のサイドウォール１１０を窒化する窒化プロセスを実行することによって、本発明のプロセスフローは、ゲートエッチング・プロセスの間にゲートスタック１０２に生じる可能性がある損傷を修復するのに窒化プロセスを利用することができる。
さらに、窒化プロセス中に、high-k誘電体部１０６中に窒素が導入される。
その結果、high-k誘電体部１０６に導入された窒素は、後のプロセスステップの間に、high-k誘電体部１０６中に望ましくない横方向の酸素拡散を防ぐことができるバリアを形成することができる。
窒化物を含む界面層を含むゲートスタックを利用する本発明の実施形態においては、窒化プロセスは、ゲートエッチング・プロセス中に界面層において消耗された窒化物を置換することができる。
【００１４】
窒化プロセスを実行した後、本発明のトランジスタのプロセスフローは従来のトランジスタのプロセスフローと同様の方法で続けられる。
ＦＥＴのようなトランジスタの製造を完了するのに必要な他のプロセスステップを実行することができる。同様に、例えば、ゲートスタック１０２に隣接している基板１０４にソース／ドレイン領域を注入することができ、ゲートスタック１０２のサイドウォール１１０に隣接するスペーサを形成することができ、急速熱アニーリングプロセスを実行することもできる。
【００１５】
図２は、本発明の実施形態の一例による、例示的な方法を示すフローチャートである。当業者に明らかな特定の詳細および構造は、フローチャート２００において省略している。
該分野において知られているように、例えばあるステップは、１つ以上のサブステップを含んでいてもよいし、または専用の設備や材料を含んでいてもよい。
フローチャート２００のステップ２０２では、基板上に位置するhigh-k誘電体層、およびこのhigh-k誘電体層上に位置するゲート電極層をエッチングし、ゲートスタックを形成する。
例えば、ゲートエッチング・プロセスにおけるプラズマエッチングを利用することによってゲート電極層およびhigh-k誘電体層を適切にエッチングすることにより、基板上に位置するhigh-k誘電体部１０６と、このigh-k誘電体部１０６上に位置するゲート電極部１０８とを含んでいるゲートスタック１０２を形成することができる。
【００１６】
ステップ２０４では、ゲートエッチング・プロセスを実行した後、ゲートスタック上で窒化プロセスを実行する。
例えば、窒化プロセスは、ゲートエッチング・プロセスの後、ゲートスタック１０２のサイドウォール１１０を窒化すべく、窒素プラズマを利用することによってゲートスタック１０２上で実行することができる。
この窒化プロセスは、例えば、ゲートエッチング・プロセスを実行におけるゲートスタック１０２を形成するのに利用されるのと同じプロセスチャンバ中で実行することができる。
ある実施形態の一例においては、ゲートエッチング・プロセスを実行するために利用されるのと異なるもの（すなわちプロセスチャンバ）を利用して窒化プロセスを実行することができる。
ステップ２０６では、トランジスタの製造を完了するのに必要な他のプロセスステップを実行することによって、トランジスタのプロセスフローが継続される。
例えば、ゲートスタック１０２に隣接している基板１０４にソース／ドレイン領域を注入することができ、ゲートスタック１０２のサイドウォール１１０に隣接するスペーサを形成することができ、急速熱アニーリングプロセスを実行することができる。また、他の適切なプロセスステップを実行して、ＦＥＴのようなトランジスタの製造を完成することができる。
【００１７】
したがって、上述したように、ゲートエッチング・プロセスの後に窒化プロセスを実行することによって、本発明のプロセスフローは、ゲートエッチング・プロセス中にゲートスタック・サイドウォールに生じ得る損傷を修復するために、窒化プロセスを利用することができる。
さらに、本発明の窒化プロセスは、ゲートスタックのhigh-k誘電体部に窒素を導入し、この窒素は、後のプロセスステップの間に、high-k誘電体部１０６中に望ましくない横方向の酸素拡散を防ぐことができるバリアを形成する。
【００１８】
本発明の例示的な実施形態の上述した記載から本発明の趣旨の範囲を逸脱することなく本発明の概念を実装するために利用可能である。さらに、本発明はある実施形態を具体的に参照しながら記載されたが、当業者であれば、本発明の精神と趣旨の範囲を逸脱することなく変更が可能であることが認識されよう。
記載した例示的な実施形態は、すべての点において、例示的であり限定的でないものとして考慮されることになっている。本発明は、ここに記載された特定の実施形態に制限されず、本発明の趣旨を逸脱することなく数多くの再配置、修正、および置換が可能であることが理解されなければならない。
【００１９】
以上のように、トランジスタ製造プロセスにおいてhigh-kゲート絶縁体を組み入れる方法が記載された。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による、例示的なトランジスタゲートスタックを含む構造の断面図。
【図２】本発明の一実施形態による、例示的な方法ステップに対応するフローチャート。
【特許請求の範囲】
【請求項１】
その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板（１０４）上に電界効果トランジスタを形成する方法であって、
前記基板（１０４）上に位置するhigh-k誘電体部（１０６）と、前記high-k誘電体部（１０６）上に位置するゲート電極部（１０８）とを含むゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）と、
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）と、
を含む、方法。
【請求項２】
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）は、前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップを含む、請求項１記載の方法。
【請求項３】
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）により、窒素が前記high-k誘電体部（１０６）に入り込み、前記窒素が前記high-k誘電体部（１０６）中に酸素拡散バリアを形成する、請求項１記載の方法。
【請求項４】
基板（１０４）上に位置するhigh-k誘電体部（１０６）と、前記high-k誘電体部（１０６）上に位置するゲート電極部（１０８）とを含むゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）を含む、その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板（１０４）上に電界効果トランジスタを形成する方法であって、
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）によって特徴づけられる、
方法。
【請求項５】
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）は、前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップを含む、請求項４記載の方法。
【請求項６】
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）により、窒素が前記high-k誘電体部（１０６）に入り込み、前記窒素が前記high-k誘電体部（１０６）中に酸素拡散バリアを形成する、請求項４記載の方法。
【請求項７】
その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板（１０４）上に電界効果トランジスタを形成する方法であって、
前記基板（１０４）上に位置するhigh-k誘電体部（１０６）と、前記high-k誘電体部（１０６）上に位置するゲート電極部（１０８）と、サイドウォール（１１０）とを含むゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）と、
前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップ（２０４）と、
を含む、方法。
【請求項８】
前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップ（２０４）により、窒素が前記high-k誘電体部（１０６）に入り込み、前記窒素が前記high-k誘電体部（１０６）中に酸素拡散バリアを形成する、請求項７記載の方法。
【請求項９】
前記ゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）は、前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップ（２０４）を実行するのに利用されるプロセスチャンバにおいて実行される、請求項７記載の方法。
【請求項１０】
前記ゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）は、第１プロセスチャンバにおいて実行され、前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップ（２０４）は、第２プロセスチャンバにおいて実行される、請求項７記載の方法。
【請求項１】
その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板（１０４）上に電界効果トランジスタを形成する方法であって、
前記基板（１０４）上に位置するhigh-k誘電体部（１０６）と、前記high-k誘電体部（１０６）上に位置するゲート電極部（１０８）とを含むゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）と、
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）と、
を含む、方法。
【請求項２】
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）は、前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップを含む、請求項１記載の方法。
【請求項３】
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）により、窒素が前記high-k誘電体部（１０６）に入り込み、前記窒素が前記high-k誘電体部（１０６）中に酸素拡散バリアを形成する、請求項１記載の方法。
【請求項４】
基板（１０４）上に位置するhigh-k誘電体部（１０６）と、前記high-k誘電体部（１０６）上に位置するゲート電極部（１０８）とを含むゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）を含む、その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板（１０４）上に電界効果トランジスタを形成する方法であって、
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）によって特徴づけられる、
方法。
【請求項５】
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）は、前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップを含む、請求項４記載の方法。
【請求項６】
前記ゲートスタック（１０２）上で窒化プロセスを実行するステップ（２０４）により、窒素が前記high-k誘電体部（１０６）に入り込み、前記窒素が前記high-k誘電体部（１０６）中に酸素拡散バリアを形成する、請求項４記載の方法。
【請求項７】
その上に位置するhigh-k誘電体層と、このhigh-k誘電体層上に位置するゲート電極層と、を含む基板（１０４）上に電界効果トランジスタを形成する方法であって、
前記基板（１０４）上に位置するhigh-k誘電体部（１０６）と、前記high-k誘電体部（１０６）上に位置するゲート電極部（１０８）と、サイドウォール（１１０）とを含むゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）と、
前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップ（２０４）と、
を含む、方法。
【請求項８】
前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップ（２０４）により、窒素が前記high-k誘電体部（１０６）に入り込み、前記窒素が前記high-k誘電体部（１０６）中に酸素拡散バリアを形成する、請求項７記載の方法。
【請求項９】
前記ゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）は、前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップ（２０４）を実行するのに利用されるプロセスチャンバにおいて実行される、請求項７記載の方法。
【請求項１０】
前記ゲートスタック（１０２）を形成するように、前記ゲート電極層および前記high-k誘電体層をエッチングするステップ（２０２）は、第１プロセスチャンバにおいて実行され、前記ゲートスタック（１０２）のサイドウォール（１１０）を窒化するように、窒素を含むプラズマを利用するステップ（２０４）は、第２プロセスチャンバにおいて実行される、請求項７記載の方法。
【図１】
【図２】
【図２】
【公表番号】特表２００７−５１１０８６（Ｐ２００７−５１１０８６Ａ）
【公表日】平成１９年４月２６日（２００７．４．２６）
【国際特許分類】
【出願番号】特願２００６−５３９４９７（Ｐ２００６−５３９４９７）
【出願日】平成１６年１０月８日（２００４．１０．８）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３３４１１
【国際公開番号】ＷＯ２００５／０４８３３３
【国際公開日】平成１７年５月２６日（２００５．５．２６）
【出願人】（５９１０１６１７２）アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド (439)
【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公表日】平成１９年４月２６日（２００７．４．２６）
【国際特許分類】
【出願日】平成１６年１０月８日（２００４．１０．８）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３３４１１
【国際公開番号】ＷＯ２００５／０４８３３３
【国際公開日】平成１７年５月２６日（２００５．５．２６）
【出願人】（５９１０１６１７２）アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド (439)
【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]