ハフニウムベースの高誘電率誘電体の原子層堆積
ハフニウムベースの誘電体膜を堆積する方法が提供される。本方法は、オゾンとハフニウム前駆体を含む１つ又はそれ以上の反応物質とを用いた原子層堆積段階を含む。半導体デバイスもまた提供される。該デバイスは、基板と、基板上に形成されたハフニウムベースの誘電体層と、基板及びハフニウムベースの誘電体層間に形成された界面層とを含み、該界面層は二酸化ケイ素を含み且つ結晶構造を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願］
本出願は、その開示事項が引用により全て本明細書に組み込まれる、２００３年９月３０日に出願された米国特許仮出願番号第６０／５０７，８５１号に対する恩恵及び優先権を主張する。
【０００２】
本出願は、その全ての開示事項が引用により全て本明細書に組み込まれる、２００２年７月１９日に出願された米国特許仮出願番号第６０／３９６，７２３号及び２００２年７月１９日に出願された米国特許仮出願番号第６０／３９６，７４５号に対する恩恵及び優先権を主張する「Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｈｉｇｈ−Ｋ Ｄｉｅｌｅｃｔｒｉｃ Ｆｉｌｍｓ（Ａｔｔｏｒｎｅｙ Ｄｏｃｋｅｔ Ｎｏ．ＦＰ−７１６３９−ＰＣ／ＭＳＳ）」の名称の２００３年７月１６日に出願されたＰＣＴ特許出願シリアル番号第ＰＣＴ／ＵＳ０３／２２２３５号；その全ての開示事項が引用により全て本明細書に組み込まれる、２００２年６月２３日に出願された米国特許仮出願番号第６０／３９１，０１１号に対する恩恵及び優先権を主張する「Ｍｅｔｈｏｄ ａｎｄ Ｓｙｓｔｅｍ ｆｏｒ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｒｅｍｏｖａｌ ａｎｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅｘｃｈａｎｇｅ（Ａｔｔｏｒｎｅｙ Ｄｏｃｋｅｔ Ｎｏ．ＦＰ−７１６０６−ＰＣ／ＭＳＳ）」の名称の２００３年６月２３日に出願されたＰＣＴ特許出願シリアル番号第ＰＣＴ／ＵＳ０３／１９９８２号；及び、その全ての開示事項が引用により全て本明細書に組み込まれる、２００２年６月２３日に出願された米国特許仮出願番号第６０／３９１，０１２号及び２００２年７月１９日に出願された米国特許仮出願番号第６０／３９６，７４３号の恩恵を主張する、「Ｍｅｔｈｏｄ ｆｏｒ Ｅｎｅｒｇｙ−Ａｓｓｉｓｔｅｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ ａｎｄ Ｒｅｍｏｖａｌ（Ａｔｔｏｒｎｅｙ Ｄｏｃｋｅｔ Ｎｏ．ＦＰ−７１６０６−１−ＰＣ／ＭＳＳ）」の名称の２００３年６月２３日に出願されたＰＣＴ／ＵＳ０３／１９９８４号の関連出願である。
【０００３】
本発明は、全体的には半導体分野に関し、より具体的には半導体デバイス及び集積回路で使用される高誘電率誘電体膜を形成する方法に関する。
【背景技術】
【０００４】
次世代の半導体デバイスは、金属酸化膜半導体（ＭＯＳ）ゲート及びキャパシタ誘電体用の薄い誘電体膜を必要とする。二酸化ケイ素（ＳｉＯ2）は、その完全性が高いこと、欠陥密度が低いこと、及びバンドギャップが高いことに起因して、半導体デバイスでの誘電体として最も一般的に用いられている。半導体デバイスの特徴サイズは、常に縮小されるのに伴い、集積回路内のＳｉＯ2層の厚さも同様に減少している。しかしながらＳｉＯ2は比較的低誘電率（ｋ＝３．９）であるので、このようなスケーリングにより直ちにＳｉＯ2厚さが１０オングストローム（Å）オーダーとなり、この場合、量子力学的トンネル効果による電荷リークが顕著になり、低ゲート電圧においてさえＳｉＯ2層の破壊が生じる可能性がある。
【０００５】
デバイスの特徴サイズが更に小さくなるにつれて、ＳｉＯ2に代わりより高い誘電率を有する材料、すなわち誘電率が４を超える材料である「ｈｉｇｈ−ｋ」誘電体が開発されている。ゲート誘電体として、例えば、Ｔａ2Ｏ5、ＴｉＯ2、Ｙ2Ｏ3、ＺｒＯ2、及び強誘電体ＢＳＴ（バリウム ストロンチウム チタン酸塩）などの金属酸化物が提案され開発されている。これらの高誘電率誘電体材料の多くは、十分に高い誘電率と堆積時の十分な完全性を有する。しかしながら、高誘電率誘電体材料の中には、シリコン基板と接触した状態では化学的安定性が無く、或いは堆積後のプロセスに特有の温度の熱安定性に欠けるものもある。
【０００６】
高誘電率誘電体材料は、電流リークを最小限に抑え又は回避するために、高バンドギャップ及び障壁高さを有するのが望ましい。バンドギャップ（Ｅｇ）は、固体材料内の最大価電子帯と最小伝導帯との間のエネルギーギャップである。障壁高さは、高誘電率誘電体が存在することによる、金属と半導体との間の電位（電圧）障壁と呼ばれる。残念ながら、殆どの高誘電率誘電体材料は、ＳｉＯ2よりも低いバンドギャップ有し、これらのバンドギャップは誘電率に反比例する。
【０００７】
高誘電率誘電体材料の集積化に対して、半導体デバイス性能における電荷捕捉及び電子移動度の低下が重大な課題になっている。ゲートチャネルの電子は、デバイスに高動作速度、高性能特性、及び低消費電力を与えるために、高移動度又は低電気抵抗を有するのが望ましい。従来のＨ2Ｏベースの高誘電率誘電体膜は、捕捉電荷の主要発生源又は部位であるヒドロキシル（ＯＨ−）不純物を含有し、高誘電率膜の電子移動度の低下を生じる結果となる。
従って、従来技術の誘電体材料のこれら及び他の問題を解決するために、高誘電率誘電体材料の更なる開発が必要とされている。
【０００８】
【特許文献１】米国特許第６，５７９，３７２号
【特許文献２】米国特許第６，５７３，１８４号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、ハフニウムベースの誘電体膜の堆積方法を提供する。本方法は、オゾンとハフニウム前駆体を含む１つ又はそれ以上の反応物質とを用いる原子層堆積段階を含む。ハフニウム前駆体は、ハフニウムｔ−ブトキシド（Ｈｆ（ＯｔＢｕ）4）、テトラキス（ジメチルアミノ）ハフニウム（ＴＤＭＡＨｆ）、テトラキス（ジエチルアミノ）ハフニウム（ＴＤＥＡＨｆ）、Ｈｆ（ＭＭＰ）4、及びテトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨｆ）とすることができる。形成されたハフニウムベースの誘電体膜は、酸化ハフニウム又はハフニウムシリケートとすることができる。１つ又はそれ以上の反応物質及びオゾンを、シャワーヘッド注入器によってＡＬＤチャンバ内に注入することができる。原子層堆積は、好ましくは４００℃よりも低い温度下で得られる。
【００１０】
幾つかの実施形態では、１つ又はそれ以上の反応物質は、ハフニウム前駆体及びシリコン前駆体を含み、ハフニウム前駆体及びシリコン前駆体は、予混合されて原子層堆積中にＡＬＤチャンバ内に同時注入することができる。或いは、ハフニウム前駆体及びシリコン前駆体は、原子層堆積中にＡＬＤチャンバ内に単独で且つ別々に注入することができる。
【００１１】
本発明は更に、半導体デバイスを提供する。半導体デバイスは、基板と、基板上に形成されたハフニウムベースの誘電体層と、基板及びハフニウムベースの誘電体層間に形成された界面層とを含む。界面層は、二酸化ケイ素を含み且つ結晶構造を有する。ハフニウムベースの誘電体は、酸化ハフニウム又はハフニウムシリケートとすることができ、且つ非結晶構造を有することができる。界面層の厚さは、約２〜５オングストロームの範囲とすることができる。デバイスは更に、ハフニウムベースの誘電体層上に電極層を含むことができ、且つＭＯＳＥＦＴ及びＭＯＳキャパシタ内で用いることができる。
【発明を実施するための最良の形態】
【００１２】
本発明のこれら及び種々の他の特徴並びに利点は、添付図面及び添付の請求項と共に以下の詳細な説明を読むと明らかになるであろう。
本発明は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＥＦＴ）及びＭＯＳキャパシタなどの、半導体デバイスの製作に有用な高誘電率誘電体膜の形成方法を提供する。一般に、本発明の方法は、オゾン及びハフニウム前駆体を含む１つ又はそれ以上の反応物質を用いた原子層堆積（ＡＬＤ）の段階を含む。ハフニウム前駆体は、Ｈｆ（ＯｔＢｕ）4、ＴＤＭＡＨｆ、ＴＤＥＡＨｆ、Ｈｆ（ＭＭＰ）4、及びＴＥＭＡＨｆとすることができる。本発明の方法により形成されたハフニウムベースの誘電体膜は、酸化ハフニウム及びハフニウムシリケートとすることができる。幾つかの実施形態では、１つ又はそれ以上の反応物質は、ハフニウム前駆体及びシリコン前駆体を含むことができる。ハフニウム前駆体及びシリコン前駆体は、予混合されてＡＬＤチャンバ内に同時注入することができる。或いは、ハフニウム前駆体及びシリコン前駆体は、原子層堆積のプロセス中にＡＬＤチャンバ内に別個に及び交互に注入することができる。
【００１３】
本発明はまた、基板、該基板上に形成されたハフニウムベースの誘電体層、及び基板とハフニウムベースの誘電体層との間に形成された界面層を含む半導体デバイスを提供する。界面層は、２〜５オングストロームの範囲の厚さがあり、二酸化ケイ素を含む。界面層は、化学的安定性が高く熱安定性を備えた結晶構造を有する。ハフニウムベースの誘電体層は、酸化ハフニウム又はハフニウムシリケートを含むことができ、特定の用途に応じた厚さを有する。半導体デバイスは更に、ゲート電極層のような電極層を含むことができる。
【００１４】
上述のように、半導体デバイスの形状サイズを縮小する取組みは、デバイスキャパシタンスを増大させるために誘電体層の厚さを低減する必要があり、これは、電流リーク又は誘電体層破壊を最小限に抑え又は回避するために誘電率の高い誘電体材料を必要とする。通常、ＭＯＳデバイスでは、ゲート電極と下にあるチャネル領域との間のキャパシタンスは、誘電体層の誘電率に比例し、ゲート誘電体層の厚さが減少するに伴い増加する。二酸化ケイ素は、ゲート誘電体材料として最も一般的に用いられているので、高誘電率誘電体材料及び二酸化ケイ素の性能比較において高誘電率誘電体層の等価酸化膜厚（ＥＯＴ）が用いられる。ＥＯＴは、厚い高誘電率誘電体材料で得られたのと同じゲートキャパシタンスを得るのに必要なＳｉＯ2の厚さを意味する。例えば、１ナノメートルのＥＯＴは、誘電率３９（ＳｉＯ2の誘電率は３．９）を有する１０ナノメートルの厚さの誘電体材料で得ることができる。半導体国際技術ロードマップ（ＩＴＲＳ）によれば、低出力半導体デバイスは、６５ｎｍ技術ノード用に１５オングストローム又はそれ以下のＥＯＴを有する誘電体材料を必要とすることになるが、高出力性能デバイスは、１０オングストローム又はそれ以下のＥＯＴを必要とする。ゲートリーク電流要件が１０-7Ａ／ｃｍ2よりも低い低消費電力用途では、シリコンと接触した状態で熱的に安定し化学的に安定した高誘電率誘電体膜が必要とされる。
【００１５】
有利には、本発明の方法は、酸化ハフニウム又はハフニウムシリケートを含む高誘電率誘電体材料を提供する。酸化ハフニウムは、約２５の誘電率を有する。ハフニウムシリケートは、膜内のシリコンの含有量に応じて約１０から約２５の範囲の誘電率を有する。
【００１６】
有利には、酸化ハフニウム及びハフニウムシリケート誘電体層は、原子層堆積（ＡＬＤ）によって形成することができる。従来の化学蒸着（ＣＶＤ）技術は、動力学的に制御された成長反応又は拡散限界反応を生じやすく、薄層堆積を制御するのは困難である。ＣＶＤプロセスでは、マイクロローディング効果なしにウエーハ表面領域全体にわたり１〜２オングストローム内の厚さ変動を制御することは極めて困難である。この効果は、大きなウエーハサイズ堆積では更に顕著である。更に、化学蒸着を用いることによってナノメートル領域内に高収率で再現可能デバイス及び回路性能を達成することは難しい。同様にプラズマ成長ＣＶＤは、ナノスケール薄膜上の電荷の蓄積は通常極低電圧においてさえ誘電体破壊電圧よりも大きいので、誘電体膜に対して電荷損傷を起こす恐れがある。
【００１７】
本発明によるハフニウムベースの誘電体膜の形成は、低温、好ましくは約４００℃よりも低く、更に好ましくは３００℃よりも低い温度のハフニウム前駆体及びオゾンを含む１つ又はそれ以上の反応物質及びオゾンを用いた原子層堆積によって実施される。有利には、ＡＬＤプロセスは、低温化に向かう当業界の傾向に適合する比較的低い温度で行うことができる。ＡＬＤは、高い前駆体利用効率を有し、共形の薄膜層を生成して原子スケールで膜厚を制御することができ、更に、「ナノエンジニア」複合薄膜に用いることができる。ＡＬＤプロセス堆積サイクルでは、第１の反応物質の単層は、基板表面上に物理吸着又は化学吸着される。過剰の第１の反応物質は、好ましくは不活性パージガスの助けにより反応チャンバから排出される。次に、第２の反応物質は、反応チャンバ内に導入されて第１の反応物質と反応し、自己制御表面反応によって所望の薄膜の単層を形成する。最初に吸着された第１の反応物質が完全に第２の反応物質と反応すると自己制御式反応が停止する。過剰の第２の反応物質は、好ましくは不活性パージガスの助けにより排出される。所望の膜厚は、必要に応じて堆積サイクルを繰り返すことによって得られる。膜厚は、単に堆積サイクルの数をカウントすることによって原子層の精度に制御することができる。
【００１８】
本発明の幾つかの実施形態では、反応ガスは、好ましくはガスを均等に分布させるためにシャワーヘッドと呼ばれるものによって反応チャンバ内に導入される。種々の反応チャンバを用いることができ、これらは当技術分野で公知である。シャワーヘッド型反応器は、オゾンを用いるときの前駆体の導入において好ましい。本発明を実施するための適切なチャンバ及びシステムの２つの実施例が、米国特許第６，５７９，３７２号及び第６，５７３，１８４号に記載されている。
【００１９】
幾つかの実施形態では、ハフニウム前駆体及びオゾンは、交互にＡＬＤチャンバ内に導入されて、原子層堆積によって酸化ハフニウム膜を形成する。幾つかの実施形態では、ハフニウム前駆体及びシリコン前駆体並びにオゾンは、交互にＡＬＤチャンバ内に導入されて、原子層堆積によってハフニウムシリケート膜を形成する。ハフニウム前駆体及びシリコン前駆体は、マニホルドで予混合され、シャワーヘッドを介してＡＬＤチャンバ内に同時注入され、均質なハフニウムシリケート膜を形成することができる。或いは、ハフニウム前駆体及びシリコン前駆体を交互にＡＬＤチャンバ内に導入し、積層化酸化ケイ素／酸化ハフニウム膜を形成することができる。サイクルの繰り返しにより、所望の厚さの酸化ハフニウム又はハフニウムシリケート膜を提供する。
【００２０】
多くの種類の前駆体を本発明の方法で用いることができ、１つには誘電体膜の組成物に基づいて選択されることになる。前駆体は、固体又は液体の形態で用いることができる。しかしながら、固体前駆体を使用するときには、十分な蒸気圧を生成し且つ凝縮を防ぐために、使用中は常に前駆体を過熱したまま保持する必要がある。使用中の固体前駆体の加熱損失或いはガス供給システム内のコールドスポットが、蒸気を凝縮させて反応器を閉塞させる可能性がある。固体前駆体はまた、これらが様々な表面領域で消費されるので、検出するのが困難となる場合がある。液体有機金属前駆体を用いると、膜内に取り込まれる炭素含有量を低減するよう注意を要する。膜内に取り込まれる炭素は、この炭素が電流リークを引き起こし膜の性能を低下させる可能性があるので望ましくない。本発明で用いられた液体ハフニウム前駆体の例には、限定ではないが、ハフニウムｔ−ブトキシド（Ｈｆ（ＯｔＢｕ）4）、テトラキス（ジメチルアミノ）ハフニウム（ＴＤＭＡＨｆ）、テトラキス（ジエチルアミノ）ハフニウム（ＴＤＥＡＨｆ）、Ｈｆ（ＭＭＰ）4、及びテトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨｆ）が挙げられる。図１Ａ及び図１Ｂは、様々なハフニウム前駆体を用いて得られた酸化ハフニウム膜の原子組成を示す。ＡＥＳ分析は、ＴＥＭＡＨｆ及びオゾンによって形成された酸化ハフニウム膜内の炭素含有量が最も少ないことを示している。
【００２１】
例示的な実施例として、酸化ハフニウム層が原子層堆積によって低温で形成された。２５０℃の水温及び１Ｔｏｒｒのチャンバ圧で、テトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨｆ）をＡｒ流量２００ｓｃｃｍで３．５秒間プロセスチャンバ内に送出し、続いてＯ3（１８０ｇ／ｍ3，２００ｓｃｃｍ）を１秒間パージ及び２秒間パルス化して送り、更に３秒間パージを行った。この堆積サイクルで、直径２００ミリメートルのシリコン基板上にＨｆＯ2膜を１．５オングストローム／サイクルの堆積速度で提供した。
【００２２】
有利には、オゾンは本発明の原子層堆積で酸素源として用いられる。これは、酸素源としてＨ2Ｏを用いており、結果としてヒドロキシルイオン（ＯＨ−）が、形成された誘電体膜内に不純物として不可避的に取り込まれ、固定電荷及び捕捉電荷の主要な発生源又は部位になる従来技術の方法とは対照的である。ＭＯＳＦＥＴ性能での電荷捕捉は、高誘電率誘電体材料の集積化に対する重大な課題である。固定電荷は、誘電体膜内部の不動電荷部位である。これらの電荷は、電界が誘電体膜全体に印加されるときに移動しない。固定電荷は、界面又はその近傍、或いは誘電体膜の大部分に位置する可能性がある。界面捕捉電荷は、基板界面に位置し、エネルギーバンドギャップ内でエネルギー状態を有する。界面捕捉電荷は、界面捕捉密度Ｄitによって定量化される。１０10原子／ｃｍ2（１０5表面原子当たり１捕捉電荷に相当）又はそれ以下の界面捕捉電荷を有するのが望ましい。
【００２３】
例えば、水（Ｈ2Ｏ）は従来、アルミナ（Ａｌ2Ｏ3）などの高誘電率誘電体膜を作る際に酸素源として用いられる。疎水性Ｓｉ表面上の水性Ａｌ2Ｏ3膜の成長は、Ａｌ2Ｏ3が堆積され始める前に最初にインキュベーションを経て、又は相を開始する必要があり、Ａｌ2Ｏ3膜が成長し始める前までに約１５サイクルのＡＬＤが必要とされる。Ｈ2ＯベースＡｌ2Ｏ3膜のインキュベーション中の化学反応は、一般的に以下の通りである。
Ｓｉ＋Ａｌ（ＣＨ3）3＋Ｈ2Ｏ → Ｓｉ＋Ａｌ＋Ｏ＋ＯＨ-＋ＣＨ4 （１）
→ Ｓｉ（ＯＨ）＋Ａｌ（ＯＨ）＋ＡｌＯ＋．．．（２）
１０オングストローム又はそれ以下のこのようなＡｌ2Ｏ3膜のＡＬＤ堆積物は、実質的なＡｌ2Ｏ3成長が始まる前にインキュベーション相堆積物がこの厚さまで成長するので、不可能である。更に、４０オングストロームよりも薄いＡｌ2Ｏ3膜は漏電の傾向がある。
【００２４】
インキュベーション層が完成すると、Ａｌ2Ｏ3成長の化学反応は以下のように進む。
２Ａｌ（ＣＨ3）3＋３Ｈ2Ｏ → Ａｌ2Ｏ3＋３ＣＨ4 （３）
例えば、約３００℃前後の温度では、単層成長は、前駆体としてトリメチルアルミニウム（ＴＭＡ又はＡｌ（ＣＨ3）3）及び水蒸気で進行する。各ＡＬＤサイクルでは、約０．８５Åの誘電体材料が付加される。しかしながら、本質的に前駆体としてＴＭＡ及び水を伴うＡＬＤプロセス内では、幾分かのＡｌ（ＯＨ）3を含有する誘電体膜が残る以下の反応も生じる。
Ａｌ（ＣＨ3）3＋３Ｈ2Ｏ → Ａｌ（ＯＨ）3＋３ＣＨ4 （４）
Ａｌ（ＯＨ）3は、誘電体膜の特性を弱める傾向にある。ヒドロキシルイオン（ＯＨ−）は、誘電体膜の電気的性能を低下させる固定電荷及び捕捉電荷の主要な発生源である。
【００２５】
本発明の方法は、オゾン並びにハフニウム及びシリコン前駆体を使用し、インキュベーションの兆候を示さない。誘電体膜は、核生成なしに基板上で直接成長する。更に、本発明による堆積は、酸化ハフニウム膜の水性原子層堆積で観察されるようなアイランド型成長ではなく、層毎の成長を生じる。アイランド型成長は望ましくなく、特定の部位又はアイランドで膜の核が最初に形成され、次いで膜がアイランドから横方向及び上方に成長することにより生じる。幾つかの実施形態では、シリコン基板がフッ化水素（ＨＦ）酸で処理され、自然酸化物を除去して水素で終端されたクリーンなシリコン表面（Ｓｉ−Ｈ結合）を残す。ベアシリコン表面が空気中に曝露されると形成される自然酸化物は、リーク及び他の電気的特性の点で低品質の絶縁体であり、従って除去されるのが好ましい。図２の高解像度透過型電子顕微鏡画像は、本発明に従ってハフニウムシリケート膜が層毎に成長することを示している。図３に示した非結晶ハフニウムシリケート膜は、どのような粒界関連効果をも示さない。粒界は、ドーパント、酸素拡散経路及びリーク経路として機能する。本発明により作られた誘電体膜は、優れた熱安定性を有し、リーク特性が改善される。
【００２６】
二酸化ケイ素膜は、印加された電界下で良好な電子移動度を有する。ＳｉＯ2膜の電子移動度の９０％以上の高誘電率誘電体膜の電子移動度を改良する方法は、高誘電率ゲート技術を実施する際の課題となる。高電子移動度又は小さな電気抵抗を有する誘電体膜は、高動作速度、高性能特性、及び低消費電力の半導体デバイスを提供することができる。幾つかの実施形態では、歪シリコンを用いて、電子移動度を向上させることができる。引張り歪みのある薄い結晶シリコン層が、緩和傾斜バッファ層上で成長し、該バッファ層はシリコン基板のような結晶基板上で形成される。Ｓｉ−Ｇｅ層のようなバッファ層は、純粋シリコンよりも大きな格子定数又は格子面間隔を有する原子から構成される。結果としてバッファ層上に堆積されるシリコン原子は、バッファ層の下にある格子と整合するように「伸張」される。このような歪シリコン層内の電子は、小さな原子内間隔を有する従来の緩和シリコン層よりも大きな移動度を有する。
【００２７】
幾つかの実施形態では、界面酸化ケイ素をシリコン基板とゲート誘電体層との間に形成して、ＳｉＯ2の良好な電子移動度を利用することができる。界面層の厚さが増大すると、膜の電子移動度を向上させることができる。他方、デバイス性能を高めるために、ＥＯＴを低減させるため界面層の厚さを最小化することが望ましい。低ＥＯＴの達成と高電子移動度の維持との間の妥協ポイントがある。本発明は、薄い結晶界面酸化ケイ素層を作る方法と、界面層の厚みを制御する方法とを提供する。
【００２８】
本発明の範囲を限定するものではない例示的な実施例では、テトラメチルジシロキサン（ＴＭＤＳＯ）のようなシリコン前駆体、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨｆ）のようなハフニウム前駆体、及び１８０ｇ／ｍ3の濃度のオゾンは、０．５から６Ｔｏｒｒまで、好ましくは約１Ｔｏｒｒの圧力に維持されたＡＬＤチャンバ内に別個に連続してパルス化して送られた。ＴＭＤＳＯ、ＴＥＭＡＨｆ及びオゾンの流量は、それぞれ２００ｓｃｃｍであった。ＴＭＤＳＯ前駆体は、０．２秒間ＡＬＤチャンバ内にパルス化して送られ、続いて２秒間不活性ガスでパージし、２秒間オゾンをパルス化して送り、２秒間不活性ガスをパージした。次いで、ＴＥＭＡＨｆ前駆体を０．４秒間ＡＬＤチャンバ内にパルス化して送り、続いて２秒間不活性ガスをパージし、２秒間オゾンをパルス化して送り、２秒間不活性ガスでパージした。積層ＳｉＯ2／ＨｆＯ2膜をシリコン基板上に形成した。薄い結晶界面ＳｉＯ2層が、図２の透過型電子顕微鏡画像に示されるように、シリコン基板と積層膜との間に形成された。基板温度は、結晶界面層の厚さに影響を与える可能性がある。基板温度が低いほど、より薄い界面層を生じる結果となる可能性がある。約２５０℃の温度では、５Åよりも小さな界面層が形成された。ＨＦ−ｌａｓｔ処理のようなウエーハ前処理もまた、界面厚さに影響を与える場合がある。図３は、本発明に従って作られたＳｉＯ2／ＨｆＯ2膜の様々な成分の原子濃度を示す。
【００２９】
本発明により形成された結晶界面層は、従来の界面二酸化ケイ素層とは明確に異なる。従来の界面酸化層は、シリコン基板から酸化ハフニウム層のような高誘電率誘電体内へのシリコンの上方拡散によって形成される。従来の界面層は、様々な誘電率（ｋ−遷移）を有する遷移界面であり、これは望ましいものではなく、抑制する必要がある。本発明の幾つかの実施形態によれば、薄い結晶界面酸化ケイ素が形成される。
【００３０】
本発明による誘電体膜を作る方法は、ＭＯＳＦＥＴ及びＭＯＳキャパシタなどの半導体デバイスの製作に用いることができる。例えば、ＭＯＳＦＥＴは、適切な半導体基板、本発明による原子層堆積によって形成された基板上にある誘電体層、誘電体層上に形成された電極層、及び基板と誘電体層との間に形成された結晶界面層を含むことができる。
【００３１】
本発明は、上記で詳述された好ましい実施形態及び実施例を参照して開示されたが、当業者には変更及びその組合せが容易に想起され、この変更及び組合せは本発明の範囲及び添付の請求項の範囲内にあることが企図されるので、これらの実施例は限定を意味するものではなく例証であることを理解すべきである。
【図面の簡単な説明】
【００３２】
【図１Ａ】本発明の１つの実施形態によるＴＥＭＡＨｆ及びＯ3から得られたＨｆＯ2膜のオージェ電子分光法（ＡＥＳ）分析のグラフを示す。
【図１Ｂ】本発明の１つの実施形態によるＴＥＭＡＨｆ及びＯ3から得られた、ＨｆＯ2膜のオージェ電子分光法（ＡＥＳ）分析のグラフを示す。
【図２】本発明の１つの実施形態により作られた６５Å厚のＨｆ−Ｓｉ−Ｏ膜の断面の高解像度透過型電子顕微鏡（ＨＲＴＥＭ）画像である。
【図３】本発明の１つの実施形態により作られたＳｉＯ2／ＨｆＯ2膜の様々な成分の原子濃度を示す。
【技術分野】
【０００１】
［関連出願］
本出願は、その開示事項が引用により全て本明細書に組み込まれる、２００３年９月３０日に出願された米国特許仮出願番号第６０／５０７，８５１号に対する恩恵及び優先権を主張する。
【０００２】
本出願は、その全ての開示事項が引用により全て本明細書に組み込まれる、２００２年７月１９日に出願された米国特許仮出願番号第６０／３９６，７２３号及び２００２年７月１９日に出願された米国特許仮出願番号第６０／３９６，７４５号に対する恩恵及び優先権を主張する「Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｈｉｇｈ−Ｋ Ｄｉｅｌｅｃｔｒｉｃ Ｆｉｌｍｓ（Ａｔｔｏｒｎｅｙ Ｄｏｃｋｅｔ Ｎｏ．ＦＰ−７１６３９−ＰＣ／ＭＳＳ）」の名称の２００３年７月１６日に出願されたＰＣＴ特許出願シリアル番号第ＰＣＴ／ＵＳ０３／２２２３５号；その全ての開示事項が引用により全て本明細書に組み込まれる、２００２年６月２３日に出願された米国特許仮出願番号第６０／３９１，０１１号に対する恩恵及び優先権を主張する「Ｍｅｔｈｏｄ ａｎｄ Ｓｙｓｔｅｍ ｆｏｒ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｒｅｍｏｖａｌ ａｎｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｅｘｃｈａｎｇｅ（Ａｔｔｏｒｎｅｙ Ｄｏｃｋｅｔ Ｎｏ．ＦＰ−７１６０６−ＰＣ／ＭＳＳ）」の名称の２００３年６月２３日に出願されたＰＣＴ特許出願シリアル番号第ＰＣＴ／ＵＳ０３／１９９８２号；及び、その全ての開示事項が引用により全て本明細書に組み込まれる、２００２年６月２３日に出願された米国特許仮出願番号第６０／３９１，０１２号及び２００２年７月１９日に出願された米国特許仮出願番号第６０／３９６，７４３号の恩恵を主張する、「Ｍｅｔｈｏｄ ｆｏｒ Ｅｎｅｒｇｙ−Ａｓｓｉｓｔｅｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ ａｎｄ Ｒｅｍｏｖａｌ（Ａｔｔｏｒｎｅｙ Ｄｏｃｋｅｔ Ｎｏ．ＦＰ−７１６０６−１−ＰＣ／ＭＳＳ）」の名称の２００３年６月２３日に出願されたＰＣＴ／ＵＳ０３／１９９８４号の関連出願である。
【０００３】
本発明は、全体的には半導体分野に関し、より具体的には半導体デバイス及び集積回路で使用される高誘電率誘電体膜を形成する方法に関する。
【背景技術】
【０００４】
次世代の半導体デバイスは、金属酸化膜半導体（ＭＯＳ）ゲート及びキャパシタ誘電体用の薄い誘電体膜を必要とする。二酸化ケイ素（ＳｉＯ2）は、その完全性が高いこと、欠陥密度が低いこと、及びバンドギャップが高いことに起因して、半導体デバイスでの誘電体として最も一般的に用いられている。半導体デバイスの特徴サイズは、常に縮小されるのに伴い、集積回路内のＳｉＯ2層の厚さも同様に減少している。しかしながらＳｉＯ2は比較的低誘電率（ｋ＝３．９）であるので、このようなスケーリングにより直ちにＳｉＯ2厚さが１０オングストローム（Å）オーダーとなり、この場合、量子力学的トンネル効果による電荷リークが顕著になり、低ゲート電圧においてさえＳｉＯ2層の破壊が生じる可能性がある。
【０００５】
デバイスの特徴サイズが更に小さくなるにつれて、ＳｉＯ2に代わりより高い誘電率を有する材料、すなわち誘電率が４を超える材料である「ｈｉｇｈ−ｋ」誘電体が開発されている。ゲート誘電体として、例えば、Ｔａ2Ｏ5、ＴｉＯ2、Ｙ2Ｏ3、ＺｒＯ2、及び強誘電体ＢＳＴ（バリウム ストロンチウム チタン酸塩）などの金属酸化物が提案され開発されている。これらの高誘電率誘電体材料の多くは、十分に高い誘電率と堆積時の十分な完全性を有する。しかしながら、高誘電率誘電体材料の中には、シリコン基板と接触した状態では化学的安定性が無く、或いは堆積後のプロセスに特有の温度の熱安定性に欠けるものもある。
【０００６】
高誘電率誘電体材料は、電流リークを最小限に抑え又は回避するために、高バンドギャップ及び障壁高さを有するのが望ましい。バンドギャップ（Ｅｇ）は、固体材料内の最大価電子帯と最小伝導帯との間のエネルギーギャップである。障壁高さは、高誘電率誘電体が存在することによる、金属と半導体との間の電位（電圧）障壁と呼ばれる。残念ながら、殆どの高誘電率誘電体材料は、ＳｉＯ2よりも低いバンドギャップ有し、これらのバンドギャップは誘電率に反比例する。
【０００７】
高誘電率誘電体材料の集積化に対して、半導体デバイス性能における電荷捕捉及び電子移動度の低下が重大な課題になっている。ゲートチャネルの電子は、デバイスに高動作速度、高性能特性、及び低消費電力を与えるために、高移動度又は低電気抵抗を有するのが望ましい。従来のＨ2Ｏベースの高誘電率誘電体膜は、捕捉電荷の主要発生源又は部位であるヒドロキシル（ＯＨ−）不純物を含有し、高誘電率膜の電子移動度の低下を生じる結果となる。
従って、従来技術の誘電体材料のこれら及び他の問題を解決するために、高誘電率誘電体材料の更なる開発が必要とされている。
【０００８】
【特許文献１】米国特許第６，５７９，３７２号
【特許文献２】米国特許第６，５７３，１８４号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、ハフニウムベースの誘電体膜の堆積方法を提供する。本方法は、オゾンとハフニウム前駆体を含む１つ又はそれ以上の反応物質とを用いる原子層堆積段階を含む。ハフニウム前駆体は、ハフニウムｔ−ブトキシド（Ｈｆ（ＯｔＢｕ）4）、テトラキス（ジメチルアミノ）ハフニウム（ＴＤＭＡＨｆ）、テトラキス（ジエチルアミノ）ハフニウム（ＴＤＥＡＨｆ）、Ｈｆ（ＭＭＰ）4、及びテトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨｆ）とすることができる。形成されたハフニウムベースの誘電体膜は、酸化ハフニウム又はハフニウムシリケートとすることができる。１つ又はそれ以上の反応物質及びオゾンを、シャワーヘッド注入器によってＡＬＤチャンバ内に注入することができる。原子層堆積は、好ましくは４００℃よりも低い温度下で得られる。
【００１０】
幾つかの実施形態では、１つ又はそれ以上の反応物質は、ハフニウム前駆体及びシリコン前駆体を含み、ハフニウム前駆体及びシリコン前駆体は、予混合されて原子層堆積中にＡＬＤチャンバ内に同時注入することができる。或いは、ハフニウム前駆体及びシリコン前駆体は、原子層堆積中にＡＬＤチャンバ内に単独で且つ別々に注入することができる。
【００１１】
本発明は更に、半導体デバイスを提供する。半導体デバイスは、基板と、基板上に形成されたハフニウムベースの誘電体層と、基板及びハフニウムベースの誘電体層間に形成された界面層とを含む。界面層は、二酸化ケイ素を含み且つ結晶構造を有する。ハフニウムベースの誘電体は、酸化ハフニウム又はハフニウムシリケートとすることができ、且つ非結晶構造を有することができる。界面層の厚さは、約２〜５オングストロームの範囲とすることができる。デバイスは更に、ハフニウムベースの誘電体層上に電極層を含むことができ、且つＭＯＳＥＦＴ及びＭＯＳキャパシタ内で用いることができる。
【発明を実施するための最良の形態】
【００１２】
本発明のこれら及び種々の他の特徴並びに利点は、添付図面及び添付の請求項と共に以下の詳細な説明を読むと明らかになるであろう。
本発明は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＥＦＴ）及びＭＯＳキャパシタなどの、半導体デバイスの製作に有用な高誘電率誘電体膜の形成方法を提供する。一般に、本発明の方法は、オゾン及びハフニウム前駆体を含む１つ又はそれ以上の反応物質を用いた原子層堆積（ＡＬＤ）の段階を含む。ハフニウム前駆体は、Ｈｆ（ＯｔＢｕ）4、ＴＤＭＡＨｆ、ＴＤＥＡＨｆ、Ｈｆ（ＭＭＰ）4、及びＴＥＭＡＨｆとすることができる。本発明の方法により形成されたハフニウムベースの誘電体膜は、酸化ハフニウム及びハフニウムシリケートとすることができる。幾つかの実施形態では、１つ又はそれ以上の反応物質は、ハフニウム前駆体及びシリコン前駆体を含むことができる。ハフニウム前駆体及びシリコン前駆体は、予混合されてＡＬＤチャンバ内に同時注入することができる。或いは、ハフニウム前駆体及びシリコン前駆体は、原子層堆積のプロセス中にＡＬＤチャンバ内に別個に及び交互に注入することができる。
【００１３】
本発明はまた、基板、該基板上に形成されたハフニウムベースの誘電体層、及び基板とハフニウムベースの誘電体層との間に形成された界面層を含む半導体デバイスを提供する。界面層は、２〜５オングストロームの範囲の厚さがあり、二酸化ケイ素を含む。界面層は、化学的安定性が高く熱安定性を備えた結晶構造を有する。ハフニウムベースの誘電体層は、酸化ハフニウム又はハフニウムシリケートを含むことができ、特定の用途に応じた厚さを有する。半導体デバイスは更に、ゲート電極層のような電極層を含むことができる。
【００１４】
上述のように、半導体デバイスの形状サイズを縮小する取組みは、デバイスキャパシタンスを増大させるために誘電体層の厚さを低減する必要があり、これは、電流リーク又は誘電体層破壊を最小限に抑え又は回避するために誘電率の高い誘電体材料を必要とする。通常、ＭＯＳデバイスでは、ゲート電極と下にあるチャネル領域との間のキャパシタンスは、誘電体層の誘電率に比例し、ゲート誘電体層の厚さが減少するに伴い増加する。二酸化ケイ素は、ゲート誘電体材料として最も一般的に用いられているので、高誘電率誘電体材料及び二酸化ケイ素の性能比較において高誘電率誘電体層の等価酸化膜厚（ＥＯＴ）が用いられる。ＥＯＴは、厚い高誘電率誘電体材料で得られたのと同じゲートキャパシタンスを得るのに必要なＳｉＯ2の厚さを意味する。例えば、１ナノメートルのＥＯＴは、誘電率３９（ＳｉＯ2の誘電率は３．９）を有する１０ナノメートルの厚さの誘電体材料で得ることができる。半導体国際技術ロードマップ（ＩＴＲＳ）によれば、低出力半導体デバイスは、６５ｎｍ技術ノード用に１５オングストローム又はそれ以下のＥＯＴを有する誘電体材料を必要とすることになるが、高出力性能デバイスは、１０オングストローム又はそれ以下のＥＯＴを必要とする。ゲートリーク電流要件が１０-7Ａ／ｃｍ2よりも低い低消費電力用途では、シリコンと接触した状態で熱的に安定し化学的に安定した高誘電率誘電体膜が必要とされる。
【００１５】
有利には、本発明の方法は、酸化ハフニウム又はハフニウムシリケートを含む高誘電率誘電体材料を提供する。酸化ハフニウムは、約２５の誘電率を有する。ハフニウムシリケートは、膜内のシリコンの含有量に応じて約１０から約２５の範囲の誘電率を有する。
【００１６】
有利には、酸化ハフニウム及びハフニウムシリケート誘電体層は、原子層堆積（ＡＬＤ）によって形成することができる。従来の化学蒸着（ＣＶＤ）技術は、動力学的に制御された成長反応又は拡散限界反応を生じやすく、薄層堆積を制御するのは困難である。ＣＶＤプロセスでは、マイクロローディング効果なしにウエーハ表面領域全体にわたり１〜２オングストローム内の厚さ変動を制御することは極めて困難である。この効果は、大きなウエーハサイズ堆積では更に顕著である。更に、化学蒸着を用いることによってナノメートル領域内に高収率で再現可能デバイス及び回路性能を達成することは難しい。同様にプラズマ成長ＣＶＤは、ナノスケール薄膜上の電荷の蓄積は通常極低電圧においてさえ誘電体破壊電圧よりも大きいので、誘電体膜に対して電荷損傷を起こす恐れがある。
【００１７】
本発明によるハフニウムベースの誘電体膜の形成は、低温、好ましくは約４００℃よりも低く、更に好ましくは３００℃よりも低い温度のハフニウム前駆体及びオゾンを含む１つ又はそれ以上の反応物質及びオゾンを用いた原子層堆積によって実施される。有利には、ＡＬＤプロセスは、低温化に向かう当業界の傾向に適合する比較的低い温度で行うことができる。ＡＬＤは、高い前駆体利用効率を有し、共形の薄膜層を生成して原子スケールで膜厚を制御することができ、更に、「ナノエンジニア」複合薄膜に用いることができる。ＡＬＤプロセス堆積サイクルでは、第１の反応物質の単層は、基板表面上に物理吸着又は化学吸着される。過剰の第１の反応物質は、好ましくは不活性パージガスの助けにより反応チャンバから排出される。次に、第２の反応物質は、反応チャンバ内に導入されて第１の反応物質と反応し、自己制御表面反応によって所望の薄膜の単層を形成する。最初に吸着された第１の反応物質が完全に第２の反応物質と反応すると自己制御式反応が停止する。過剰の第２の反応物質は、好ましくは不活性パージガスの助けにより排出される。所望の膜厚は、必要に応じて堆積サイクルを繰り返すことによって得られる。膜厚は、単に堆積サイクルの数をカウントすることによって原子層の精度に制御することができる。
【００１８】
本発明の幾つかの実施形態では、反応ガスは、好ましくはガスを均等に分布させるためにシャワーヘッドと呼ばれるものによって反応チャンバ内に導入される。種々の反応チャンバを用いることができ、これらは当技術分野で公知である。シャワーヘッド型反応器は、オゾンを用いるときの前駆体の導入において好ましい。本発明を実施するための適切なチャンバ及びシステムの２つの実施例が、米国特許第６，５７９，３７２号及び第６，５７３，１８４号に記載されている。
【００１９】
幾つかの実施形態では、ハフニウム前駆体及びオゾンは、交互にＡＬＤチャンバ内に導入されて、原子層堆積によって酸化ハフニウム膜を形成する。幾つかの実施形態では、ハフニウム前駆体及びシリコン前駆体並びにオゾンは、交互にＡＬＤチャンバ内に導入されて、原子層堆積によってハフニウムシリケート膜を形成する。ハフニウム前駆体及びシリコン前駆体は、マニホルドで予混合され、シャワーヘッドを介してＡＬＤチャンバ内に同時注入され、均質なハフニウムシリケート膜を形成することができる。或いは、ハフニウム前駆体及びシリコン前駆体を交互にＡＬＤチャンバ内に導入し、積層化酸化ケイ素／酸化ハフニウム膜を形成することができる。サイクルの繰り返しにより、所望の厚さの酸化ハフニウム又はハフニウムシリケート膜を提供する。
【００２０】
多くの種類の前駆体を本発明の方法で用いることができ、１つには誘電体膜の組成物に基づいて選択されることになる。前駆体は、固体又は液体の形態で用いることができる。しかしながら、固体前駆体を使用するときには、十分な蒸気圧を生成し且つ凝縮を防ぐために、使用中は常に前駆体を過熱したまま保持する必要がある。使用中の固体前駆体の加熱損失或いはガス供給システム内のコールドスポットが、蒸気を凝縮させて反応器を閉塞させる可能性がある。固体前駆体はまた、これらが様々な表面領域で消費されるので、検出するのが困難となる場合がある。液体有機金属前駆体を用いると、膜内に取り込まれる炭素含有量を低減するよう注意を要する。膜内に取り込まれる炭素は、この炭素が電流リークを引き起こし膜の性能を低下させる可能性があるので望ましくない。本発明で用いられた液体ハフニウム前駆体の例には、限定ではないが、ハフニウムｔ−ブトキシド（Ｈｆ（ＯｔＢｕ）4）、テトラキス（ジメチルアミノ）ハフニウム（ＴＤＭＡＨｆ）、テトラキス（ジエチルアミノ）ハフニウム（ＴＤＥＡＨｆ）、Ｈｆ（ＭＭＰ）4、及びテトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨｆ）が挙げられる。図１Ａ及び図１Ｂは、様々なハフニウム前駆体を用いて得られた酸化ハフニウム膜の原子組成を示す。ＡＥＳ分析は、ＴＥＭＡＨｆ及びオゾンによって形成された酸化ハフニウム膜内の炭素含有量が最も少ないことを示している。
【００２１】
例示的な実施例として、酸化ハフニウム層が原子層堆積によって低温で形成された。２５０℃の水温及び１Ｔｏｒｒのチャンバ圧で、テトラキス（エチルメチルアミノ）ハフニウム（ＴＥＭＡＨｆ）をＡｒ流量２００ｓｃｃｍで３．５秒間プロセスチャンバ内に送出し、続いてＯ3（１８０ｇ／ｍ3，２００ｓｃｃｍ）を１秒間パージ及び２秒間パルス化して送り、更に３秒間パージを行った。この堆積サイクルで、直径２００ミリメートルのシリコン基板上にＨｆＯ2膜を１．５オングストローム／サイクルの堆積速度で提供した。
【００２２】
有利には、オゾンは本発明の原子層堆積で酸素源として用いられる。これは、酸素源としてＨ2Ｏを用いており、結果としてヒドロキシルイオン（ＯＨ−）が、形成された誘電体膜内に不純物として不可避的に取り込まれ、固定電荷及び捕捉電荷の主要な発生源又は部位になる従来技術の方法とは対照的である。ＭＯＳＦＥＴ性能での電荷捕捉は、高誘電率誘電体材料の集積化に対する重大な課題である。固定電荷は、誘電体膜内部の不動電荷部位である。これらの電荷は、電界が誘電体膜全体に印加されるときに移動しない。固定電荷は、界面又はその近傍、或いは誘電体膜の大部分に位置する可能性がある。界面捕捉電荷は、基板界面に位置し、エネルギーバンドギャップ内でエネルギー状態を有する。界面捕捉電荷は、界面捕捉密度Ｄitによって定量化される。１０10原子／ｃｍ2（１０5表面原子当たり１捕捉電荷に相当）又はそれ以下の界面捕捉電荷を有するのが望ましい。
【００２３】
例えば、水（Ｈ2Ｏ）は従来、アルミナ（Ａｌ2Ｏ3）などの高誘電率誘電体膜を作る際に酸素源として用いられる。疎水性Ｓｉ表面上の水性Ａｌ2Ｏ3膜の成長は、Ａｌ2Ｏ3が堆積され始める前に最初にインキュベーションを経て、又は相を開始する必要があり、Ａｌ2Ｏ3膜が成長し始める前までに約１５サイクルのＡＬＤが必要とされる。Ｈ2ＯベースＡｌ2Ｏ3膜のインキュベーション中の化学反応は、一般的に以下の通りである。
Ｓｉ＋Ａｌ（ＣＨ3）3＋Ｈ2Ｏ → Ｓｉ＋Ａｌ＋Ｏ＋ＯＨ-＋ＣＨ4 （１）
→ Ｓｉ（ＯＨ）＋Ａｌ（ＯＨ）＋ＡｌＯ＋．．．（２）
１０オングストローム又はそれ以下のこのようなＡｌ2Ｏ3膜のＡＬＤ堆積物は、実質的なＡｌ2Ｏ3成長が始まる前にインキュベーション相堆積物がこの厚さまで成長するので、不可能である。更に、４０オングストロームよりも薄いＡｌ2Ｏ3膜は漏電の傾向がある。
【００２４】
インキュベーション層が完成すると、Ａｌ2Ｏ3成長の化学反応は以下のように進む。
２Ａｌ（ＣＨ3）3＋３Ｈ2Ｏ → Ａｌ2Ｏ3＋３ＣＨ4 （３）
例えば、約３００℃前後の温度では、単層成長は、前駆体としてトリメチルアルミニウム（ＴＭＡ又はＡｌ（ＣＨ3）3）及び水蒸気で進行する。各ＡＬＤサイクルでは、約０．８５Åの誘電体材料が付加される。しかしながら、本質的に前駆体としてＴＭＡ及び水を伴うＡＬＤプロセス内では、幾分かのＡｌ（ＯＨ）3を含有する誘電体膜が残る以下の反応も生じる。
Ａｌ（ＣＨ3）3＋３Ｈ2Ｏ → Ａｌ（ＯＨ）3＋３ＣＨ4 （４）
Ａｌ（ＯＨ）3は、誘電体膜の特性を弱める傾向にある。ヒドロキシルイオン（ＯＨ−）は、誘電体膜の電気的性能を低下させる固定電荷及び捕捉電荷の主要な発生源である。
【００２５】
本発明の方法は、オゾン並びにハフニウム及びシリコン前駆体を使用し、インキュベーションの兆候を示さない。誘電体膜は、核生成なしに基板上で直接成長する。更に、本発明による堆積は、酸化ハフニウム膜の水性原子層堆積で観察されるようなアイランド型成長ではなく、層毎の成長を生じる。アイランド型成長は望ましくなく、特定の部位又はアイランドで膜の核が最初に形成され、次いで膜がアイランドから横方向及び上方に成長することにより生じる。幾つかの実施形態では、シリコン基板がフッ化水素（ＨＦ）酸で処理され、自然酸化物を除去して水素で終端されたクリーンなシリコン表面（Ｓｉ−Ｈ結合）を残す。ベアシリコン表面が空気中に曝露されると形成される自然酸化物は、リーク及び他の電気的特性の点で低品質の絶縁体であり、従って除去されるのが好ましい。図２の高解像度透過型電子顕微鏡画像は、本発明に従ってハフニウムシリケート膜が層毎に成長することを示している。図３に示した非結晶ハフニウムシリケート膜は、どのような粒界関連効果をも示さない。粒界は、ドーパント、酸素拡散経路及びリーク経路として機能する。本発明により作られた誘電体膜は、優れた熱安定性を有し、リーク特性が改善される。
【００２６】
二酸化ケイ素膜は、印加された電界下で良好な電子移動度を有する。ＳｉＯ2膜の電子移動度の９０％以上の高誘電率誘電体膜の電子移動度を改良する方法は、高誘電率ゲート技術を実施する際の課題となる。高電子移動度又は小さな電気抵抗を有する誘電体膜は、高動作速度、高性能特性、及び低消費電力の半導体デバイスを提供することができる。幾つかの実施形態では、歪シリコンを用いて、電子移動度を向上させることができる。引張り歪みのある薄い結晶シリコン層が、緩和傾斜バッファ層上で成長し、該バッファ層はシリコン基板のような結晶基板上で形成される。Ｓｉ−Ｇｅ層のようなバッファ層は、純粋シリコンよりも大きな格子定数又は格子面間隔を有する原子から構成される。結果としてバッファ層上に堆積されるシリコン原子は、バッファ層の下にある格子と整合するように「伸張」される。このような歪シリコン層内の電子は、小さな原子内間隔を有する従来の緩和シリコン層よりも大きな移動度を有する。
【００２７】
幾つかの実施形態では、界面酸化ケイ素をシリコン基板とゲート誘電体層との間に形成して、ＳｉＯ2の良好な電子移動度を利用することができる。界面層の厚さが増大すると、膜の電子移動度を向上させることができる。他方、デバイス性能を高めるために、ＥＯＴを低減させるため界面層の厚さを最小化することが望ましい。低ＥＯＴの達成と高電子移動度の維持との間の妥協ポイントがある。本発明は、薄い結晶界面酸化ケイ素層を作る方法と、界面層の厚みを制御する方法とを提供する。
【００２８】
本発明の範囲を限定するものではない例示的な実施例では、テトラメチルジシロキサン（ＴＭＤＳＯ）のようなシリコン前駆体、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨｆ）のようなハフニウム前駆体、及び１８０ｇ／ｍ3の濃度のオゾンは、０．５から６Ｔｏｒｒまで、好ましくは約１Ｔｏｒｒの圧力に維持されたＡＬＤチャンバ内に別個に連続してパルス化して送られた。ＴＭＤＳＯ、ＴＥＭＡＨｆ及びオゾンの流量は、それぞれ２００ｓｃｃｍであった。ＴＭＤＳＯ前駆体は、０．２秒間ＡＬＤチャンバ内にパルス化して送られ、続いて２秒間不活性ガスでパージし、２秒間オゾンをパルス化して送り、２秒間不活性ガスをパージした。次いで、ＴＥＭＡＨｆ前駆体を０．４秒間ＡＬＤチャンバ内にパルス化して送り、続いて２秒間不活性ガスをパージし、２秒間オゾンをパルス化して送り、２秒間不活性ガスでパージした。積層ＳｉＯ2／ＨｆＯ2膜をシリコン基板上に形成した。薄い結晶界面ＳｉＯ2層が、図２の透過型電子顕微鏡画像に示されるように、シリコン基板と積層膜との間に形成された。基板温度は、結晶界面層の厚さに影響を与える可能性がある。基板温度が低いほど、より薄い界面層を生じる結果となる可能性がある。約２５０℃の温度では、５Åよりも小さな界面層が形成された。ＨＦ−ｌａｓｔ処理のようなウエーハ前処理もまた、界面厚さに影響を与える場合がある。図３は、本発明に従って作られたＳｉＯ2／ＨｆＯ2膜の様々な成分の原子濃度を示す。
【００２９】
本発明により形成された結晶界面層は、従来の界面二酸化ケイ素層とは明確に異なる。従来の界面酸化層は、シリコン基板から酸化ハフニウム層のような高誘電率誘電体内へのシリコンの上方拡散によって形成される。従来の界面層は、様々な誘電率（ｋ−遷移）を有する遷移界面であり、これは望ましいものではなく、抑制する必要がある。本発明の幾つかの実施形態によれば、薄い結晶界面酸化ケイ素が形成される。
【００３０】
本発明による誘電体膜を作る方法は、ＭＯＳＦＥＴ及びＭＯＳキャパシタなどの半導体デバイスの製作に用いることができる。例えば、ＭＯＳＦＥＴは、適切な半導体基板、本発明による原子層堆積によって形成された基板上にある誘電体層、誘電体層上に形成された電極層、及び基板と誘電体層との間に形成された結晶界面層を含むことができる。
【００３１】
本発明は、上記で詳述された好ましい実施形態及び実施例を参照して開示されたが、当業者には変更及びその組合せが容易に想起され、この変更及び組合せは本発明の範囲及び添付の請求項の範囲内にあることが企図されるので、これらの実施例は限定を意味するものではなく例証であることを理解すべきである。
【図面の簡単な説明】
【００３２】
【図１Ａ】本発明の１つの実施形態によるＴＥＭＡＨｆ及びＯ3から得られたＨｆＯ2膜のオージェ電子分光法（ＡＥＳ）分析のグラフを示す。
【図１Ｂ】本発明の１つの実施形態によるＴＥＭＡＨｆ及びＯ3から得られた、ＨｆＯ2膜のオージェ電子分光法（ＡＥＳ）分析のグラフを示す。
【図２】本発明の１つの実施形態により作られた６５Å厚のＨｆ−Ｓｉ−Ｏ膜の断面の高解像度透過型電子顕微鏡（ＨＲＴＥＭ）画像である。
【図３】本発明の１つの実施形態により作られたＳｉＯ2／ＨｆＯ2膜の様々な成分の原子濃度を示す。
【特許請求の範囲】
【請求項１】
オゾンとハフニウム前駆体を含む１つ又はそれ以上の反応物質とを用いた原子層堆積段階を含むハフニウムベースの誘電体膜を堆積する方法。
【請求項２】
前記ハフニウム前駆体が、Ｈｆ（ＯｔＢｕ）4、ＴＤＭＡＨｆ、ＴＤＥＡＨｆ、Ｈｆ（ＭＭＰ）4、及びＴＥＭＡＨｆを含み、前記ハフニウムベースの誘電体膜が酸化ハフニウムを含む請求項１に記載の方法。
【請求項３】
前記ハフニウム前駆体がＴＥＭＡＨｆである請求項２に記載の方法。
【請求項４】
前記原子層堆積が４００℃よりも低い温度下で得られる請求項１に記載の方法。
【請求項５】
前記１つ又はそれ以上の反応物質が更にシリコン前駆体を含み、前記ハフニウムベースの誘電体膜が、基板上にハフニウムシリケート層と、該ハフニウムシリケート層及び前記基板の間にある界面酸化ケイ素層とを含む請求項１に記載の方法。
【請求項６】
前記シリコン前駆体及び前記ハフニウム前駆体が混合されて、原子層堆積中にＡＬＤチャンバ内に同時注入される請求項５に記載の方法。
【請求項７】
前記シリコン前駆体及び前記ハフニウム前駆体は、原子層堆積中にＡＬＤチャンバ内に交互に及び単独で注入されることを特徴とする請求項５に記載の方法。
【請求項８】
前記１つ又はそれ以上の反応物質及びオゾンは、シャワーヘッド注入器によってＡＬＤチャンバ内に注入される請求項１に記載の方法。
【請求項９】
基板と、
前記基板上に形成されたハフニウムベースの誘電体層と、
前記基板及び前記ハフニウムベースの誘電体層の間に形成された界面層と、
を含み、
前記界面層が二酸化ケイ素を含み、且つ結晶構造を有することを特徴とする半導体デバイス。
【請求項１０】
前記ハフニウムベースの誘電体が非結晶性であることを特徴とする請求項９に記載の半導体デバイス。
【請求項１１】
前記ハフニウムベースの誘電体が、酸化ハフニウムを含むことを特徴とする請求項９に記載の半導体デバイス。
【請求項１２】
前記ハフニウムベースの誘電体が、ハフニウムシリケートを含むことを特徴とする請求項９に記載の半導体デバイス。
【請求項１３】
前記界面層の厚さが、約２〜約５オングストロームの範囲にあることを特徴とする請求項９に記載の半導体デバイス。
【請求項１４】
前記ハフニウムベースの誘電体層上に電極層を更に含むことを特徴とする請求項９に記載の半導体デバイス。
【請求項１５】
前記電極層が、ゲート電極であることを特徴とする請求項１４に記載の半導体デバイス。
【請求項１】
オゾンとハフニウム前駆体を含む１つ又はそれ以上の反応物質とを用いた原子層堆積段階を含むハフニウムベースの誘電体膜を堆積する方法。
【請求項２】
前記ハフニウム前駆体が、Ｈｆ（ＯｔＢｕ）4、ＴＤＭＡＨｆ、ＴＤＥＡＨｆ、Ｈｆ（ＭＭＰ）4、及びＴＥＭＡＨｆを含み、前記ハフニウムベースの誘電体膜が酸化ハフニウムを含む請求項１に記載の方法。
【請求項３】
前記ハフニウム前駆体がＴＥＭＡＨｆである請求項２に記載の方法。
【請求項４】
前記原子層堆積が４００℃よりも低い温度下で得られる請求項１に記載の方法。
【請求項５】
前記１つ又はそれ以上の反応物質が更にシリコン前駆体を含み、前記ハフニウムベースの誘電体膜が、基板上にハフニウムシリケート層と、該ハフニウムシリケート層及び前記基板の間にある界面酸化ケイ素層とを含む請求項１に記載の方法。
【請求項６】
前記シリコン前駆体及び前記ハフニウム前駆体が混合されて、原子層堆積中にＡＬＤチャンバ内に同時注入される請求項５に記載の方法。
【請求項７】
前記シリコン前駆体及び前記ハフニウム前駆体は、原子層堆積中にＡＬＤチャンバ内に交互に及び単独で注入されることを特徴とする請求項５に記載の方法。
【請求項８】
前記１つ又はそれ以上の反応物質及びオゾンは、シャワーヘッド注入器によってＡＬＤチャンバ内に注入される請求項１に記載の方法。
【請求項９】
基板と、
前記基板上に形成されたハフニウムベースの誘電体層と、
前記基板及び前記ハフニウムベースの誘電体層の間に形成された界面層と、
を含み、
前記界面層が二酸化ケイ素を含み、且つ結晶構造を有することを特徴とする半導体デバイス。
【請求項１０】
前記ハフニウムベースの誘電体が非結晶性であることを特徴とする請求項９に記載の半導体デバイス。
【請求項１１】
前記ハフニウムベースの誘電体が、酸化ハフニウムを含むことを特徴とする請求項９に記載の半導体デバイス。
【請求項１２】
前記ハフニウムベースの誘電体が、ハフニウムシリケートを含むことを特徴とする請求項９に記載の半導体デバイス。
【請求項１３】
前記界面層の厚さが、約２〜約５オングストロームの範囲にあることを特徴とする請求項９に記載の半導体デバイス。
【請求項１４】
前記ハフニウムベースの誘電体層上に電極層を更に含むことを特徴とする請求項９に記載の半導体デバイス。
【請求項１５】
前記電極層が、ゲート電極であることを特徴とする請求項１４に記載の半導体デバイス。
【図１Ａ】
【図１Ｂ】
【図２】
【図３】
【図１Ｂ】
【図２】
【図３】
【公表番号】特表２００７−５１９２２５（Ｐ２００７−５１９２２５Ａ）
【公表日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願番号】特願２００６−５３４１４１（Ｐ２００６−５３４１４１）
【出願日】平成１６年９月３０日（２００４．９．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３２３５１
【国際公開番号】ＷＯ２００５／０３４１９６
【国際公開日】平成１７年４月１４日（２００５．４．１４）
【出願人】（５０４０６９８０８）アヴィザ テクノロジー インコーポレイテッド (22)
【Ｆターム（参考）】
【公表日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願日】平成１６年９月３０日（２００４．９．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３２３５１
【国際公開番号】ＷＯ２００５／０３４１９６
【国際公開日】平成１７年４月１４日（２００５．４．１４）
【出願人】（５０４０６９８０８）アヴィザ テクノロジー インコーポレイテッド (22)
【Ｆターム（参考）】
[ Back to top ]