集積回路のトランジスタにおける金属ゲート構造および形成方法(高性能デバイスの金属置換ゲートのための構造および方法)
【課題】 高性能デバイスの金属置換ゲートのための構造および形成方法を提供する。
【解決手段】 まず、半導体基板(240)上に設けたエッチ・ストップ層(250)上に、犠牲ゲート構造(260)を形成する。犠牲ゲート構造(300)の側壁上に、1対のスペーサ(400)を設ける。次いで、犠牲ゲート構造(300)を除去して、開口(600)を形成する。続けて、スペーサ(400)間の開口(600)内に、タングステン等の金属の第1の層(700)、窒化チタン等の拡散バリア層(800)、およびタングステン等の金属の第2の層(900)を含む金属ゲート(1000)を形成する。
【解決手段】 まず、半導体基板(240)上に設けたエッチ・ストップ層(250)上に、犠牲ゲート構造(260)を形成する。犠牲ゲート構造(300)の側壁上に、1対のスペーサ(400)を設ける。次いで、犠牲ゲート構造(300)を除去して、開口(600)を形成する。続けて、スペーサ(400)間の開口(600)内に、タングステン等の金属の第1の層(700)、窒化チタン等の拡散バリア層(800)、およびタングステン等の金属の第2の層(900)を含む金属ゲート(1000)を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体構造および形成方法に関し、更に具体的には、高性能デバイスの金属ゲート構造のための改良した構造および形成方法に関する。
【背景技術】
【0002】
半導体製造業界において、トランジスタは、通常、ポリシリコン・ゲート電極を利用して形成されている。ポリシリコンは、その熱的なロバスト性および他の特別な特性のために、好まれている。ポリシリコン・ゲートの重要な特徴は、ドーパントのドライブイン(drive-in)またはアニーリング・プロセス等の他の高温プロセスの間に、ソースおよびドレイン領域等の他のトランジスタの要素の処理に、それらが耐えられることである。
【0003】
しかしながら、トランジスタにおいて用いられる場合、ポリシリコン・ゲートは、金属ゲートに比べて、利点が少ない。ポリシリコン・ゲートでは、動作中に、ゲート誘電体の上のポリシリコン材料から電荷キャリアが欠乏する空乏領域(depletion region)が形成される傾向がある。これは、金属電極では電極全体に電荷キャリアが多量に存在するのとは異なっている。空乏領域は、動作中のゲート誘電体を実際よりも厚く見せるという作用を有するので、金属ゲートを有するトランジスタよりもポリシリコン・ゲートを有するトランジスタの方がオンにするために電荷を多く必要とする。ポリシリコン・ゲートの別の欠点は、高k誘電体材料との不適合性である。更に、ポリシリコンは、1020cm-3までのドーパント濃度に高度にドーピングした場合でも、金属のような良好な導体にはほど遠い。このため、ポリシリコン・ゲートは、金属ゲートよりも動作速度が遅い。これらの理由のため、設計要求によっていっそう優れた性能が求められると、金属ゲートの方が有利である。
【0004】
ポリシリコン・ゲートを用いることに対する代案は、代わりに金属ゲートを製造して用いることである。金属は、導電性がはるかに優れており、結果としてゲート・コンタクト(接触)抵抗が低くなり、高速なデバイス性能が得られる。しかしながら、金属ゲートの製造は、大きな問題を伴う可能性がある。1つには、金属ゲートは、ポリシリコンのように熱的にロバスト(堅固)でなく、従って、トランジスタまたは他の集積回路(IC)の要素の処理の間に高温に露呈することができない。更に、金属ゲートは、ポリシリコン・トランジスタ・ゲートを形成するために必要な酸化雰囲気に耐えられない。また、金属表面上にフォトリソグラフィまたは他の同様の技法を実行する場合、ゲート形成に必要なパターニングの精度が低下する。この理由は、フォトリソグラフィは平坦な表面上で良好に行われるが、金属では平坦な表面が容易に得られないからである。
【0005】
近年、金属ゲート処理の限界およびポリシリコン・ゲートの動作的な欠陥を克服するための取り組みが行われ、初期の厳しい処理条件に耐えられるポリシリコン・ゲートを初期に有するトランジスタ構造を形成するプロセスが用いられている。その後、処理の後の段階で、処理条件がもっとゆるくなったら、ポリシリコン・ゲートを構造から除去して、金属ゲートによって置換する。この置換ゲート(replacement gate)・プロセスによって、初期の厳しいプロセス条件を変更する必要はなく、ポリシリコン処理に関連したフォトリソグラフィの利点が維持される。また、最初にポリシリコン・ゲートを用いることは、トランジスタにソースおよびドレインの注入を行う際にトランジスタのチャネル領域へのイオン注入を阻止するポリシリコンの能力を活用することになる。
【0006】
置換ゲート製造手法では、基板の単結晶半導体領域に接触したエッチ・ストップ層の上に、ポリシリコン・ゲートを形成、該ゲートの側壁に、1対のスペーサを配置する。エッチ・ストップ層は、通常、薄い二酸化シリコン層であり、酸素雰囲気において基板の表面上に熱によって成長させる。このような場合、エッチ・ストップ層を犠牲ゲート酸化物層と呼ぶことができる。後に、エッチ・ストップ層上で停止する反応性イオン・エッチング(RIE:reactive ion etch)等の異方性垂直エッチング・プロセス等によって、スペーサ対の間からポリシリコン材料を除去する。次いで、側壁スペーサの材料に対して選択的なドライ・エッチングまたは等方性ウエット・エッチング等によって、基板の表面からエッチ・ストップ層を除去する。これによって、スペーサ間に開口を形成し、ここに、次いで、通常は熱によって成長させた酸化物であるゲート誘電体を形成する。その後、スペーサ間の開口内に、下にあるゲート誘電体に接触させて、金属ゲートを形成する。
【発明の開示】
【発明が解決しようとする課題】
【0007】
かかる金属ゲートを形成するための好適な金属は、タングステン(W)である。タングステンは、通常、WF6等の(ソース)ガスを含む堆積前駆物質(deposition precursor)を用いた化学的気相堆積ステップ(CVD:chemical vapor deposition)を利用して堆積される。しかしながら、特にWF6を堆積前駆物質として用いる場合、タングステンの堆積において、特有の問題が生じる。WF6ガスにおけるフッ素基は、酸化物およびシリコン基板の双方に対して有害となり得る。従って、フッ素ガスが、ゲート酸化物およびこのゲート酸化物の下のシリコンに作用する(attack)恐れがある。この代わりに、W(CO)6等の異なるガスを用いることができるが、W(CO)6の非共形(non-conformal)特性によって、欠陥のあるタングステン・ゲートが形成される可能性がある。図1は、W(CO)6ガスを用いた非共形のタングステン堆積特性によって、開口のピンチオフ(pinch-off)および欠陥のあるタングステン・ゲートの形成が生じたことを示す。
【0008】
図1において、ゲート開口100を覆うようにW(CO)6110が堆積されている。スペーサは105に示す。115に示すように、W(CO)6の非共形な特性は、特に10nm以上の厚い層に堆積された場合に、ゲート開口100の上にピンチオフを生成する。更に、かかる堆積の非共形な特性のため、タングステンは不均一に堆積し、このため、タングステン・ゲートの中間部または中心に空隙(void)が生じて、ゲートは構造的に欠陥があるものとなる。ピンチオフの問題は、開口の幅が狭い高性能環境では、極めて困難なものである。
【0009】
WF6またはW(CO)6ガスを用いる場合の別の問題は、タングステンを効果的に堆積するためには、これを堆積する表面(すなわち側壁)上に、良好な核形成部位(nucleation site)の存在を必要とすることである。酸化物が、特に表面上に存在すると、タングステンが堆積すると共に堆積する表面に適切に付着する能力に影響を与える。タングステンの堆積が効果的に行われないと、構造的に欠陥のあるゲートが生じ、ゲート導体材料がそれらの隣接する表面から剥離したり破裂したりすることがある。
【0010】
従って、金属ゲート、特に主な金属としてタングステンを含むものを形成することができ、上述の処理方法において直面される処理上の問題に対処する改良された方法が必要とされている。
【課題を解決するための手段】
【0011】
高性能デバイスの金属置換ゲートのための構造および形成方法を提供する。本発明の態様によれば、従来は犠牲ゲートによって占められた誘電体領域内で、開口内に集積回路の金属ゲート構造を製造する方法が提供される。金属ゲートは、実質的に金属および金属の化合物から選択された材料から成る第1の層であって、基板の半導体領域に形成されたトランジスタ・チャネル領域に接触しているゲート誘電体に接触している、第1の層と、第1の層の上にある拡散バリア層と、実質的に金属および金属の化合物から成る群から選択された少なくとも1つの材料から成り、拡散バリア層の上にある第2の層と、を含む。
【0012】
本発明の別の態様によれば、基板上に金属ゲート構造を形成する方法が提供される。この方法は、基板の半導体領域上にエッチ・ストップ層を形成するステップと、前記エッチ・ストップ層上に犠牲ゲートを形成するステップと、犠牲ゲートの側壁上に1対の誘電体スペーサを設けるステップと、基板上に、犠牲ゲートの上部に対してほぼ平面的な上面を有する誘電体層を形成するステップと、犠牲ゲートを除去してスペーサ間に開口を形成するステップと、開口の下からエッチ・ストップ層を除去するステップと、開口の下で半導体領域上にゲート誘電体を形成するステップと、開口内に、ゲート誘電体およびスペーサの側壁に接触させて、第1の金属層を堆積するステップと、開口内で第1の金属層上に拡散バリア層を形成するステップと、開口内で拡散バリア層上に第2の金属層を堆積するステップと、を含む。
【0013】
本発明の好適な態様によれば、化学機械的研磨を用いて、開口の外側の誘電体層の上にある堆積金属を除去する。
【0014】
本発明の更に別の態様によれば、ゲートを有するトランジスタを含む集積回路が提供される。ゲートは、実質的に金属および金属の化合物から成る群から選択された少なくとも1つの材料から成る第1の層であって、基板の半導体領域に形成されたゲート誘電体に接触している、第1の層と、第1の金属層の上にある拡散バリアと、実質的に金属および金属の化合物から成る群から選択された少なくとも1つの材料から成り、拡散バリア層の上にある第2の層と、を含む。第1および第2の金属の層ならびに拡散バリア層が、1対の誘電体スペーサ間の開口内に配置されている。
【発明を実施するための最良の形態】
【0015】
本発明は、特に、トランジスタにおける金属ゲートの形成に関連する問題に対処し、これらの問題を解決する。本発明の一実施形態において、金属の選択は、これが用いられるトランジスタの導電型との仕事関数の適合性に関して行うことができる。例えば、NFETでは、n型の導電性の半導体材料のものと同等の仕事関数を有する金属ゲートの方が、中間(mid-range)域の仕事関数またはp型半導体材料のものと同等な仕事関数を有する金属よりも、良好に動作する。本発明の一実施形態において、提供される構造および方法によって、望ましい仕事関数を有する金属をゲート誘電体に接触させて形成することができ、統合された構造および方法において、そのステップで用いた特定の金属の選択を、後の処理から切り離す。
【0016】
本明細書において記載する一実施形態において、ゲートに接触させて形成する特定の金属は、ゲート誘電材料との適合性に関して選択することができる。例えば、ゲート誘電体は、酸化ハフニウム(HfO2)または酸化ジルコニウム(ZrO2)等、高誘電率Kのために特別に選択した材料を含むことができる。そして、ゲートは、ゲート誘電体に接触して、ハフニウム(Hf)またはジルコニウム(Zr)等の優れた適合性を有する金属を含むことができる。
【0017】
本発明の別の実施形態において、ゲート誘電体に接触させて、第1の金属層を形成する。かかる層は、その特性について仕事関数、ゲート誘電体との適合性、またはゲート誘電体上に金属を堆積する際のプロセスの特徴の点で、選択すると望ましい。そして、第1の金属層の上に、拡散バリア層を形成する。その後、拡散バリア層の上に、第2の金属層を形成する。拡散バリア層の存在のため、第2の金属層に用いられる金属について幅広い選択が可能である。このため、例えば、その金属は、第2の層を形成するために用いる堆積プロセスの特徴に関して選択することができる。
【0018】
ゲート誘電体に接触させた第1の層の好適な材料としてタングステン(W)を有する金属ゲートを形成するための構造およびプロセスを提供する。タングステン(W)は、n型とp型の半導体材料の仕事関数間の差のほぼ中間にある仕事関数を有するので、金属ゲートのために特に汎用性のある材料である。このため、タングステンは、電子が主な電荷キャリアであるn型電界効果トランジスタ(NFET:n-type field effect transistor)、および、ホールが主な電荷キャリアであるp型電界効果トランジスタ(PFET:p-type field effect transistor)の金属ゲートにおいて使用可能である。更に、他のいくつかの金属が、例えばスパッタリングのような物理的気相堆積(PVD:physical vapor deposition)によってのみ堆積可能であるのとは異なり、タングステンは、化学的気相堆積(CVD)プロセスを用いて堆積することができる。
【0019】
特定の実施形態において、高さ対幅の比が大きい開口、すなわち「高アスペクト比」を有する開口において金属ゲートを形成する問題に対処する。本発明の実施形態では、特定の堆積プロセスが、他の問題を伴うにもかかわらず、特有の利点のためにそれらのプロセスを選択することができる。例えば、ゲート誘電体と適合する堆積プロセスによって、第1の金属層として比較的薄い金属層を形成することができる。しかし、その堆積プロセスが、ゲート全体を形成するために用いようとすれば、問題となる恐れがある。上述のように、タングステンのカルボニル(W(CO)6)からのタングステンの堆積は、二酸化シリコン等の酸化物ゲート誘電体と適合する堆積プロセスであるが、これによって、高アスペクト比の開口では、ピンチオフおよび空隙を含む充填の問題が確認されている。
【0020】
図2は、半導体基板200を示す。「基板」という用語は、本明細書において、参照を容易にするために用い、バルク半導体基板、「シリコン・オン・インシュレータ」(SOI)基板等のセミコンダクタ・オン・インシュレータ基板、ゲルマニウム(Ge)基板、およびシリコン・ゲルマニウム(SiGe)基板を含む様々なタイプの基板を含む。かかる基板は、その主表面において単結晶半導体の領域を含む。また、本明細書において記載するプロセスを用いて薄膜トランジスタ(TFT:thin film transistor)を形成する場合、基板という用語は、薄い堆積半導体層を有する基板にも適用可能である。
【0021】
次いで、基板200上に、220に示すような分離構造を形成する。図2に示す実施形態では、分離構造220は隆起しているが、これらの構造が隆起していることは必須ではなく、構造が基板と共に平坦化している他の実施形態も達成可能である。更に、分離構造220は、浅いトレンチ分離(shallow trench isolation)等の様々な構造を含むことができ、基板200上に選択的に形成することができる。
【0022】
分離構造220によってその間に画定される基板の領域は、アクティブ領域(active area)として知られ、図2において240で示す。アクティブ領域240は、能動電気素子を収容する。分離構造の目的は、様々な特定の隣接アクティブ領域240において、デバイス間に電気的分離を提供することである。
【0023】
図3は、初期プロセス・ステップを行って基板200上に犠牲ポリシリコン・ゲートを形成する次の処理ステップを示す。図3に示すように、基板200上に、堆積または成長によって、エッチ・ストップ層250を形成する。図3に示すような本発明の好適な実施形態において、基板200が実質的にシリコンから成る場合、エッチ・ストップ層250は、二酸化シリコン等の酸化物層を含む。このような場合、エッチ・ストップ層250は、犠牲ゲート酸化物層または犠牲酸化物層と呼ぶことができる。あるいは、エッチ・ストップ層250のために、窒化シリコン、酸窒化シリコン等の窒化物、または別の材料を使用可能である。エッチ・ストップ層250は、酸化物層であると好ましい。次いで、図3に示すように、エッチ・ストップ層250上に、犠牲ゲート材料としてポリシリコン層260を堆積する。次いで、図3に示すように、犠牲ゲート材料260およびエッチ・ストップ層250を共にパターニングする。NFETおよびPFETトランジスタにおいて広く用いられているように、犠牲ゲートはポリシリコンで形成されているので、パターニング・プロセスは容易に利用可能である。
【0024】
図4に示す実施形態では、フォトリソグラフィを用いて、酸化物層250として与えたエッチ・ストップ層およびその上のポリシリコン層260を含むゲート・スタック構造300をパターニングする。次いで、フォトリソグラフィ手順の後に、反応性イオン・エッチング(RIE)等の異方性エッチング・プロセスを行うが、この代わりに他の方法も使用可能である。
【0025】
次の処理ステップにおいて、図5に示すように、ゲート・スタック構造300の側壁にスペーサを形成する。一実施形態では、スペーサ400を形成するには、共形な(conformal)スペーサ材料を堆積し、続けてRIE等の異方性垂直エッチングを行って、その後に垂直方向に配されたスペーサのみが残って犠牲ゲート300の側壁に固着しているようにする。スペーサ400を形成する材料は、用いる特定のプロセス・ステップに組み込むために選択される様々な利用可能な材料からの1つ以上の材料を含むことができる。例えば、エッチ・ストップ層250が酸化物を含む場合、スペーサ400は、好ましくは、窒化シリコンまたは他の窒化物等の非酸化物材料で形成して、後のプロセス・ステップにおいて等方性ウエット・エッチングによってエッチ・ストップを除去する際に、非酸化物スペーサと酸化物エッチ・ストップ層250との間にエッチング選択比(選択性)が与えられるようにする。あるいは、エッチ・ストップ層250が窒化シリコン等の窒化物で形成されている場合、スペーサ400は、望ましくは非窒化物材料で形成して、非窒化物スペーサと窒化物エッチ・ストップ層250との間でエッチング選択比を与える。エッチ・ストップ層250が酸窒化シリコンで形成されている場合、スペーサ400は、酸化物または窒化物のいずれかで形成して、等方性ウエット・エッチング化学反応が酸化物または窒化物のいずれかに対してエッチング選択比を有するようにすることができる。
【0026】
更に、図5は、410および420に示すようなソースおよびドレイン領域を形成するプロセスを示す。ポリシリコンの犠牲ゲートを用いるので、基板200をドーピングして、アクティブ領域240にソースおよびドレイン領域410および420を形成することができる。このドーピングは、基板内にイオンを注入して、ソースおよびドレイン領域410および420の導電率を変更することを伴う。上述のように、ポリシリコンは、チャネル領域へのこのような注入を阻止する能力を有する。これは、図5の405に示す。
【0027】
また、図5において410および420で示す領域は、注入によって、低濃度にドーピングした(lightly doped)ソース/ドレイン拡張(extension)領域あるいは注入されたハロ(halo)またはその両方を形成することができる。更に、特定の所望の構成要素を形成するために、必要に応じて、n型およびp型の不純物のいずれかまたは双方を注入することができる。例えば、相補型金属金属酸化膜半導体(CMOS:complementary metal oxide semiconductor)技術において回路を実装する場合、n型およびp型のドーパントを基板の各部分内に注入して、その技術におけるp型またはn型のトランジスタのソースおよびドレイン領域を形成しなければならない。ポリシリコンは、ドーピングされる原子のイオン注入を阻止する能力を有し、従って、犠牲ポリシリコン・ゲート300およびスペーサ400は、共に注入マスクとして機能する。
【0028】
金属ゲート処理のこれらの初期段階で犠牲ポリシリコン・ゲートを用いることによって、高温処理を実行することが可能となる。例えば、一般に、ゲートのパターニングの後、基板のソースおよびドレイン領域内へのドーパント注入に続いて、高温ドーパント・ドライブイン・プロセスが必要となる。
【0029】
次に、図6に示すように、基板200を覆うように、レベル間誘電体500層をブランケット堆積する。一実施形態では、次いで、レベル間誘電体500を平坦化して、犠牲ゲート・スタック300において停止させる。平坦化のために、化学機械的研磨等、様々なプロセスを利用可能である。
【0030】
図7において、RIE等によって、犠牲ゲート260を除去し、エッチ・ストップ層250上で停止させて、下の基板200の表面に対する損傷を回避する。その後、好ましくは、図7に示すように、エッチ・ストップ層250を除去して、スペーサ400間の開口600内で基板200の表面を露出させる。開口600は、基板200の上面およびスペーサ400の側壁610によって制約されている。
【0031】
代替的な実施形態では、エッチ・ストップ層250がゲート誘電体として動作するのに適切な材料および厚さで形成されている場合、ポリシリコン・ゲート260のみを除去し、エッチ・ストップ層250を最終ゲート誘電体として所定の位置に残すことができる。そうすることで、エッチ・ストップ層250を除去して新しいゲート誘電体650を形成するステップが回避されるので、処理は簡略化する。
【0032】
しかしながら、犠牲ポリシリコン・ゲート260を除去する間にエッチ・ストップ層250に損傷を与える可能性があるため、特に犠牲ゲートをRIEによって除去する場合、好ましくは、エッチ・ストップ層250全体を除去し、その後、基板200の表面上に最終ゲート誘電体を形成する。次いで、好ましくは、エッチ・ストップ層250の除去に続いて、エッチング後洗浄を行う。
【0033】
エッチ・ストップ層250を除去し、ゲート誘電体650として用いる新しい層を形成することの利点は、最終ゲート誘電体を設ける目的のために、新しい層650を形成する間の条件を最適化することが可能なことである。このため、かかる実施形態では、最終ゲート誘電体の材料および厚さを、いっそう細かく制御することができる。
【0034】
エッチ・ストップ層250を除去する実施形態では、図8に示すように、基板200の表面上に、新しいゲート誘電体650を形成する。好適な実施形態においては、酸化物層、または窒化物層を有するゲート誘電体650を、開口600内で基板200上に、熱によって成長させる。別の実施形態では、ゲート誘電体650は、低圧化学的気相堆積(LPCVD:low pressure chemical vapor deposition)等により、堆積によって形成する。ゲート誘電体について、他の材料の選択肢も存在する。例えば、二酸化シリコン、窒化シリコン、または酸窒化シリコンのいずれかのものよりも高い、高誘電率Kを有することが望ましいゲート誘電体として、酸化ハフニウム(HfO2)または酸化ジルコニウム(ZrO2)のゲート誘電体を形成可能である。かかる高kゲート誘電体は、誘電体の破損に対する保護のためにもっと厚いゲート誘電体が必要であるが、トランジスタのスイッチング性能を犠牲にしないようにする場合等、特定の用途について有利となり得る。
【0035】
いったん最終ゲート誘電体650を形成したら、次いで、最終ゲートを形成することができる。図9は、金属または導電性金属化合物を含む最終ゲートを形成する段階を示す。図9から12に示す例示的な実施形態において、ゲート誘電体650に接触した第1の層700の好適な材料として、タングステンを用いる。ゲートの第1の金属層700として、ゲート誘電体650上に堆積することができる金属および金属化合物については、幅広い選択肢が存在する。かかる選択肢には、イリジウム(Ir)、ニオブ(Nb)、白金(Pt)、レニウム(Re)、ロジウム(Rh)、ルテニウム(Ru)、タンタル(Ta)、窒化タンタル(TaN)、タンタル・シリコン窒化物(TaSiN)、タングステン(W)、およびバナジウム(V)が含まれるが、これらに限定されない。
【0036】
更に、ゲート誘電体が特定の材料、例えば、酸化ハフニウム(HfO2)または酸化ジルコニウム(ZrO2)等の高k誘電体材料で形成されている場合、第1の層700の金属は、ゲート誘電体650との特有の適合性に関して選択することができる。例えば、酸化ハフニウム(HfO2)のゲート誘電体650に接触させて、ハフニウム(Hf)の第1の金属層700を形成することができる。同様に、酸化ジルコニウム(ZrO2)のゲート誘電体650に接触させて、ジルコニウム(Zr)の第1の金属層700を形成することができる。
【0037】
これらの金属および金属化合物の多くについては、現在、例えばスパッタリングのような物理的気相堆積プロセスのみが存在する。しかしながら、タングステンを堆積するためには、化学的気相堆積が存在する。従って、金属ゲートの形成に用いるには、タングステンが好適な材料である。更に、タングステンの仕事関数は、n型およびp型の半導体材料の仕事関数の中間範囲にある。この結果、PFETおよびNFETの双方の金属ゲートにおいて、タングステンを有利に用いることができる。
【0038】
ここで、第1の金属層700がタングステン層である場合に金属ゲートを形成するための好適な実施形態について説明する。図9に示すように、ゲート誘電体650に接触させて、開口600内に、700で示す薄いタングステン(W)層が堆積されている。参照を容易にするため、ゲート誘電体は、新たに形成したゲート誘電体650であるか、またはエッチ・ストップ層250として初期に用いた後に適切な誘電体層として再使用するものであるかには関係なく、番号750で参照する。
【0039】
タングステンの第1の金属層700は、前駆物質ガスとして好ましくはW(CO)6であるタングステンのカルボニルを用いた化学的気相堆積(CVD)技法によって堆積することが好ましい。700で示すタングステン層は、最良の結果を出すために、薄く維持する。本発明の好適な実施形態において、タングステン層700の厚さは、2から20nmの範囲の厚さ、好ましくは2から10nmの厚さに堆積する。タングステン層700は、基板およびスペーサ側壁610の少なくとも一部を覆う層である。図9に示す本発明の一実施形態では、タングステン層は、開口600内でスペーサ610の側壁(複数の側壁)全体を覆い、酸化物層750の上にあるように堆積されている。
【0040】
図10は、金属ゲートの形成におけるその後の処理段階を示す。図10において、開口600内に拡散バリア層を堆積して、薄いタングステン層700を覆う。拡散バリア層は、窒化チタン(TiN)、窒化ハフニウム(HfN)、および窒化ジルコニウム(ZrN)等の1つ以上の材料を含むことができる。これらの化合物の各々は、ゲート誘電体650に接触させた第1の金属層700として形成された様々な異なる金属と共に、拡散バリア層として使用可能である。第1の金属層がハフニウムまたはジルコニウムをそれぞれ含む場合、窒化ハフニウムまたは窒化ジルコニウムをそれぞれ含む拡散バリア層を用いることが最も好ましい。以下に記載する好適な実施形態では、拡散バリア層800は、窒化チタンを含むので、窒化チタン層800またはTiN層800と呼ぶ。
【0041】
第1の金属層700がタングステンで形成されている好適な実施形態では、拡散バリア層は、好ましくは、800に示すように、タングステンに接触させて堆積した薄いチタン層を含み、その後に窒化チタン(TiN)層を含む。この薄いチタン層を、接着材料層または接着層とも呼ぶ。拡散バリア層800を形成するために、様々なプロセスを用いることができる。好適な実施形態では、化学的気相堆積(CVD)を用いる。あるいは、拡散バリア層800は、原子層堆積(ALD:atomic layer deposition)および物理的気相堆積(PVD)技法を用いて堆積可能である。
【0042】
窒化チタンの堆積によって拡散バリア層800を形成した後に、アニーリングを行って、拡散バリア層の特性を向上させることが好ましい。アニーリングは、堆積した窒化チタン層800の密度を上げる(緻密にする)ために実行する。比較的低い温度でアニーリング・プロセスを行って、金属ゲート層に損傷を与えないようにすることが好ましい。アニーリング・プロセスを実行する実施形態において、400℃から600℃の範囲に温度を保つ。好適な実施形態において、アニーリング・プロセスは、H2/N2混合物を用いて、400℃から600℃で30分間行う。
【0043】
好適な実施形態において、TiN層800の堆積および任意のアニーリングを行った後の次の処理ステップは、TiN層の上に第2の金属層900を堆積することである。拡散バリア層800が所定の位置にあるので、第2の金属または金属化合物の層は、様々な金属および金属化合物から選択することができる。なぜなら、拡散バリア層800が、第1の層700の材料と第2の層900の材料との間の反応を防ぐからである。好ましくは、第2の層900は、堆積プロセスの容易さおよび共形特性に関して選択した金属または金属化合物を含む。好ましくは、第2の層900はタングステンを含む。
【0044】
図11に、第2の層900を堆積するプロセスを示す。ここでは、第2の層900としてタングステン層を堆積する。一実施形態において、第2の層900は、堆積前駆物質またはソース・ガスとしてWF6を用いるCVDプロセスを用いて堆積することができる。図11の例に示すように、WF6の堆積は、900に示すような下向きの方向である。タングステン成長の方向は、910によって示し、開口600内では開口の側壁920に沿って上向きおよび横向きである。
【0045】
第1の層700と第2の金属層900との間に拡散バリア層800を堆積することには、いくつかの利点がある。1つには、TiN等のほとんどの拡散バリア層は、図11に示すように、側壁920に沿って良好な表面核形成(nucleation)を与える。表面核形成の向上によって、特に前駆物質またはソース・ガスとしてWF6を用いてCVDプロセスを実行する場合に、タングステンの接着性が向上する。表面の核形成の向上およびタングステン接着性の改善は、タングステンの剥離を軽減するのに役立つ。この剥離は、従来技術の現在実施されている方法に伴うことが多い問題である。
【0046】
更に、TiNおよび他の拡散バリア層は、より共形な特性を有し、これによって、W(CO)6前駆物質から堆積したタングステン層の非共形な性質のために生じる問題が回避される。これは、特に、W(CO)6前駆物質からのタングステンの堆積中に生じるゲート中間部でのピンチオフおよび空隙形成の問題に対処する。これは、WF6前駆物質からのタングステン堆積が、他の方向からではなく開口の側壁910から、開口をいっそう共形に(等角に)充填するという事実によるものである。
【0047】
また、TiNおよび他の拡散バリア層は、フッ素浸透に対するバリアである。WF6等のガスをタングステン・ゲートの堆積のために用い、フッ素は下にあるシリコンに損傷を与える場合があるので、TiN層および他の拡散バリア層は、ゲート酸化物層を介した浸透の可能性を低くすることができる。これによって、極めて薄いタングステン層(好ましくは2〜20nm)を最初に用いることができ、処理コストが大幅に削減する。
【0048】
図12は、本発明の好適な実施形態において形成した結果である金属ゲート1000の図である。図12に示すように、生成された金属ゲート1000は、ゲート誘電体650と接触させた第1の金属または金属化合物層700、ここではチタン−TiNの好適な構造等の拡散バリア層800、および、タングステン等の上部にある金属層900を含む。金属ゲートが第1および第3の層700、900としてタングステンを含む場合、これは、全体的にタングステンから成るゲートに非常に良く似た動作をするが、全体的にタングステンで形成されたゲートの製造および性能に悪影響を与える問題のいくつかは生じない。
【0049】
金属ゲート1000は、化学機械的研磨プロセスを用いて、誘電体層500の上で停止させることで、平坦化することができる。次いで、金属ゲート構造1000に上からゲート・コンタクト(図示せず)を設けて、チップの他の要素との相互接続を与える。図12に示す実施形態に従って形成した金属ゲートは、構造的に欠陥のあるゲート、空隙を有するゲート、および剥離を生じやすいゲート等、従来技術の金属ゲート・プロセスに伴う問題に対処する。
【0050】
本発明について、そのいくつかの好適な実施形態に従って説明してきたが、本発明の真の範囲および精神から逸脱することなく、多くの変形および拡張を実行可能であることは、当業者には理解されよう。本発明の真の範囲および精神は、特許請求の範囲によってのみ限定される。
【産業上の利用可能性】
【0051】
本発明の金属ゲート構造は、トランジスタを含む半導体集積回路等、高性能デバイスにおいて有用である。
【図面の簡単な説明】
【0052】
【図1】開口内で厚いタングステン層の堆積によって生じる潜在的なピンチオフの問題を示す図である。
【図2】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図3】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図4】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図5】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図6】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図7】犠牲ゲート構造を除去した後の、表面上にスペーサが形成された基板の断面図である。
【図8】犠牲ゲート構造を除去した後に新しいゲート酸化物層を堆積した、本発明の代替的な実施形態を示す図である。
【図9】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図10】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図11】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図12】本発明の一実施形態に従った金属ゲート構造の形成結果を示す図である。
【技術分野】
【0001】
本発明は、半導体構造および形成方法に関し、更に具体的には、高性能デバイスの金属ゲート構造のための改良した構造および形成方法に関する。
【背景技術】
【0002】
半導体製造業界において、トランジスタは、通常、ポリシリコン・ゲート電極を利用して形成されている。ポリシリコンは、その熱的なロバスト性および他の特別な特性のために、好まれている。ポリシリコン・ゲートの重要な特徴は、ドーパントのドライブイン(drive-in)またはアニーリング・プロセス等の他の高温プロセスの間に、ソースおよびドレイン領域等の他のトランジスタの要素の処理に、それらが耐えられることである。
【0003】
しかしながら、トランジスタにおいて用いられる場合、ポリシリコン・ゲートは、金属ゲートに比べて、利点が少ない。ポリシリコン・ゲートでは、動作中に、ゲート誘電体の上のポリシリコン材料から電荷キャリアが欠乏する空乏領域(depletion region)が形成される傾向がある。これは、金属電極では電極全体に電荷キャリアが多量に存在するのとは異なっている。空乏領域は、動作中のゲート誘電体を実際よりも厚く見せるという作用を有するので、金属ゲートを有するトランジスタよりもポリシリコン・ゲートを有するトランジスタの方がオンにするために電荷を多く必要とする。ポリシリコン・ゲートの別の欠点は、高k誘電体材料との不適合性である。更に、ポリシリコンは、1020cm-3までのドーパント濃度に高度にドーピングした場合でも、金属のような良好な導体にはほど遠い。このため、ポリシリコン・ゲートは、金属ゲートよりも動作速度が遅い。これらの理由のため、設計要求によっていっそう優れた性能が求められると、金属ゲートの方が有利である。
【0004】
ポリシリコン・ゲートを用いることに対する代案は、代わりに金属ゲートを製造して用いることである。金属は、導電性がはるかに優れており、結果としてゲート・コンタクト(接触)抵抗が低くなり、高速なデバイス性能が得られる。しかしながら、金属ゲートの製造は、大きな問題を伴う可能性がある。1つには、金属ゲートは、ポリシリコンのように熱的にロバスト(堅固)でなく、従って、トランジスタまたは他の集積回路(IC)の要素の処理の間に高温に露呈することができない。更に、金属ゲートは、ポリシリコン・トランジスタ・ゲートを形成するために必要な酸化雰囲気に耐えられない。また、金属表面上にフォトリソグラフィまたは他の同様の技法を実行する場合、ゲート形成に必要なパターニングの精度が低下する。この理由は、フォトリソグラフィは平坦な表面上で良好に行われるが、金属では平坦な表面が容易に得られないからである。
【0005】
近年、金属ゲート処理の限界およびポリシリコン・ゲートの動作的な欠陥を克服するための取り組みが行われ、初期の厳しい処理条件に耐えられるポリシリコン・ゲートを初期に有するトランジスタ構造を形成するプロセスが用いられている。その後、処理の後の段階で、処理条件がもっとゆるくなったら、ポリシリコン・ゲートを構造から除去して、金属ゲートによって置換する。この置換ゲート(replacement gate)・プロセスによって、初期の厳しいプロセス条件を変更する必要はなく、ポリシリコン処理に関連したフォトリソグラフィの利点が維持される。また、最初にポリシリコン・ゲートを用いることは、トランジスタにソースおよびドレインの注入を行う際にトランジスタのチャネル領域へのイオン注入を阻止するポリシリコンの能力を活用することになる。
【0006】
置換ゲート製造手法では、基板の単結晶半導体領域に接触したエッチ・ストップ層の上に、ポリシリコン・ゲートを形成、該ゲートの側壁に、1対のスペーサを配置する。エッチ・ストップ層は、通常、薄い二酸化シリコン層であり、酸素雰囲気において基板の表面上に熱によって成長させる。このような場合、エッチ・ストップ層を犠牲ゲート酸化物層と呼ぶことができる。後に、エッチ・ストップ層上で停止する反応性イオン・エッチング(RIE:reactive ion etch)等の異方性垂直エッチング・プロセス等によって、スペーサ対の間からポリシリコン材料を除去する。次いで、側壁スペーサの材料に対して選択的なドライ・エッチングまたは等方性ウエット・エッチング等によって、基板の表面からエッチ・ストップ層を除去する。これによって、スペーサ間に開口を形成し、ここに、次いで、通常は熱によって成長させた酸化物であるゲート誘電体を形成する。その後、スペーサ間の開口内に、下にあるゲート誘電体に接触させて、金属ゲートを形成する。
【発明の開示】
【発明が解決しようとする課題】
【0007】
かかる金属ゲートを形成するための好適な金属は、タングステン(W)である。タングステンは、通常、WF6等の(ソース)ガスを含む堆積前駆物質(deposition precursor)を用いた化学的気相堆積ステップ(CVD:chemical vapor deposition)を利用して堆積される。しかしながら、特にWF6を堆積前駆物質として用いる場合、タングステンの堆積において、特有の問題が生じる。WF6ガスにおけるフッ素基は、酸化物およびシリコン基板の双方に対して有害となり得る。従って、フッ素ガスが、ゲート酸化物およびこのゲート酸化物の下のシリコンに作用する(attack)恐れがある。この代わりに、W(CO)6等の異なるガスを用いることができるが、W(CO)6の非共形(non-conformal)特性によって、欠陥のあるタングステン・ゲートが形成される可能性がある。図1は、W(CO)6ガスを用いた非共形のタングステン堆積特性によって、開口のピンチオフ(pinch-off)および欠陥のあるタングステン・ゲートの形成が生じたことを示す。
【0008】
図1において、ゲート開口100を覆うようにW(CO)6110が堆積されている。スペーサは105に示す。115に示すように、W(CO)6の非共形な特性は、特に10nm以上の厚い層に堆積された場合に、ゲート開口100の上にピンチオフを生成する。更に、かかる堆積の非共形な特性のため、タングステンは不均一に堆積し、このため、タングステン・ゲートの中間部または中心に空隙(void)が生じて、ゲートは構造的に欠陥があるものとなる。ピンチオフの問題は、開口の幅が狭い高性能環境では、極めて困難なものである。
【0009】
WF6またはW(CO)6ガスを用いる場合の別の問題は、タングステンを効果的に堆積するためには、これを堆積する表面(すなわち側壁)上に、良好な核形成部位(nucleation site)の存在を必要とすることである。酸化物が、特に表面上に存在すると、タングステンが堆積すると共に堆積する表面に適切に付着する能力に影響を与える。タングステンの堆積が効果的に行われないと、構造的に欠陥のあるゲートが生じ、ゲート導体材料がそれらの隣接する表面から剥離したり破裂したりすることがある。
【0010】
従って、金属ゲート、特に主な金属としてタングステンを含むものを形成することができ、上述の処理方法において直面される処理上の問題に対処する改良された方法が必要とされている。
【課題を解決するための手段】
【0011】
高性能デバイスの金属置換ゲートのための構造および形成方法を提供する。本発明の態様によれば、従来は犠牲ゲートによって占められた誘電体領域内で、開口内に集積回路の金属ゲート構造を製造する方法が提供される。金属ゲートは、実質的に金属および金属の化合物から選択された材料から成る第1の層であって、基板の半導体領域に形成されたトランジスタ・チャネル領域に接触しているゲート誘電体に接触している、第1の層と、第1の層の上にある拡散バリア層と、実質的に金属および金属の化合物から成る群から選択された少なくとも1つの材料から成り、拡散バリア層の上にある第2の層と、を含む。
【0012】
本発明の別の態様によれば、基板上に金属ゲート構造を形成する方法が提供される。この方法は、基板の半導体領域上にエッチ・ストップ層を形成するステップと、前記エッチ・ストップ層上に犠牲ゲートを形成するステップと、犠牲ゲートの側壁上に1対の誘電体スペーサを設けるステップと、基板上に、犠牲ゲートの上部に対してほぼ平面的な上面を有する誘電体層を形成するステップと、犠牲ゲートを除去してスペーサ間に開口を形成するステップと、開口の下からエッチ・ストップ層を除去するステップと、開口の下で半導体領域上にゲート誘電体を形成するステップと、開口内に、ゲート誘電体およびスペーサの側壁に接触させて、第1の金属層を堆積するステップと、開口内で第1の金属層上に拡散バリア層を形成するステップと、開口内で拡散バリア層上に第2の金属層を堆積するステップと、を含む。
【0013】
本発明の好適な態様によれば、化学機械的研磨を用いて、開口の外側の誘電体層の上にある堆積金属を除去する。
【0014】
本発明の更に別の態様によれば、ゲートを有するトランジスタを含む集積回路が提供される。ゲートは、実質的に金属および金属の化合物から成る群から選択された少なくとも1つの材料から成る第1の層であって、基板の半導体領域に形成されたゲート誘電体に接触している、第1の層と、第1の金属層の上にある拡散バリアと、実質的に金属および金属の化合物から成る群から選択された少なくとも1つの材料から成り、拡散バリア層の上にある第2の層と、を含む。第1および第2の金属の層ならびに拡散バリア層が、1対の誘電体スペーサ間の開口内に配置されている。
【発明を実施するための最良の形態】
【0015】
本発明は、特に、トランジスタにおける金属ゲートの形成に関連する問題に対処し、これらの問題を解決する。本発明の一実施形態において、金属の選択は、これが用いられるトランジスタの導電型との仕事関数の適合性に関して行うことができる。例えば、NFETでは、n型の導電性の半導体材料のものと同等の仕事関数を有する金属ゲートの方が、中間(mid-range)域の仕事関数またはp型半導体材料のものと同等な仕事関数を有する金属よりも、良好に動作する。本発明の一実施形態において、提供される構造および方法によって、望ましい仕事関数を有する金属をゲート誘電体に接触させて形成することができ、統合された構造および方法において、そのステップで用いた特定の金属の選択を、後の処理から切り離す。
【0016】
本明細書において記載する一実施形態において、ゲートに接触させて形成する特定の金属は、ゲート誘電材料との適合性に関して選択することができる。例えば、ゲート誘電体は、酸化ハフニウム(HfO2)または酸化ジルコニウム(ZrO2)等、高誘電率Kのために特別に選択した材料を含むことができる。そして、ゲートは、ゲート誘電体に接触して、ハフニウム(Hf)またはジルコニウム(Zr)等の優れた適合性を有する金属を含むことができる。
【0017】
本発明の別の実施形態において、ゲート誘電体に接触させて、第1の金属層を形成する。かかる層は、その特性について仕事関数、ゲート誘電体との適合性、またはゲート誘電体上に金属を堆積する際のプロセスの特徴の点で、選択すると望ましい。そして、第1の金属層の上に、拡散バリア層を形成する。その後、拡散バリア層の上に、第2の金属層を形成する。拡散バリア層の存在のため、第2の金属層に用いられる金属について幅広い選択が可能である。このため、例えば、その金属は、第2の層を形成するために用いる堆積プロセスの特徴に関して選択することができる。
【0018】
ゲート誘電体に接触させた第1の層の好適な材料としてタングステン(W)を有する金属ゲートを形成するための構造およびプロセスを提供する。タングステン(W)は、n型とp型の半導体材料の仕事関数間の差のほぼ中間にある仕事関数を有するので、金属ゲートのために特に汎用性のある材料である。このため、タングステンは、電子が主な電荷キャリアであるn型電界効果トランジスタ(NFET:n-type field effect transistor)、および、ホールが主な電荷キャリアであるp型電界効果トランジスタ(PFET:p-type field effect transistor)の金属ゲートにおいて使用可能である。更に、他のいくつかの金属が、例えばスパッタリングのような物理的気相堆積(PVD:physical vapor deposition)によってのみ堆積可能であるのとは異なり、タングステンは、化学的気相堆積(CVD)プロセスを用いて堆積することができる。
【0019】
特定の実施形態において、高さ対幅の比が大きい開口、すなわち「高アスペクト比」を有する開口において金属ゲートを形成する問題に対処する。本発明の実施形態では、特定の堆積プロセスが、他の問題を伴うにもかかわらず、特有の利点のためにそれらのプロセスを選択することができる。例えば、ゲート誘電体と適合する堆積プロセスによって、第1の金属層として比較的薄い金属層を形成することができる。しかし、その堆積プロセスが、ゲート全体を形成するために用いようとすれば、問題となる恐れがある。上述のように、タングステンのカルボニル(W(CO)6)からのタングステンの堆積は、二酸化シリコン等の酸化物ゲート誘電体と適合する堆積プロセスであるが、これによって、高アスペクト比の開口では、ピンチオフおよび空隙を含む充填の問題が確認されている。
【0020】
図2は、半導体基板200を示す。「基板」という用語は、本明細書において、参照を容易にするために用い、バルク半導体基板、「シリコン・オン・インシュレータ」(SOI)基板等のセミコンダクタ・オン・インシュレータ基板、ゲルマニウム(Ge)基板、およびシリコン・ゲルマニウム(SiGe)基板を含む様々なタイプの基板を含む。かかる基板は、その主表面において単結晶半導体の領域を含む。また、本明細書において記載するプロセスを用いて薄膜トランジスタ(TFT:thin film transistor)を形成する場合、基板という用語は、薄い堆積半導体層を有する基板にも適用可能である。
【0021】
次いで、基板200上に、220に示すような分離構造を形成する。図2に示す実施形態では、分離構造220は隆起しているが、これらの構造が隆起していることは必須ではなく、構造が基板と共に平坦化している他の実施形態も達成可能である。更に、分離構造220は、浅いトレンチ分離(shallow trench isolation)等の様々な構造を含むことができ、基板200上に選択的に形成することができる。
【0022】
分離構造220によってその間に画定される基板の領域は、アクティブ領域(active area)として知られ、図2において240で示す。アクティブ領域240は、能動電気素子を収容する。分離構造の目的は、様々な特定の隣接アクティブ領域240において、デバイス間に電気的分離を提供することである。
【0023】
図3は、初期プロセス・ステップを行って基板200上に犠牲ポリシリコン・ゲートを形成する次の処理ステップを示す。図3に示すように、基板200上に、堆積または成長によって、エッチ・ストップ層250を形成する。図3に示すような本発明の好適な実施形態において、基板200が実質的にシリコンから成る場合、エッチ・ストップ層250は、二酸化シリコン等の酸化物層を含む。このような場合、エッチ・ストップ層250は、犠牲ゲート酸化物層または犠牲酸化物層と呼ぶことができる。あるいは、エッチ・ストップ層250のために、窒化シリコン、酸窒化シリコン等の窒化物、または別の材料を使用可能である。エッチ・ストップ層250は、酸化物層であると好ましい。次いで、図3に示すように、エッチ・ストップ層250上に、犠牲ゲート材料としてポリシリコン層260を堆積する。次いで、図3に示すように、犠牲ゲート材料260およびエッチ・ストップ層250を共にパターニングする。NFETおよびPFETトランジスタにおいて広く用いられているように、犠牲ゲートはポリシリコンで形成されているので、パターニング・プロセスは容易に利用可能である。
【0024】
図4に示す実施形態では、フォトリソグラフィを用いて、酸化物層250として与えたエッチ・ストップ層およびその上のポリシリコン層260を含むゲート・スタック構造300をパターニングする。次いで、フォトリソグラフィ手順の後に、反応性イオン・エッチング(RIE)等の異方性エッチング・プロセスを行うが、この代わりに他の方法も使用可能である。
【0025】
次の処理ステップにおいて、図5に示すように、ゲート・スタック構造300の側壁にスペーサを形成する。一実施形態では、スペーサ400を形成するには、共形な(conformal)スペーサ材料を堆積し、続けてRIE等の異方性垂直エッチングを行って、その後に垂直方向に配されたスペーサのみが残って犠牲ゲート300の側壁に固着しているようにする。スペーサ400を形成する材料は、用いる特定のプロセス・ステップに組み込むために選択される様々な利用可能な材料からの1つ以上の材料を含むことができる。例えば、エッチ・ストップ層250が酸化物を含む場合、スペーサ400は、好ましくは、窒化シリコンまたは他の窒化物等の非酸化物材料で形成して、後のプロセス・ステップにおいて等方性ウエット・エッチングによってエッチ・ストップを除去する際に、非酸化物スペーサと酸化物エッチ・ストップ層250との間にエッチング選択比(選択性)が与えられるようにする。あるいは、エッチ・ストップ層250が窒化シリコン等の窒化物で形成されている場合、スペーサ400は、望ましくは非窒化物材料で形成して、非窒化物スペーサと窒化物エッチ・ストップ層250との間でエッチング選択比を与える。エッチ・ストップ層250が酸窒化シリコンで形成されている場合、スペーサ400は、酸化物または窒化物のいずれかで形成して、等方性ウエット・エッチング化学反応が酸化物または窒化物のいずれかに対してエッチング選択比を有するようにすることができる。
【0026】
更に、図5は、410および420に示すようなソースおよびドレイン領域を形成するプロセスを示す。ポリシリコンの犠牲ゲートを用いるので、基板200をドーピングして、アクティブ領域240にソースおよびドレイン領域410および420を形成することができる。このドーピングは、基板内にイオンを注入して、ソースおよびドレイン領域410および420の導電率を変更することを伴う。上述のように、ポリシリコンは、チャネル領域へのこのような注入を阻止する能力を有する。これは、図5の405に示す。
【0027】
また、図5において410および420で示す領域は、注入によって、低濃度にドーピングした(lightly doped)ソース/ドレイン拡張(extension)領域あるいは注入されたハロ(halo)またはその両方を形成することができる。更に、特定の所望の構成要素を形成するために、必要に応じて、n型およびp型の不純物のいずれかまたは双方を注入することができる。例えば、相補型金属金属酸化膜半導体(CMOS:complementary metal oxide semiconductor)技術において回路を実装する場合、n型およびp型のドーパントを基板の各部分内に注入して、その技術におけるp型またはn型のトランジスタのソースおよびドレイン領域を形成しなければならない。ポリシリコンは、ドーピングされる原子のイオン注入を阻止する能力を有し、従って、犠牲ポリシリコン・ゲート300およびスペーサ400は、共に注入マスクとして機能する。
【0028】
金属ゲート処理のこれらの初期段階で犠牲ポリシリコン・ゲートを用いることによって、高温処理を実行することが可能となる。例えば、一般に、ゲートのパターニングの後、基板のソースおよびドレイン領域内へのドーパント注入に続いて、高温ドーパント・ドライブイン・プロセスが必要となる。
【0029】
次に、図6に示すように、基板200を覆うように、レベル間誘電体500層をブランケット堆積する。一実施形態では、次いで、レベル間誘電体500を平坦化して、犠牲ゲート・スタック300において停止させる。平坦化のために、化学機械的研磨等、様々なプロセスを利用可能である。
【0030】
図7において、RIE等によって、犠牲ゲート260を除去し、エッチ・ストップ層250上で停止させて、下の基板200の表面に対する損傷を回避する。その後、好ましくは、図7に示すように、エッチ・ストップ層250を除去して、スペーサ400間の開口600内で基板200の表面を露出させる。開口600は、基板200の上面およびスペーサ400の側壁610によって制約されている。
【0031】
代替的な実施形態では、エッチ・ストップ層250がゲート誘電体として動作するのに適切な材料および厚さで形成されている場合、ポリシリコン・ゲート260のみを除去し、エッチ・ストップ層250を最終ゲート誘電体として所定の位置に残すことができる。そうすることで、エッチ・ストップ層250を除去して新しいゲート誘電体650を形成するステップが回避されるので、処理は簡略化する。
【0032】
しかしながら、犠牲ポリシリコン・ゲート260を除去する間にエッチ・ストップ層250に損傷を与える可能性があるため、特に犠牲ゲートをRIEによって除去する場合、好ましくは、エッチ・ストップ層250全体を除去し、その後、基板200の表面上に最終ゲート誘電体を形成する。次いで、好ましくは、エッチ・ストップ層250の除去に続いて、エッチング後洗浄を行う。
【0033】
エッチ・ストップ層250を除去し、ゲート誘電体650として用いる新しい層を形成することの利点は、最終ゲート誘電体を設ける目的のために、新しい層650を形成する間の条件を最適化することが可能なことである。このため、かかる実施形態では、最終ゲート誘電体の材料および厚さを、いっそう細かく制御することができる。
【0034】
エッチ・ストップ層250を除去する実施形態では、図8に示すように、基板200の表面上に、新しいゲート誘電体650を形成する。好適な実施形態においては、酸化物層、または窒化物層を有するゲート誘電体650を、開口600内で基板200上に、熱によって成長させる。別の実施形態では、ゲート誘電体650は、低圧化学的気相堆積(LPCVD:low pressure chemical vapor deposition)等により、堆積によって形成する。ゲート誘電体について、他の材料の選択肢も存在する。例えば、二酸化シリコン、窒化シリコン、または酸窒化シリコンのいずれかのものよりも高い、高誘電率Kを有することが望ましいゲート誘電体として、酸化ハフニウム(HfO2)または酸化ジルコニウム(ZrO2)のゲート誘電体を形成可能である。かかる高kゲート誘電体は、誘電体の破損に対する保護のためにもっと厚いゲート誘電体が必要であるが、トランジスタのスイッチング性能を犠牲にしないようにする場合等、特定の用途について有利となり得る。
【0035】
いったん最終ゲート誘電体650を形成したら、次いで、最終ゲートを形成することができる。図9は、金属または導電性金属化合物を含む最終ゲートを形成する段階を示す。図9から12に示す例示的な実施形態において、ゲート誘電体650に接触した第1の層700の好適な材料として、タングステンを用いる。ゲートの第1の金属層700として、ゲート誘電体650上に堆積することができる金属および金属化合物については、幅広い選択肢が存在する。かかる選択肢には、イリジウム(Ir)、ニオブ(Nb)、白金(Pt)、レニウム(Re)、ロジウム(Rh)、ルテニウム(Ru)、タンタル(Ta)、窒化タンタル(TaN)、タンタル・シリコン窒化物(TaSiN)、タングステン(W)、およびバナジウム(V)が含まれるが、これらに限定されない。
【0036】
更に、ゲート誘電体が特定の材料、例えば、酸化ハフニウム(HfO2)または酸化ジルコニウム(ZrO2)等の高k誘電体材料で形成されている場合、第1の層700の金属は、ゲート誘電体650との特有の適合性に関して選択することができる。例えば、酸化ハフニウム(HfO2)のゲート誘電体650に接触させて、ハフニウム(Hf)の第1の金属層700を形成することができる。同様に、酸化ジルコニウム(ZrO2)のゲート誘電体650に接触させて、ジルコニウム(Zr)の第1の金属層700を形成することができる。
【0037】
これらの金属および金属化合物の多くについては、現在、例えばスパッタリングのような物理的気相堆積プロセスのみが存在する。しかしながら、タングステンを堆積するためには、化学的気相堆積が存在する。従って、金属ゲートの形成に用いるには、タングステンが好適な材料である。更に、タングステンの仕事関数は、n型およびp型の半導体材料の仕事関数の中間範囲にある。この結果、PFETおよびNFETの双方の金属ゲートにおいて、タングステンを有利に用いることができる。
【0038】
ここで、第1の金属層700がタングステン層である場合に金属ゲートを形成するための好適な実施形態について説明する。図9に示すように、ゲート誘電体650に接触させて、開口600内に、700で示す薄いタングステン(W)層が堆積されている。参照を容易にするため、ゲート誘電体は、新たに形成したゲート誘電体650であるか、またはエッチ・ストップ層250として初期に用いた後に適切な誘電体層として再使用するものであるかには関係なく、番号750で参照する。
【0039】
タングステンの第1の金属層700は、前駆物質ガスとして好ましくはW(CO)6であるタングステンのカルボニルを用いた化学的気相堆積(CVD)技法によって堆積することが好ましい。700で示すタングステン層は、最良の結果を出すために、薄く維持する。本発明の好適な実施形態において、タングステン層700の厚さは、2から20nmの範囲の厚さ、好ましくは2から10nmの厚さに堆積する。タングステン層700は、基板およびスペーサ側壁610の少なくとも一部を覆う層である。図9に示す本発明の一実施形態では、タングステン層は、開口600内でスペーサ610の側壁(複数の側壁)全体を覆い、酸化物層750の上にあるように堆積されている。
【0040】
図10は、金属ゲートの形成におけるその後の処理段階を示す。図10において、開口600内に拡散バリア層を堆積して、薄いタングステン層700を覆う。拡散バリア層は、窒化チタン(TiN)、窒化ハフニウム(HfN)、および窒化ジルコニウム(ZrN)等の1つ以上の材料を含むことができる。これらの化合物の各々は、ゲート誘電体650に接触させた第1の金属層700として形成された様々な異なる金属と共に、拡散バリア層として使用可能である。第1の金属層がハフニウムまたはジルコニウムをそれぞれ含む場合、窒化ハフニウムまたは窒化ジルコニウムをそれぞれ含む拡散バリア層を用いることが最も好ましい。以下に記載する好適な実施形態では、拡散バリア層800は、窒化チタンを含むので、窒化チタン層800またはTiN層800と呼ぶ。
【0041】
第1の金属層700がタングステンで形成されている好適な実施形態では、拡散バリア層は、好ましくは、800に示すように、タングステンに接触させて堆積した薄いチタン層を含み、その後に窒化チタン(TiN)層を含む。この薄いチタン層を、接着材料層または接着層とも呼ぶ。拡散バリア層800を形成するために、様々なプロセスを用いることができる。好適な実施形態では、化学的気相堆積(CVD)を用いる。あるいは、拡散バリア層800は、原子層堆積(ALD:atomic layer deposition)および物理的気相堆積(PVD)技法を用いて堆積可能である。
【0042】
窒化チタンの堆積によって拡散バリア層800を形成した後に、アニーリングを行って、拡散バリア層の特性を向上させることが好ましい。アニーリングは、堆積した窒化チタン層800の密度を上げる(緻密にする)ために実行する。比較的低い温度でアニーリング・プロセスを行って、金属ゲート層に損傷を与えないようにすることが好ましい。アニーリング・プロセスを実行する実施形態において、400℃から600℃の範囲に温度を保つ。好適な実施形態において、アニーリング・プロセスは、H2/N2混合物を用いて、400℃から600℃で30分間行う。
【0043】
好適な実施形態において、TiN層800の堆積および任意のアニーリングを行った後の次の処理ステップは、TiN層の上に第2の金属層900を堆積することである。拡散バリア層800が所定の位置にあるので、第2の金属または金属化合物の層は、様々な金属および金属化合物から選択することができる。なぜなら、拡散バリア層800が、第1の層700の材料と第2の層900の材料との間の反応を防ぐからである。好ましくは、第2の層900は、堆積プロセスの容易さおよび共形特性に関して選択した金属または金属化合物を含む。好ましくは、第2の層900はタングステンを含む。
【0044】
図11に、第2の層900を堆積するプロセスを示す。ここでは、第2の層900としてタングステン層を堆積する。一実施形態において、第2の層900は、堆積前駆物質またはソース・ガスとしてWF6を用いるCVDプロセスを用いて堆積することができる。図11の例に示すように、WF6の堆積は、900に示すような下向きの方向である。タングステン成長の方向は、910によって示し、開口600内では開口の側壁920に沿って上向きおよび横向きである。
【0045】
第1の層700と第2の金属層900との間に拡散バリア層800を堆積することには、いくつかの利点がある。1つには、TiN等のほとんどの拡散バリア層は、図11に示すように、側壁920に沿って良好な表面核形成(nucleation)を与える。表面核形成の向上によって、特に前駆物質またはソース・ガスとしてWF6を用いてCVDプロセスを実行する場合に、タングステンの接着性が向上する。表面の核形成の向上およびタングステン接着性の改善は、タングステンの剥離を軽減するのに役立つ。この剥離は、従来技術の現在実施されている方法に伴うことが多い問題である。
【0046】
更に、TiNおよび他の拡散バリア層は、より共形な特性を有し、これによって、W(CO)6前駆物質から堆積したタングステン層の非共形な性質のために生じる問題が回避される。これは、特に、W(CO)6前駆物質からのタングステンの堆積中に生じるゲート中間部でのピンチオフおよび空隙形成の問題に対処する。これは、WF6前駆物質からのタングステン堆積が、他の方向からではなく開口の側壁910から、開口をいっそう共形に(等角に)充填するという事実によるものである。
【0047】
また、TiNおよび他の拡散バリア層は、フッ素浸透に対するバリアである。WF6等のガスをタングステン・ゲートの堆積のために用い、フッ素は下にあるシリコンに損傷を与える場合があるので、TiN層および他の拡散バリア層は、ゲート酸化物層を介した浸透の可能性を低くすることができる。これによって、極めて薄いタングステン層(好ましくは2〜20nm)を最初に用いることができ、処理コストが大幅に削減する。
【0048】
図12は、本発明の好適な実施形態において形成した結果である金属ゲート1000の図である。図12に示すように、生成された金属ゲート1000は、ゲート誘電体650と接触させた第1の金属または金属化合物層700、ここではチタン−TiNの好適な構造等の拡散バリア層800、および、タングステン等の上部にある金属層900を含む。金属ゲートが第1および第3の層700、900としてタングステンを含む場合、これは、全体的にタングステンから成るゲートに非常に良く似た動作をするが、全体的にタングステンで形成されたゲートの製造および性能に悪影響を与える問題のいくつかは生じない。
【0049】
金属ゲート1000は、化学機械的研磨プロセスを用いて、誘電体層500の上で停止させることで、平坦化することができる。次いで、金属ゲート構造1000に上からゲート・コンタクト(図示せず)を設けて、チップの他の要素との相互接続を与える。図12に示す実施形態に従って形成した金属ゲートは、構造的に欠陥のあるゲート、空隙を有するゲート、および剥離を生じやすいゲート等、従来技術の金属ゲート・プロセスに伴う問題に対処する。
【0050】
本発明について、そのいくつかの好適な実施形態に従って説明してきたが、本発明の真の範囲および精神から逸脱することなく、多くの変形および拡張を実行可能であることは、当業者には理解されよう。本発明の真の範囲および精神は、特許請求の範囲によってのみ限定される。
【産業上の利用可能性】
【0051】
本発明の金属ゲート構造は、トランジスタを含む半導体集積回路等、高性能デバイスにおいて有用である。
【図面の簡単な説明】
【0052】
【図1】開口内で厚いタングステン層の堆積によって生じる潜在的なピンチオフの問題を示す図である。
【図2】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図3】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図4】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図5】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図6】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図7】犠牲ゲート構造を除去した後の、表面上にスペーサが形成された基板の断面図である。
【図8】犠牲ゲート構造を除去した後に新しいゲート酸化物層を堆積した、本発明の代替的な実施形態を示す図である。
【図9】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図10】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図11】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図12】本発明の一実施形態に従った金属ゲート構造の形成結果を示す図である。
【特許請求の範囲】
【請求項1】
集積回路のトランジスタにおける金属ゲート構造(1000)であって、
実質的に金属および金属化合物の少なくとも一方から成る第1の層(700)であって、基板(240)の半導体領域に形成されたトランジスタ・チャネル領域に接触しているゲート誘電体(750)に接触している、第1の層(700)と、
前記第1の層(700)の上にある拡散バリア層(800)と、
実質的に金属および金属化合物の少なくとも一方から成り、前記拡散バリア層(800)の上にある第2の層(900)と、を含み、前記第1の層および第2の層(700、900)ならびに前記拡散バリア層(800)が、1対の誘電体スペーサ(400)間の開口(600)内に配置されている、金属ゲート構造。
【請求項2】
前記第1の層(700)が、実質的に、イリジウム(Ir)、ニオブ(Nb)、白金(Pt)、レニウム(Re)、ロジウム(Rh)、ルテニウム(Ru)、タンタル(Ta)、窒化タンタル(TaN)、タンタル・シリコン窒化物(TaSiN)、タングステン(W)、およびバナジウム(V)から成る群から選択された少なくとも1つの材料から成る、請求項1に記載の金属ゲート構造。
【請求項3】
前記第2の層(900)が、実質的に、イリジウム(Ir)、ニオブ(Nb)、白金(Pt)、レニウム(Re)、ロジウム(Rh)、ルテニウム(Ru)、タンタル(Ta)、窒化タンタル(TaN)、タンタル・シリコン窒化物(TaSiN)、タングステン(W)、バナジウム(V)、Niシリサイド、Coシリサイド、およびTiシリサイドから成る群から選択された少なくとも1つの材料から成る、請求項2に記載の金属ゲート構造。
【請求項4】
前記第1および第2の層(700、900)が実質的にタングステンから成る、請求項1に記載の金属ゲート構造。
【請求項5】
前記第1の層(700)および前記第2の層(900)の少なくとも一方が、前記金属ゲート構造を所望の仕事関数に調整するための不純物濃度を含む、請求項1に記載の金属ゲート構造。
【請求項6】
前記第1の層(700)が前記第2の層(900)よりも薄い、請求項1に記載の金属ゲート構造。
【請求項7】
前記第1の層(700)が約2nmから約20nmの間の厚さを有する、請求項6に記載の金属ゲート構造。
【請求項8】
前記拡散バリア層(800)が、チタンの窒化物、ハフニウムの窒化物、およびジルコニウムの窒化物の少なくとも1つを含む、請求項1に記載の金属ゲート構造。
【請求項9】
前記拡散バリア層(800)が実質的に窒化チタンから成る、請求項8に記載の金属ゲート構造。
【請求項10】
前記ゲート誘電体(750)が実質的に酸化物から成る、請求項1に記載の金属ゲート構造。
【請求項11】
前記酸化物から成るゲート誘電体(750)が前記半導体領域の半導体材料の酸化物である、請求項10に記載の金属ゲート構造。
【請求項12】
前記半導体領域がシリコンを含む単結晶領域であり、前記酸化物から成るゲート誘電体が実質的に二酸化シリコンから成る、請求項11に記載の金属ゲート構造。
【請求項13】
前記基板(240)が、バルク半導体基板、セミコンダクタ・オン・インシュレータ基板、シリコン・オン・インシュレータ基板、シリコン−ゲルマニウム基板、およびゲルマニウム基板から成る群から選択される、請求項1に記載の金属ゲート構造。
【請求項14】
前記半導体領域が、多結晶シリコンおよびアモルファス・シリコンから成る群から選択された少なくとも1つを含む、請求項1に記載の金属ゲート構造。
【請求項15】
前記誘電体スペーサ(400)が、酸化シリコン、酸窒化シリコン、窒化シリコン、金属酸化物、シリケート、およびこれらの混合物から成る群から選択された少なくとも1つの材料を含む、請求項1に記載の金属ゲート構造。
【請求項16】
請求項1に記載の金属ゲートを形成する方法であって、
基板(240)の半導体領域上にエッチ・ストップ層(250)を形成するステップと、
前記エッチ・ストップ層(250)上に犠牲ゲート(260)を形成し、これによって犠牲ゲート構造(300)を形成するステップと、
前記犠牲ゲート構造(300)の側壁上に1対の誘電体スペーサ(400)を設けるステップと、
前記基板(240)上に、前記犠牲ゲート(260)の上部に対してほぼ平面的な上面を有する誘電体層(500)を形成するステップと、
前記犠牲ゲート(260)を除去して前記スペーサ(400)間に開口(600)を形成するステップと、
前記開口(600)の下部から前記エッチ・ストップ層(250)を除去するステップと、
前記開口(600)内で前記半導体領域上にゲート誘電体(750)を形成するステップと、
前記開口(600)内に、前記ゲート誘電体(750)および前記スペーサ(400)の側壁に接触させて、金属および金属化合物の少なくとも一方から成る第1の層(700)を堆積するステップと、
前記開口(600)内で前記第1の層(700)上に拡散バリア層(800)を形成するステップと、
前記開口(600)内で前記拡散バリア層(80)上に金属および金属化合物の少なくとも一方から成る第2の層(900)を堆積するステップと、
を含む、方法。
【請求項17】
前記ゲート誘電体(750)が熱成長によって形成される、請求項16に記載の方法。
【請求項18】
前記第1の層(700)がカルボニルを含有する前駆物質から堆積され、前記第2の層(900)がフッ素を含有する前駆物質から堆積される、請求項16に記載の方法。
【請求項19】
前記第1の層(700)がW(CO)6前駆物質から堆積され、前記第2の層(900)がWF6前駆物質から堆積される、請求項18に記載の方法。
【請求項20】
前記犠牲ゲート(260)がポリシリコンを含む、請求項16に記載の方法。
【請求項21】
前記拡散バリア層(800)を形成する前に、接着材料層を堆積するステップを更に含む、請求項16に記載の方法。
【請求項22】
前記拡散バリア層(800)が実質的に窒化チタン(TiN)から成り、前記接着材料層が実質的にチタン(Ti)から成る、請求項21に記載の方法。
【請求項23】
前記犠牲ゲート(260)および前記エッチ・ストップ層(250)がエッチングによって除去される、請求項16に記載の方法。
【請求項24】
前記エッチ・ストップ層(250)が実質的に酸化物層から成る、請求項16に記載の方法。
【請求項25】
前記第1の層(700)が化学的気相堆積(CVD)プロセスを用いて堆積される、請求項16に記載の方法。
【請求項26】
前記第1の層(700)が原子層堆積(ALD)プロセスを用いて堆積される、請求項16に記載の方法。
【請求項27】
前記第1の層(700)が物理的気相堆積(PVD)プロセスを用いて堆積される、請求項16に記載の方法。
【請求項28】
前記第2の層(900)を形成する前に、前記拡散バリア層(800)をアニーリングするステップを更に含む、請求項16に記載の方法。
【請求項29】
前記拡散バリア層(800)が400℃から600℃の間の範囲の温度でアニーリングされる、請求項28に記載の方法。
【請求項30】
前記第2の層(900)が化学的気相堆積(CVD)プロセスを用いて堆積される、請求項16に記載の方法。
【請求項31】
前記金属ゲート(1000)を前記誘電体層(500)のレベルまで平坦化するステップを更に含む、請求項16に記載の方法。
【請求項32】
前記平坦化するステップが化学機械的研磨によって行われる、請求項31に記載の方法。
【請求項1】
集積回路のトランジスタにおける金属ゲート構造(1000)であって、
実質的に金属および金属化合物の少なくとも一方から成る第1の層(700)であって、基板(240)の半導体領域に形成されたトランジスタ・チャネル領域に接触しているゲート誘電体(750)に接触している、第1の層(700)と、
前記第1の層(700)の上にある拡散バリア層(800)と、
実質的に金属および金属化合物の少なくとも一方から成り、前記拡散バリア層(800)の上にある第2の層(900)と、を含み、前記第1の層および第2の層(700、900)ならびに前記拡散バリア層(800)が、1対の誘電体スペーサ(400)間の開口(600)内に配置されている、金属ゲート構造。
【請求項2】
前記第1の層(700)が、実質的に、イリジウム(Ir)、ニオブ(Nb)、白金(Pt)、レニウム(Re)、ロジウム(Rh)、ルテニウム(Ru)、タンタル(Ta)、窒化タンタル(TaN)、タンタル・シリコン窒化物(TaSiN)、タングステン(W)、およびバナジウム(V)から成る群から選択された少なくとも1つの材料から成る、請求項1に記載の金属ゲート構造。
【請求項3】
前記第2の層(900)が、実質的に、イリジウム(Ir)、ニオブ(Nb)、白金(Pt)、レニウム(Re)、ロジウム(Rh)、ルテニウム(Ru)、タンタル(Ta)、窒化タンタル(TaN)、タンタル・シリコン窒化物(TaSiN)、タングステン(W)、バナジウム(V)、Niシリサイド、Coシリサイド、およびTiシリサイドから成る群から選択された少なくとも1つの材料から成る、請求項2に記載の金属ゲート構造。
【請求項4】
前記第1および第2の層(700、900)が実質的にタングステンから成る、請求項1に記載の金属ゲート構造。
【請求項5】
前記第1の層(700)および前記第2の層(900)の少なくとも一方が、前記金属ゲート構造を所望の仕事関数に調整するための不純物濃度を含む、請求項1に記載の金属ゲート構造。
【請求項6】
前記第1の層(700)が前記第2の層(900)よりも薄い、請求項1に記載の金属ゲート構造。
【請求項7】
前記第1の層(700)が約2nmから約20nmの間の厚さを有する、請求項6に記載の金属ゲート構造。
【請求項8】
前記拡散バリア層(800)が、チタンの窒化物、ハフニウムの窒化物、およびジルコニウムの窒化物の少なくとも1つを含む、請求項1に記載の金属ゲート構造。
【請求項9】
前記拡散バリア層(800)が実質的に窒化チタンから成る、請求項8に記載の金属ゲート構造。
【請求項10】
前記ゲート誘電体(750)が実質的に酸化物から成る、請求項1に記載の金属ゲート構造。
【請求項11】
前記酸化物から成るゲート誘電体(750)が前記半導体領域の半導体材料の酸化物である、請求項10に記載の金属ゲート構造。
【請求項12】
前記半導体領域がシリコンを含む単結晶領域であり、前記酸化物から成るゲート誘電体が実質的に二酸化シリコンから成る、請求項11に記載の金属ゲート構造。
【請求項13】
前記基板(240)が、バルク半導体基板、セミコンダクタ・オン・インシュレータ基板、シリコン・オン・インシュレータ基板、シリコン−ゲルマニウム基板、およびゲルマニウム基板から成る群から選択される、請求項1に記載の金属ゲート構造。
【請求項14】
前記半導体領域が、多結晶シリコンおよびアモルファス・シリコンから成る群から選択された少なくとも1つを含む、請求項1に記載の金属ゲート構造。
【請求項15】
前記誘電体スペーサ(400)が、酸化シリコン、酸窒化シリコン、窒化シリコン、金属酸化物、シリケート、およびこれらの混合物から成る群から選択された少なくとも1つの材料を含む、請求項1に記載の金属ゲート構造。
【請求項16】
請求項1に記載の金属ゲートを形成する方法であって、
基板(240)の半導体領域上にエッチ・ストップ層(250)を形成するステップと、
前記エッチ・ストップ層(250)上に犠牲ゲート(260)を形成し、これによって犠牲ゲート構造(300)を形成するステップと、
前記犠牲ゲート構造(300)の側壁上に1対の誘電体スペーサ(400)を設けるステップと、
前記基板(240)上に、前記犠牲ゲート(260)の上部に対してほぼ平面的な上面を有する誘電体層(500)を形成するステップと、
前記犠牲ゲート(260)を除去して前記スペーサ(400)間に開口(600)を形成するステップと、
前記開口(600)の下部から前記エッチ・ストップ層(250)を除去するステップと、
前記開口(600)内で前記半導体領域上にゲート誘電体(750)を形成するステップと、
前記開口(600)内に、前記ゲート誘電体(750)および前記スペーサ(400)の側壁に接触させて、金属および金属化合物の少なくとも一方から成る第1の層(700)を堆積するステップと、
前記開口(600)内で前記第1の層(700)上に拡散バリア層(800)を形成するステップと、
前記開口(600)内で前記拡散バリア層(80)上に金属および金属化合物の少なくとも一方から成る第2の層(900)を堆積するステップと、
を含む、方法。
【請求項17】
前記ゲート誘電体(750)が熱成長によって形成される、請求項16に記載の方法。
【請求項18】
前記第1の層(700)がカルボニルを含有する前駆物質から堆積され、前記第2の層(900)がフッ素を含有する前駆物質から堆積される、請求項16に記載の方法。
【請求項19】
前記第1の層(700)がW(CO)6前駆物質から堆積され、前記第2の層(900)がWF6前駆物質から堆積される、請求項18に記載の方法。
【請求項20】
前記犠牲ゲート(260)がポリシリコンを含む、請求項16に記載の方法。
【請求項21】
前記拡散バリア層(800)を形成する前に、接着材料層を堆積するステップを更に含む、請求項16に記載の方法。
【請求項22】
前記拡散バリア層(800)が実質的に窒化チタン(TiN)から成り、前記接着材料層が実質的にチタン(Ti)から成る、請求項21に記載の方法。
【請求項23】
前記犠牲ゲート(260)および前記エッチ・ストップ層(250)がエッチングによって除去される、請求項16に記載の方法。
【請求項24】
前記エッチ・ストップ層(250)が実質的に酸化物層から成る、請求項16に記載の方法。
【請求項25】
前記第1の層(700)が化学的気相堆積(CVD)プロセスを用いて堆積される、請求項16に記載の方法。
【請求項26】
前記第1の層(700)が原子層堆積(ALD)プロセスを用いて堆積される、請求項16に記載の方法。
【請求項27】
前記第1の層(700)が物理的気相堆積(PVD)プロセスを用いて堆積される、請求項16に記載の方法。
【請求項28】
前記第2の層(900)を形成する前に、前記拡散バリア層(800)をアニーリングするステップを更に含む、請求項16に記載の方法。
【請求項29】
前記拡散バリア層(800)が400℃から600℃の間の範囲の温度でアニーリングされる、請求項28に記載の方法。
【請求項30】
前記第2の層(900)が化学的気相堆積(CVD)プロセスを用いて堆積される、請求項16に記載の方法。
【請求項31】
前記金属ゲート(1000)を前記誘電体層(500)のレベルまで平坦化するステップを更に含む、請求項16に記載の方法。
【請求項32】
前記平坦化するステップが化学機械的研磨によって行われる、請求項31に記載の方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公表番号】特表2007−505482(P2007−505482A)
【公表日】平成19年3月8日(2007.3.8)
【国際特許分類】
【出願番号】特願2006−525358(P2006−525358)
【出願日】平成16年8月20日(2004.8.20)
【国際出願番号】PCT/US2004/027327
【国際公開番号】WO2005/024906
【国際公開日】平成17年3月17日(2005.3.17)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公表日】平成19年3月8日(2007.3.8)
【国際特許分類】
【出願日】平成16年8月20日(2004.8.20)
【国際出願番号】PCT/US2004/027327
【国際公開番号】WO2005/024906
【国際公開日】平成17年3月17日(2005.3.17)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]