【課題】シュリンク技術を利用して、コンタクトホールとして利用できる複数の凹部を１回のレジストマスク工程で異なる深さ寸法に形成することのできるコンタクトホールの形成方法、および電気光学装置の製造方法を提供すること。
【解決手段】電気光学装置の素子基板１０上にコンタクトホールを形成するにあたって、まず、第１開口部１７ａおよび第２開口部１７ｂを備えたレジストマスク１７を層間絶縁膜４２の表面に形成した後、第１開口部１７ａおよび第２開口部１７ｂから層間絶縁膜４２および絶縁膜４９をエッチングする。その後、シュリンク工程において、レジストマスク１７を変形させて第２開口部１７ｂを塞ぐ一方、第１開口部１７ａの開口面積を狭める。次に、第１開口部１７ａから層間絶縁膜４１およびゲート絶縁層２をエッチングする。 （もっと読む）

【課題】透明導電膜上における絶縁膜の膜浮きの発生を抑え、且つ、透明導電膜と金属膜との良好な電気的接続性を得ることができる配線構造を提供する。
【解決手段】それぞれ配線として機能する第１の導電膜２と第２の導電膜５と接続する配線変換部４５において、第２の導電膜５の内側には刳り抜き部１３が形成される。第２の導電膜５の上に設けられる第２の導電膜５は、第２の導電膜５の上面および刳り抜き部１３に露出した端面を覆い、且つ、第２の導電膜５の外周の端面を覆わないように形成される。第１の透明導電膜６の上層の第２の透明導電膜７が、第２の導電膜５と第１の導電膜２とに接続することにより、第１の導電膜２と第２の導電膜５とが電気的に接続される。 （もっと読む）

【課題】マイクロクリスタルシリコン薄膜と金属薄膜との過剰なシリサイド化反応を抑制して、マイクロクリスタルシリコン薄膜の膜剥れを防止する。
【解決手段】半導体装置２０の配線として備えられ、マイクロクリスタルシリコン薄膜８と該薄膜上に形成された金属薄膜９とから成る積層配線であって、マイクロクリスタルシリコン薄膜８の結晶組織を構成している結晶粒には、半導体装置の製造時の熱処理で生じた金属薄膜９とのシリサイド化反応に起因して膜厚方向に成長した柱状の結晶粒が含まれ、マイクロクリスタルシリコン薄膜８の膜厚方向の長さがマイクロクリスタルシリコン薄膜８の膜厚の６０％以上である柱状の結晶粒が、マイクロクリスタルシリコン薄膜８の結晶粒の全数の６％以上１５％以下となるように形成されている。 （もっと読む）

【課題】部材を新たに追加することなく、偏光サングラスを装着したままランドスケープ、ポートレートともに表示が観察可能な表示品位の優れたＦＦＳモードの液晶表示装置を提供すること。
【解決手段】本発明に係る液晶表示装置は、ゲート配線４３の延在方向に対して０°＜α＜９０°の角度αで傾斜した配向方向を有する配向膜と、画素電極６と、画素電極６上に絶縁膜を介して対向配置される共通電極８と、共通電極８に形成され、画素電極６との間で液晶２０にフリンジ電界を発生させるスリットとを備える。画素内は、配向方向に延在する境界線により分割され、スリットは、各領域において境界線の延在する方向に対して角度±θ傾斜して配置された複数の第１スリットＡ、第２スリットＢと、境界線上に形成され、該境界線に沿う方向に延在する端辺を有する第３スリットＣを有し、第２の基板には配向方向に設定された吸収軸を有する偏光板を有する。 （もっと読む）

【課題】層間絶縁膜のコンタクトホールの内部にコンタクト用導電膜および埋め込み膜を設けた場合でも、コンタクトホールの外部で画素電極とコンタクト用導電膜とを確実に導通させることができる電気光学装置の製造方法を提供すること。
【解決手段】電気光学装置１００を製造するにあたって、層間絶縁膜４５上にコンタクトホール４５ａの底部４５ｅおよび内壁４５ｆに重なるコンタクト用導電膜９０をＩＴＯ膜により形成した後、コンタクトホール４５ａの内部を埋める埋め込み膜４８をシリコン酸化膜により形成し、その後、埋め込み膜４８に対して反応性イオンエッチングを行い、コンタクト用導電膜９０を露出させる。また、コンタクトホール４５ａの内部には埋め込み膜４８を残す。その際、埋め込み膜４８とコンタクト用導電膜９０とのエッチング選択比を利用して埋め込み膜４８を選択的に除去してコンタクト用導電膜９０を露出させる。 （もっと読む）

【課題】ポリシリコン活性層を含む薄膜トランジスタの製造方法を提供する。
【解決手段】前記製造方法は、基板にアモルファスシリコン層を堆積するとともに、前記アモルファスシリコン層に対してパターニングを行うことで、ソース領域とドレイン領域とチャンネル領域とを含む活性層を形成するステップと、前記ソース領域及び前記ドレイン領域に誘起金属を堆積するステップと、前記誘起金属が堆積された前記活性層に対して第１の熱処理を行い、前記活性層が前記誘起金属の作用によって結晶化されるステップと、前記ソース領域及び前記ドレイン領域に、前記誘起金属を集めるための第１の不純物をドープするステップと、ドープされた前記活性層に対して第２の熱処理を行い、前記第１の不純物が前記チャンネル領域に残された誘起金属に対して吸収するステップと、を備える。 （もっと読む）

【課題】ＮＡＮＤ型不揮発性メモリを提供する。
【解決手段】ビット線と、ソース線と、複数の不揮発性メモリが直列に接続されたＮＡＮＤ型セルと、選択トランジスタと、を有し、不揮発性メモリは、第１の絶縁膜を介した半導体上の電荷蓄積層と、第２の絶縁膜を介した電荷蓄積層上の制御ゲートと、を有し、ＮＡＮＤ型セルの一方の端子は、選択トランジスタを介して、ビット線に接続され、ＮＡＮＤ型セルの他方の端子は、ソース線に接続されたＮＡＮＤ型不揮発性メモリであって、第１の絶縁膜は、半導体に酸素雰囲気で高密度プラズマ処理を行った後、窒素雰囲気で高密度プラズマ処理を行うことで形成されるＮＡＮＤ型不揮発性メモリ。 （もっと読む）

【課題】素子基板に絶縁膜を成膜した際にフッ素が混入しても、電界効果型トランジスターに特性異常が発生することを防止することのできる電気光学装置の製造方法を提供すること。
【解決手段】素子基板１０にシリコン酸化膜からなる絶縁膜１２を成膜する第１絶縁膜成膜工程の後、画素トランジスター３０（電界効果型トランジスター）の半導体層１ａを形成する半導体層形成工程を行う前に、絶縁膜１２に水素を導入する第１絶縁膜水素導入工程を行う。また、シリコン酸化膜からなる層間絶縁膜４１を形成する第２絶縁膜成膜工程の後、層間絶縁膜４１に対して水素の導入を行う第２絶縁膜水素導入工程を行う。このため、絶縁膜１２や層間絶縁膜４１にフッ素が混入していた場合でも、かかるフッ素は、水素と結合してフッ化水素として放出される。 （もっと読む）

【課題】テトラエトキシシラン等のシラン系有機材料を用いたプラズマＣＶＤ法によりシリケートガラスを形成した場合でも、シリケートガラスから半導体層へのフッ素の侵入を防止することのできる電気光学装置の製造方法を提供すること。
【解決手段】液晶装置の製造方法において、ゲート電極３ｃの形成工程、低濃度不純物導入工程、および高濃度不純物導入工程を行った後、シランガス等のシラン系無機原料を用いたＣＶＤ法により第１絶縁膜４１１を形成する。次に、第１アニール工程において第１絶縁膜４１１をアニールした後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜４１２を形成する。 （もっと読む）

【課題】大面積化しても低消費電力を実現した半導体装置の構造およびその作製方法を提供する。
【解決手段】画面で使われる画素の薄膜トランジスタを作製する。その薄膜トランジスタにおいて、ソース配線、ゲート電極を同一平面上に作製する。また、ソース配線と薄膜トランジスタをつなぐ配線と、画素電極と薄膜トランジスタをつなぐ配線を同一工程で作製する。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）

【課題】さらなる低温プロセス（３５０℃以下、好ましくは３００℃以下）を実現し、安
価な半導体装置を提供する。
【解決手段】本発明は、結晶構造を有する半導体層１０３を形成した後、イオンドーピン
グ法を用いて結晶質を有する半導体層１０３の一部にｎ型不純物元素及び水素元素を同時
に添加して不純物領域１０７（非晶質構造を有する領域）を形成した後、１００〜３００
℃の加熱処理を行うことにより、低抵抗、且つ非晶質な不純物領域１０８を形成し、非晶
質な領域のままでＴＦＴのソース領域またはドレイン領域とする。 （もっと読む）

【課題】低コストで高スループットなプリント技術を使用した不揮発性メモリセルを提供する。
【解決手段】同一水平レベルにおいて所定の距離で離間している第１及び第２の半導体アイランドであって、第１の半導体アイランド２が制御ゲートを構成し、第２の半導体アイランド３がソース端子及びドレイン端子を構成する、当該第１及び第２の半導体アイランドと、第１の半導体アイランド２の少なくとも一部の上のゲート誘電体層４と、第２半導体アイランドの少なくとも一部の上のトンネリング誘電体層５と、ゲート誘電体層４とトンネリング誘電体層５の少なくとも一部の上のフローティングゲート７と、制御ゲート２並びにソース端子及びドレイン端子に電気的に接触する金属層と、を備える。一つの効果的な実施形態では、不揮発性メモリセルを、「全プリント」加工技術を使用して製造することができる。 （もっと読む）

【課題】誤書込みを防止することが可能な記憶装置を提供する。
【解決手段】複数のメモリセルが直列に接続されたＮＡＮＤセルユニットと、ＮＡＮＤセルユニットの一方の端子に接続する第１の選択トランジスタと、ＮＡＮＤセルユニットの他方の端子に接続する第２の選択トランジスタと、第１の選択トランジスタと接続するソース線と、該ソース線と交差し、且つ第２の選択トランジスタと接続するビット線とを有し、第１の選択トランジスタ及び第２の選択トランジスタは、チャネル領域が酸化物半導体層で形成されたトランジスタである。 （もっと読む）

【課題】真空プロセスにおける接着層からの脱ガスを抑制するフレキシブル電子デバイスの製造方法、および脱ガスが少ないフレキシブル電子デバイス製造用の樹脂層付積層基板ならびにフレキシブル電子デバイス製造部材を提供する。
【解決手段】寸法安定性に優れた支持基板３０に接着層２０を介して可撓性基板２２を接着した後に熱処理を行うことで接着層２０の揮発成分の少なくとも一部を放出させ、かつ接着層２０の露出部を覆う樹脂層２４を設けることにより、接着層２０からの脱ガスを抑制する。 （もっと読む）

【課題】安定した電流駆動能力を発揮させる。
【解決手段】アレイ基板２０の製造方法は、基板上にゲート電極２４ａを形成するゲート電極形成工程と、ゲート電極２４ａ上に不純物を含有するゲート絶縁膜２４ｂ、半導体膜ＳＭ、導電膜ＣＯの順で成膜する成膜工程と、導電膜ＣＯ上にレジストＲＳを塗布し、そのレジストＲＳに対してフォトマスクを介して露光を行った後に現像を行うことでレジストＲＳをパターニングするレジストパターニング工程と、パターニングされたレジストＲＳをマスクとして導電膜ＣＯをエッチングすることで開口領域ＯＰを挟んで配されるソース電極２４ｄ及びドレイン電極２４ｅを形成する導電膜パターニング工程と、開口領域ＯＰから半導体膜ＳＭを介してゲート絶縁膜２４ｂに含有される不純物を脱離させる不純物脱離工程とを含む。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）

【課題】光学調整に困難を伴うことなく、３以上のレーザビームを照射面にて合成し、高出力で生産性を向上させることができるレーザを照射する技術の提供。
【解決手段】その技術は、波長の互いに異なるレーザ発振器とダイクロイックミラー、又はそれに加えて偏光子を用いてレーザビームを合成し、高出力で生産性を向上させレーザを照射するものであり、例えばレーザ発振器から射出されたレーザ光１をダイクロイックミラー１を通過させ、レーザ光１とは波長の異なるレーザ発振器から射出されたレーザ光２をダイクロイックミラー１で反射させてレーザ光を合成し、合成されたレーザ光を照射レーザ光とし、照射レーザ光を照射面上に投影するものである。 （もっと読む）

【課題】透明導電膜上層に形成される絶縁膜の膜浮きの発生を防止或いは抑制し、歩留り或いは信頼性を向上することの可能な薄膜トランジスタアレイ基板、及び液晶表示装置を得る。
【解決手段】この発明のＴＦＴアレイ基板１００においては、ＴＦＴ５１と、ソース電極５３及びドレイン電極５４、並びにソース電極５３及びドレイン電極５４と同一材料により同層に形成される金属パターン５の何れかに直接重なり形成される透明導電膜パターン６と、透明導電膜パターン６上を含むゲート絶縁膜８上を覆う上層絶縁膜９を備え、少なくとも額縁領域４２に形成される透明導電膜パターン６は、ソース電極５３、ドレイン電極５４或いは金属パターン５のパターン端面を覆うことなく形成される。 （もっと読む）

【課題】さらなる低温プロセス（３５０℃以下、好ましくは３００℃以下）を実現し、安価な半導体装置を提供する。
【解決手段】本発明は、結晶構造を有する半導体層１０３を形成した後、イオンドーピング法を用いて結晶質を有する半導体層１０３の一部にｐ型不純物元素及び水素元素を同時に添加して不純物領域１０７（非晶質構造を有する領域）を形成した後、１００〜３００℃の加熱処理を行うことにより、低抵抗、且つ非晶質な不純物領域１０８を形成し、非晶質な領域のままでＴＦＴのソース領域またはドレイン領域とする。 （もっと読む）