電気光学装置の製造方法
【課題】テトラエトキシシラン等のシラン系有機材料を用いたプラズマCVD法によりシリケートガラスを形成した場合でも、シリケートガラスから半導体層へのフッ素の侵入を防止することのできる電気光学装置の製造方法を提供すること。
【解決手段】液晶装置の製造方法において、ゲート電極3cの形成工程、低濃度不純物導入工程、および高濃度不純物導入工程を行った後、シランガス等のシラン系無機原料を用いたCVD法により第1絶縁膜411を形成する。次に、第1アニール工程において第1絶縁膜411をアニールした後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜412を形成する。
【解決手段】液晶装置の製造方法において、ゲート電極3cの形成工程、低濃度不純物導入工程、および高濃度不純物導入工程を行った後、シランガス等のシラン系無機原料を用いたCVD法により第1絶縁膜411を形成する。次に、第1アニール工程において第1絶縁膜411をアニールした後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜412を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気光学装置用基板に電界効果型トランジスターが形成された電気光学装置の製造方法に関するものである。
【背景技術】
【0002】
液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置で用いられる素子基板には、LDD(Lightly Doped Drain)構造の電界効果型トランジスターからなる画素トランジスターが複数形成されており、かかる複数の画素トランジスターを順次オン・オフさせることにより、複数の画素を順次駆動する。
【0003】
かかる電気光学装置の製造工程では、図10に示すように、素子基板に半導体層を形成する半導体層形成工程ST51を行った後、半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程ST52、およびゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程ST53を行う。次に、半導体層においてゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに(低濃度不純物導入工程ST54)、低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する(高濃度不純物導入工程ST55)。次に、テトラエトキシシランを用いたCVD法によりシリケートガラスからなる層間絶縁膜を形成する層間絶縁膜成膜工程ST56を行った後、アニール工程ST57(不純物拡散工程)を行い、シリケートガラスからなる層間絶縁膜の改質と半導体層内での不純物の拡散とを行う(特許文献1参照)。かかるシリケートガラスからなる層間絶縁膜は、成膜速度が高いという利点がある。また、シリケートガラスからなる層間絶縁膜では、ゲート電極の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合、段差切れが発生しにくいという利点がある。
【0004】
また、従来技術として、高濃度不純物導入工程の次に、シランガス等のシラン系無機原料を用いたCVD(Chemical Vapor Deposition)法およびArスパッタリング(High Density Plasma)法により第1絶縁膜を成膜する第1絶縁膜成膜工程と、前記第1絶縁膜の表面側にテトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を成膜する第2絶縁膜成膜工程と、前記第2絶縁膜をアニールする第1アニール工程と、を有していることが知られている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−147813号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
このようにして製造される電気光学装置において、nチャネル型の画素トランジスターをオフ状態とするには、通常、ゲートに0Vの電圧を印加するが、かかるオフ時のリーク電流を低減するには、画素トランジスターの低濃度領域を形成する際の不純物のドーズ量を比較的大きな値に設定するのが好ましい。例えば、研究段階での評価結果によれば、ドーズ量を1.75×1013/cm2以上に設定することが好ましい。しかしながら、従来の製造方法で電気光学装置を実際の量産設備で製造すると、ドーズ量が1.75×1013/cm2以上になると素子基板に形成した画素トランジスターにおいて、オフリーク電流の高い画素トランジスターの発生率が増大することがある。より具体的には、電気光学装置を実際の量産設備で製造した場合、図11に示すように、ドーズ量を1.25×1013/cm2から1.75×1013/cm2まで増大させるに伴って、画素トランジスター30のパネル当りのリーク異常発生個数が低減する傾向にあるが、ドーズ量が2.00×1013/cm2以上になると、オフリーク電流の大きく、輝度が高い輝点の画素トランジスターの発生率が増大することがある。このため、従来は、ドーズ量を1.25×1013/cm2程度に抑えざるを得ないという問題点がある。また、不均一なフッ素の混入により、シート抵抗が低くなってしまい、制御できないという問題もある。
【0007】
かかる問題点について鋭意検討した結果、上記問題点の原因は、半導体層へのフッ素の侵入に起因するという知見を得た。すなわち、絶縁膜を形成する成膜室をCF4、NF3、C2F6等のフッ素系ガスによってクリーニングした後、素子基板上に絶縁膜を形成すると、クリーニングの際に成膜室の壁面等に残っていた微量のフッ素が絶縁膜中に混入し、かかるフッ素が半導体層に侵入して、ドーズ量を高く設定した場合にオフリーク電流を増大させるのである。特に、テトラエトキシシラン等のシラン系有機原料を用いた成膜室では、シランガス等のシラン系無機原料を用いる成膜室より、パーティクルが発生しやすいため、クリーニングの際、成膜室の壁面等にフッ素が残留しやすい。また、成膜室をクリーニングする頻度も高い。かといって、ドーズ量を大きく設定することを目的に、クリーニング後、多大な手間と長い時間とをかけて成膜室からフッ素を完全にパージするという方策では、生産性が著しく低下するとともに、フッ素に起因する不具合の発生を完全に防止できないという問題点がある。
【0008】
また、上記従来技術において、テトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を成膜する第2絶縁膜成膜工程と、第2絶縁膜をアニールする第1アニール工程とを行なうと、フッ素が拡散し、半導体層内へ混入した場合は、リーク異常発生率を制御することが非常に困難である。フッ素が混入した半導体層では、見かけ上、n型に働き、リンの低濃度不純物導入量(ドーズ量)によるシート抵抗依存性が小さくなる。そうなることで、相反する挙動を示す2種類のリーク異常が発生し易くなり、高輝度化が進む製品においてTN液晶では輝点(VA液晶では黒点)発生の問題が生じる。以降、この不良発生を輝点と呼ぶ。
【0009】
上記2種類のリーク異常は、相対的に低濃度不純物導入量(シート抵抗が高い)が少なくなると増加する第1モードと、低濃度不純物導入量が多くなると増加する第2モードとが考えられ、ゲート電位0Vにおいては、上記第1モードは他の画素に比べて暗めの輝度を持つ輝点であり、パネル当りの発生個数は比較的多い特徴を持つ。また、第2モードは明るめの輝度を持つ輝点であり、発生個数は比較的少ない特徴を持つことが確認されている。
【0010】
しかし、最適な低濃度不純物導入量(ドーズ量)が存在するものの、混入するフッ素量の分布がばらつくことで、各画素のシート抵抗もばらつくことになる結果、最適なドーズ量であっても面内画素のリークバラツキ異常が発生するという問題がある。
【0011】
以上の問題点に鑑みて、本発明の課題は、テトラエトキシシラン等のシラン系有機材料を用いたプラズマCVD法によりシリケートガラスを形成した場合でも、シリケートガラスから半導体層へのフッ素の侵入を抑制することのできる電気光学装置の製造方法を提供することにある。
【課題を解決するための手段】
【0012】
上記課題を解決するために、本発明に係る電気光学装置の製造方法は、少なくとも、電気光学装置用素子基板の基板本体の一方面側に半導体層を形成する半導体層形成工程と、前記半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程と、前記半導体層において前記ゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに、前記低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する不純物導入工程と、前記ゲート電極の表面側にシランガス等のシラン系無機原料を用いたCVD(Chemical Vapor Deposition)法(化学気相成長法)により第1絶縁膜を成膜する第1絶縁膜成膜工程と、前記第1絶縁膜をアニールする第1アニール工程と、前記第1絶縁膜の表面側にテトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を成膜する第2絶縁膜成膜工程と、を有することを特徴とする。
【0013】
本発明では、不純物導入工程を行った後、第1絶縁膜成膜工程において第1絶縁膜を形成し、その後、第1アニール工程において第1絶縁膜をアニールする。ここで、第1絶縁膜は、シランガス等のシラン系無機原料を用いたCVD法により形成した絶縁膜であるため、フッ素が含まれていないか、含まれている場合でも極めて少ない。また、第1アニール工程において第1絶縁膜をアニールすると、半導体層の活性化が進み、さらに第1絶縁膜が改質されてフッ素が侵入しにくい膜となる。従って、第1アニール工程の後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を形成した際、成膜室のクリーニングに起因するフッ素を第2絶縁膜が含んでいる場合でも、第1絶縁膜がバリアーとして機能するので、第2絶縁膜に含まれていたフッ素は半導体層に到達しない。それ故、電界効果型トランジスター(電極トランジスター)のオフリーク特性が向上する。また、本発明によれば、シリケートガラスに起因するフッ素の問題が解消されたので、シリケートガラスの特徴を活かすことができる。すなわち、シリケートガラスからなる第2絶縁膜は、成膜速度が高いという利点を有するとともに、下層側の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合に段差切れや配線ショートが発生しにくいという利点を有しており、本発明によれば、かかる利点を活かすことができる。
【0014】
本発明において、前記第1アニール工程におけるアニール温度は1100±100℃であることが好ましい。かかる温度条件であれば、半導体層に導入した不純物を半導体層の内部で拡散させることができるので、かかる拡散のためのアニール(活性化工程)を別途、行う必要がない。
【0015】
本発明において、前記第2絶縁膜成膜工程の後、前記第2絶縁膜をアニールする第2アニール工程を有することが好ましい。かかる構成によれば、第2絶縁膜を改質することができる。従って、第1絶縁膜と第2絶縁膜とにおいてエッチング速度の面内均一性を同等とすることができるので、第1絶縁膜と第2絶縁膜とを貫通するコンタクトホールを形成する際のエッチングを安定して行うことができる。
【0016】
本発明において、前記第2アニール工程におけるアニール温度は、例えば900±50℃である。
【0017】
本発明において、前記不純物導入工程における前記低濃度の不純物のドーズ量は、1.75×1013/cm2から2.25×1013/cm2であることが好ましい。特に、前記低濃度の不純物のドーズ量は、2.00×1013/cm2であることが好ましい。かかる構成によれば、電界効果型トランジスター(画素トランジスター)のオフリーク特性をさらに向上することができる。
【0018】
本発明においては、さらに、前記第1絶縁膜成膜工程と前記第2絶縁膜成膜工程との間に中間絶縁膜を成膜する中間絶縁膜成膜工程を行ってもよい。
【0019】
本発明に係る電気光学装置の製造方法は、液晶装置の製造方法として利用することができる。
【図面の簡単な説明】
【0020】
【図1】本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図である。
【図2】本発明を適用した液晶装置に用いた液晶パネルの説明図である。
【図3】本発明を適用した液晶装置の画素の説明図である。
【図4】本発明を適用した液晶装置の製造工程の要部を示す説明図である。
【図5】本発明を適用した液晶装置の製造工程の要部を示す工程断面図である。
【図6】本発明を適用した液晶装置の製造工程の要部を示す工程断面図である。
【図7】本発明に係る液晶装置の製造方法によって画素トランジスターのリーク異常発生率が低減する様子を示す説明図である。
【図8】本発明に係る液晶装置の製造方法において第1アニール工程の時間を変えた場合に画素トランジスターのリーク異常発生率が変化する様子を低濃度不純物導入工程でのドーズ量との関係で示す説明図である。
【図9】本発明を適用した液晶装置を用いた投射型表示装置の概略構成図である。
【図10】従来の液晶装置の製造工程の要部を示す説明図である。
【図11】従来の液晶装置のリーク異常発生率を低濃度不純物導入工程でのドーズ量との関係で示す説明図である。
【発明を実施するための形態】
【0021】
図面を参照して、本発明の実施の形態を説明する。以下に説明する形態では、各種の電気光学装置の製造方法のうち、液晶装置の製造方法に本発明を適用した場合を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側(対向基板が位置する側)を意味し、下層側とは素子基板の基板本体が位置する側を意味する。
【0022】
[液晶装置への適用例]
(全体構成)
図1は、本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図である。なお、図1は、あくまで電気的な構成を示すブロック図であるため、容量線等が延在している方向等、レイアウトについては模式的に示してある。
【0023】
図1において、本形態の液晶装置100は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10a(画素領域)を備えている。液晶パネル100pにおいて、後述する素子基板10(図2等を参照)では、画像表示領域10aの内側で複数本のデータ線6aおよび複数本の走査線8aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線8aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
【0024】
素子基板10において、画像表示領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線8aに電気的に接続しており、走査信号を各走査線8aに順次供給する。
【0025】
各画素100aにおいて、画素電極9aは、後述する対向基板20(図2等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に蓄積容量55が付加されている。本形態では、蓄積容量55を構成するために、複数の画素100aに跨る容量線5bが形成されている。本形態において、容量線5bは、共通電位Vcomが印加された共通電位線6tに導通している。
【0026】
(液晶パネル100pの構成)
図2は、本発明を適用した液晶装置100に用いた液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
【0027】
図2(a)、(b)に示すように、液晶パネル100pでは、素子基板10と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材107aが配合されている。
【0028】
かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、シール材107の内周縁と画像表示領域10aの外周縁との間には、略四角形の周辺領域10bが額縁状に設けられている。素子基板10において、画像表示領域10aの外側では、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。なお、端子102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
【0029】
詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、一方面10s側の画像表示領域10aには、図1を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には配向膜16が形成されている。
【0030】
また、素子基板10の一方面10s側において、周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9b(図2(b)参照)が形成されている。ダミー画素電極9bについては、ダミーの画素トランジスターと電気的に接続された構成、ダミーの画素トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極9bは、素子基板10において配向膜16が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。また、ダミー画素電極9bを所定の電位に設定すれば、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止することができる。
【0031】
対向基板20において素子基板10と対向する一方面側には共通電極21が形成されており、共通電極21の上層には配向膜26が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。また、対向基板20において素子基板10と対向する一方面側には、共通電極21の下層側に遮光層29が形成されている。本形態において、遮光層29は、画像表示領域10aの外周縁に沿って延在する額縁部分29aとして形成されており、額縁部分29aは、見切りとして機能する。ここで、額縁部分29aの外周縁は、シール材107の内周縁との間に隙間を隔てた位置にあり、額縁部分29aとシール材107とは重なっていない。なお、対向基板20において、遮光層29は、隣り合う画素電極9aにより挟まれた画素間領域10fと重なる領域等にブラックマトリクス部分29bとしても形成されている。
【0032】
液晶パネル100pにおいて、シール材107より外側には、対向基板20の一方面側(素子基板10と対向する面側)の角部分に、基板間導通用電極25tが形成されており、素子基板10の一方面側(対向基板20と対向する面側)には、対向基板20の角部分(基板間導通用電極25t)と対向する位置に基板間導通用電極8tが形成されている。基板間導通用電極8tは、共通電位Vcomが印加された共通電位線6tに導通しており、共通電位線6tは、端子102のうち、共通電位印加用の端子102aに導通している。基板間導通用電極8tと基板間導通用電極25tとの間には、導電粒子を含んだ基板間導通材109が配置されており、対向基板20の共通電極21は、基板間導通用電極8t、基板間導通材109および基板間導通用電極25tを介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材107は、略四角形である。但し、シール材107は、対向基板20の角部分と重なる領域では基板間導通用電極8t、25tを避けて内側を通るように設けられており、シール材107の角部分は略円弧状である。
【0033】
かかる構成の液晶装置100において、画素電極9aおよび共通電極21をITO(Indium Tin Oxide)膜やIZO(Indium Zinc Oxide)膜等の透光性導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、画素電極9aおよび共通電極21のうち、例えば、共通電極21を透光性導電膜により形成し、画素電極9aをアルミニウム膜等の反射性導電膜により形成すると、反射型の液晶装置を構成することができる。液晶装置100が反射型である場合、素子基板10および対向基板20のうち、対向基板20の側から入射した光が素子基板10で反射して出射される間に変調されて画像を表示する。液晶装置100が透過型である場合、素子基板10および対向基板20のうち、例えば、対向基板20の側から入射した光が素子基板10を透過して出射される間に変調されて画像を表示する。
【0034】
液晶装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20あるいは素子基板10には、カラーフィルター(図示せず)が形成される。また、液晶装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、液晶装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
【0035】
本形態において、液晶装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる透過型の液晶装置であって、対向基板20から入射した光が素子基板10を透過して出射される場合を中心に説明する。また、本形態において、液晶装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。
【0036】
(画素の具体的構成)
図3は、本発明を適用した液晶装置100の画素の説明図であり、図3(a)、(b)は各々、素子基板10において隣り合う画素の平面図、および図3(a)のF−F′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図3(a)では、各領域を以下の線
走査線8a=太い実線
半導体層1a=細くて短い点線
データ線6aおよび中継電極6b=一点鎖線
容量線5b=二点鎖線
ドレイン電極(容量電極層)4a=細い実線
画素電極9a=太くて短い破線
ゲート電極3a=細くて長い破線
で表してある。
【0037】
図3(a)に示すように、素子基板10上には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた縦横の画素間領域10fと重なる領域に沿ってデータ線6aおよび走査線8aが形成されている。より具体的には、画素間領域10fのうち、第1方向Yに延在する第1画素間領域10gと重なる領域に沿って走査線8aが延在し、第1方向Yと交差する第2方向Xに沿って延在する第2画素間領域10hと重なる領域に沿ってデータ線6aが延在している。データ線6aおよび走査線8aは各々、直線的に延びており、データ線6aと走査線8aとが交差する領域に対応して、電界効果型トランジスターからなる画素トランジスター30が形成されている。また、素子基板10上には、走査線8aと重なるように、図1を参照して説明した容量線5b(容量電極層)が形成されている。
【0038】
図3(a)、(b)に示すように、素子基板10は、石英基板やガラス基板等の透光性の基板本体10wの液晶層50側の表面(一方面10s側)に形成された画素電極9a、画素トランジスター30、および配向膜16を主体として構成されており、対向基板20は、石英基板やガラス基板等の透光性の基板本体20w、その液晶層50側の表面(素子基板10と対向する一方面側)に形成された共通電極21、および配向膜26を主体として構成されている。
【0039】
素子基板10において、基板本体10wの一方面側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる走査線8aが形成されている。本形態において、走査線8aは、タングステンシリサイド(WSi)等の遮光性導電膜から構成されており、画素トランジスター30に対する遮光膜としても機能している。本形態において、走査線8aは、厚さが200nm程度のタングステンシリサイドからなる。なお、基板本体10wと走査線8aとの間には、シリコン酸化膜等の絶縁膜が設けられることもある。
【0040】
基板本体10wの一方面10s側において、走査線8aの上層側には、シリコン化合物からなる絶縁膜12が形成されており、かかる絶縁膜12の表面に、半導体層1aを備えた画素トランジスター30が形成されている。本形態において、絶縁膜12は、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリコン酸化膜(シリケートガラスも含む。)や、シリコン窒化膜からなる。かかる絶縁膜12は、シランガス(SiH4)、2塩化シラン(SiCl2H2)、TEOS(テトラエトキシシラン/テトラ・エチル・オルソ・シリケート/Si(OC2H5)4)、TEB(テトラ・エチル・ボートレート)、TMOP(テトラ・メチル・オキシ・フォスレート)等を用いた常圧CVD法、減圧CVD法、あるいはプラズマCVD等により形成される。絶縁膜12の膜厚は、例えば約500〜2000nm程度である。
【0041】
本形態において、絶縁膜12は、高密度プラズマ源を利用した高密度プラズマCVD法により形成したシリコン酸化膜121と、温度が700〜900℃の高温条件での減圧CVD法により形成したシリコン酸化膜122との2層構造を有している。シリコン酸化膜121を成膜する際の原料ガスは、シランガス(SiH4)と酸素ガス(O2)との混合ガスであり、シリコン酸化膜122を成膜する際の原料ガスは、シランガス(SiH4)と亜酸化窒素ガス(N2O)との混合ガスである。
【0042】
画素トランジスター30は、データ線6aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの長さ方向と直交する方向に延在して半導体層1aの長さ方向の中央部分に重なるゲート電極3aとを備えている。また、画素トランジスター30は、半導体層1aとゲート電極3aとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3aに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびドレイン領域1cを備えている。本形態において、画素トランジスター30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gの両側に低濃度領域1b1、1c1を備え、低濃度領域1b1、1c1に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域1b2、1c2を備えている。
【0043】
半導体層1aは、ポリシリコン膜(多結晶シリコン膜)等によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2aと、温度が700〜900℃の高温条件での減圧CVD法により形成されたシリコン酸化膜からなる第2ゲート絶縁層2bとの2層構造からなる。第2ゲート絶縁層2bを成膜する際の原料ガスは、シランガス(SiH4)と亜酸化窒素ガス(N2O)との混合ガスである。
【0044】
ゲート電極3aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなり、半導体層1aの両側において、ゲート絶縁層2および絶縁膜12を貫通するコンタクトホール12aを介して走査線8aに導通している。本形態において、ゲート電極3aは、膜厚が100nm程度の導電性のポリシリコン膜3a1と、膜厚が100nm程度のタングステンシリサイド膜3a2との2層構造を有している。
【0045】
なお、半導体層1aを長辺方向が走査線8aの延在方向に向くように形成する一方、ゲート電極3aを長辺方向がデータ線6aの延在方向に向くように形成してもよい。また、本形態では、液晶装置100を透過した後の光が他の部材で反射した際、かかる反射光が半導体層1aに入射して画素トランジスター30で光電流に起因する誤動作が発生することを防止することを目的に、走査線8aを遮光膜により形成してある。但し、走査線をゲート絶縁層2の上層に形成し、その一部をゲート電極3aとしてもよい。この場合、図3に示す走査線8aは、遮光のみを目的として形成されることになる。
【0046】
ゲート電極3aの上層側には、NSG、PSG、BSG、BPSG等のシリコン酸化膜等からなる透光性の層間絶縁膜41が形成されている。本形態において、層間絶縁膜41は、高密度プラズマ源を利用した高密度プラズマCVD法により形成したシリコン酸化膜からなる第1絶縁膜411と、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリケートガラスからなる第2絶縁膜412との2層構造を有している。第1絶縁膜411を成膜する際の原料ガスは、シランガス(SiH4)と酸素ガス(O2)との混合ガスである。なお、第2絶縁膜412を形成するにあたっては、テトラエトキシシランとオゾン(O3)ガスとを用いた常圧CVDを用いてもよい。本形態において、第1絶縁膜411の厚さは300nm程度であり、第2絶縁膜412の厚さは100nm程度である。
【0047】
層間絶縁膜41の上層には、ドレイン電極4aが形成されている。ドレイン電極4aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、ドレイン電極4aは、膜厚が100nm程度のTiN膜からなる。ドレイン電極4aは、半導体層1aのドレイン領域1c(画素電極側ソースドレイン領域)と一部が重なるように形成されており、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール7cを介してドレイン領域1cに導通している。
【0048】
ドレイン電極4aの上層側には透光性の誘電体層42が形成されており、かかる誘電体層42の上層側には容量線5bが形成されている。誘電体層42としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。容量線5bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、容量線5bは、膜厚が100nm程度のTiN膜と、膜厚が200nm程度のAl膜と、膜厚が100nm程度のTiN膜との3層構造を有している。ここで、容量線5bは、誘電体層42を介してドレイン電極4aと重なっており、蓄積容量55を構成している。
【0049】
容量線5bの上層側には層間絶縁膜43が形成されており、かかる層間絶縁膜43の上層側には、データ線6aと中継電極6bとが同一の導電膜により形成されている。層間絶縁膜43は、NSG、PSG、BSG、BPSG等のシリコン酸化膜や、シリコン窒化膜からなり、常圧CVD法、減圧CVD法、あるいはプラズマCVD等により形成される。データ線6aと中継電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、データ線6aおよび中継電極6bは、膜厚が20nmのチタン(Ti)膜、膜厚が50nmの窒化チタン(TiN)膜、膜厚が350nmのアルミニウム(Al)膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有している。データ線6aは、層間絶縁膜43、誘電体層42、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール7aを介してソース領域1b(データ線側ソースドレイン領域)に導通している。中継電極6bは、層間絶縁膜43および誘電体層42を貫通するコンタクトホール7bを介してドレイン電極4aに導通している。
【0050】
データ線6aおよび中継電極6bの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜44が形成されており、かかる層間絶縁膜44の上層側には、ITO(Indium Tin Oxide)膜等の透光性導電膜からなる画素電極9aが形成されている。層間絶縁膜44は、例えば、NSG、PSG、BSG、BPSG等のシリコン酸化膜や、シリコン窒化膜からなり、常圧CVD法、減圧CVD法、あるいはプラズマCVD等により形成される。本形態において、層間絶縁膜44は、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜と、PSG、BSG、BPSG等のドープトシリケートガラス膜との2層構造からなる。画素電極9aは、中継電極6bと部分的に重なっており、層間絶縁膜44を貫通するコンタクトホール7dを介して中継電極6bに導通している。層間絶縁膜44の表面は平坦面になっており、かかる平坦面上に画素電極9aが形成されている。
【0051】
画素電極9aの表面には配向膜16が形成されている。配向膜16は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al2O3、In2O3、Sb2O3、Ta2O5等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。配向膜16と画素電極9aとの層間にはシリコン酸化膜やシリコン窒化膜等の透光性の保護膜17が形成され、かかる保護膜17によって、画素電極9aの間に形成された凹部が埋められている。かかる構成によれば、配向膜16を平坦面に形成することができる。
【0052】
対向基板20では、石英基板やガラス基板等の透光性の基板本体20wの液晶層50側の表面(素子基板10に対向する側の面)に、遮光層29、およびITO膜等の透光性導電膜からなる共通電極21が形成されており、かかる共通電極21を覆うように配向膜26が形成されている。配向膜26は、配向膜16と同様、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜26は、SiOX(x<2)、SiO2、TiO2、MgO、Al2O3、In2O3、Sb2O3、Ta2O5等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。なお、配向膜26と共通電極21との層間にシリコン酸化膜やシリコン窒化膜等の保護膜を形成することもある。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負のネマチック液晶化合物を垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。
【0053】
なお、図1および図2を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、画素トランジスター30の製造工程の一部を利用して形成されたものである。このため、素子基板10においてデータ線駆動回路101および走査線駆動回路104が形成されている領域も、図3(b)に示す断面構成と略同様な断面構成を有している。
【0054】
(液晶装置100の製造方法)
図4は、本発明を適用した液晶装置100の製造工程の要部を示す説明図である。図5および図6は、本発明を適用した液晶装置100の製造工程の要部を示す工程断面図である。なお、以下に説明する工程は、素子基板10を多数取りできる大型基板の状態で行われるが、以下の説明では、サイズにかかわらず、素子基板10として説明する。また、以下の説明では、画素トランジスター30をnチャネル型の電界効果型トランジスターとして形成する場合を例示する。
【0055】
本形態の液晶装置100の製造工程のうち、素子基板10を形成する工程では、図4、図5および図6に示す各工程を行う。具体的には、まず、図5(a)に示すように、走査線8aおよび絶縁膜12を形成した後、半導体層形成工程ST1では、絶縁膜12の表面側に島状のポリシリコン膜からなる半導体層1aを形成する。かかる半導体層1aを形成するにあたっては、まず、絶縁膜12の表面に約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)によって、約50〜200nmの厚さ、好ましくは約100nmの厚さのアモルファスシリコン膜を成膜する。次に、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは4〜6時間の熱処理を施すことにより、ポリシリコン膜を固相成長させる。固相成長させる方法としては、RTAを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザーアニールでもよい。その後、フォトリソグラフィー工程およびエッチング工程によりポリシリコン膜をパターニングして島状の半導体層1aを形成する。
【0056】
次に、図5(b)に示すゲート絶縁層形成工程ST2では、半導体層1aの表面側に厚さが約20〜150nm、好ましくは約30〜100nmのゲート絶縁層2を形成する。本形態では、半導体層1aを約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化して第1ゲート絶縁層2aを形成した後、温度が700〜900℃の高温条件での減圧CVD法により、第2ゲート絶緑層2bを形成する。第2ゲート絶緑層2bを成膜する際の原料ガスは、シランガス(SiH4)と亜酸化窒素ガス(N2O)との混合ガスである。
【0057】
次に、図5(c)に示すように、コンタクトホール形成工程において、反応性イオンエッチングや反応性イオンビームエッチング等のドライエッチングにより、ゲート絶縁層2および絶縁膜12を貫通するコンタクトホール12aを形成した後、ゲート電極形成工程ST3において、ゲート電極3aを形成する。本形態では、ドープトシリコン膜およびタングステンシリサイド膜を順次成膜した後、パターニングし、ポリシリコン膜3a1とタングステンシリサイド膜3a2との2層構造を有するゲート電極3aを形成する。なお、ゲート電極3aを形成する前に、半導体層1aのチャネル領域に対して、イオン注入等により不純物を注入するチャネルドープを行うこともある。
【0058】
次に、図5(d)、(e)示す不純物導入工程を行う。かかる不純物導入工程においては、まず、図5(d)に示す低濃度不純物導入工程において、半導体層1aのうち、ゲート電極3aと重なるチャネル予定領域(図3(b)に示すチャネル領域1gの形成予定領域)に隣接する第1領域1d1、1e1(図3(b)に示す低濃度領域1b1、1c1の形成領域)にリンイオン等のn型の不純物を少ないドーズ量で導入する。本形態では、図3(b)に示すソース領域1bおよびドレイン領域1cの形成予定領域全体にリンイオン等のn型の不純物を少ないドーズ量で導入する。その際の不純物のドーズ量は、例えば1.75〜2.25×1013/cm2である。かかる低濃度不純物導入工程ST4においては、ゲート電極3aをマスクとして不純物を導入する。従って、第1領域1d1、1e1は、ゲート電極3aに対して自己整合的に設定される。なお、不純物が導入されなかった領域がチャネル領域1gとなる。
【0059】
次に、図5(e)に示す高濃度不純物導入工程ST5において、ゲート電極3aを広めに覆うマスク90を形成し、この状態で、半導体層1aのうち、チャネル予定領域から離間した第2領域1d2、1e2に対してリンイオン等のn型の不純物を多いドーズ量で導入する。その際の不純物のドーズ量は、例えば1×1015/cm2である。なお、低濃度不純物導入工程と高濃度不純物導入工程の順序は逆であってもよい。また、不純物を導入した後、イオン注入によって発生した半導体層1aおよびゲート絶縁層2の結晶欠陥を修復させるために低温アニールを実施することもある。かかる低温アニールは、例えば、温度が650〜950℃でアニール時間が約30〜90分程度であり、不純物の拡散には不十分な温度であるが、半導体層1aの格子欠陥の修復等には十分な条件である。
【0060】
次に、図6(a)〜(d)に示す層間絶縁膜41の形成工程を行う。かかる層間絶縁膜41の形成工程では、まず、図6(a)に示す第1絶縁膜成膜工程ST6において、高密度プラズマ源を利用した高密度プラズマCVD法により、厚さが300nm程度のシリコン酸化膜からなる第1絶縁膜411を形成する。第1絶縁膜411を成膜する際の原料ガスは、シランガス(SiH4)と酸素ガス(O2)との混合ガスである。かかる高密度プラズマCVD法では、アルゴン(Ar)ガスを流しながら、プラズマを発生させるため、シリコン酸化膜を形成すると同時に、シリコン酸化膜がスパッタエッチングされる。このため、角部分のエッチングの速度が速いので、順テーパー形状となるので、上層側に第2絶縁膜412を形成する際の段差被覆性が高い。
【0061】
また、第1絶縁膜411の成膜は、100〜300℃と低い温度での成膜であり、次に熱履歴を高める為に不純物の活性化に対して低温アニール(700〜900℃)の代わりとして、第1絶縁膜成膜工程と第2絶縁膜成膜工程との間に、中間絶縁膜を50〜200nm程度、成膜しても良い。その場合、温度が700〜900℃の高温条件での減圧CVD法により形成する。中間絶緑膜を成膜する際の原料ガスは、シランガス(SiH4)と亜酸化窒素ガス(N2O)との混合ガスである。その場合、以下に説明する第1アニール工程ST7は、中間絶縁膜の成膜後、第2絶縁膜の成膜前に行なう。
【0062】
次に本形態では、図6(b)に示す第1アニール工程ST7において第1絶縁膜411をアニールし、第1絶縁膜411を緻密な絶縁膜に改質する。本形態では、第1アニール工程ST7におけるアニール温度は1100±100℃であり、アニール時間は300秒から500秒である。かかる第1アニール工程ST7の際、半導体層1aも加熱されるので、不純物が半導体層1a内で拡散する。その結果、ソース領域1bおよびドレイン領域1cの低濃度領域1b1、1c1が形成されるとともに、ソース領域1bおよびドレイン領域1cの高濃度領域1b2、1c2が形成される。このようにしてnチャネル型の電界効果型トランジスターからなる画素トランジスター30が形成される(活性化工程/不純物拡散工程)。かかる第1アニール工程ST7を行う際の雰囲気は、非酸化性雰囲気であって、窒素ガスのみや水素ガスと窒素ガスとの混合ガス、あるいは水素ガスと窒素ガスと他のガスとの混合ガス等の雰囲気中であってもよい。ここで、水素含有ガス中でアニールを行えば、第1絶縁膜411にフッ素が混入していた場合でも、かかる未結合のフッ素は、水素(原子状水素/活性水素)と結合し、フッ化水素として第1絶縁膜411から放出される。
【0063】
次に本形態では、図6(c)に示す第2絶縁膜成膜工程ST8において、第1絶縁膜411の表面側に、テトラエトキシシランを用いたプラズマCVD法により、厚さが100nm程度のシリケートガラスからなる第2絶縁膜412を成膜する。かかる成膜法では、成膜した膜の流動性が高いので、段差被覆性等に優れている。ここで、第2絶縁膜412の成膜は、枚葉式の成膜室で行われる。かかる成膜室は、CF4、NF3、C2F6等のフッ素系ガスによって1枚毎や定期的にクリーニングされ、その後、成膜室からフッ素を完全にパージした後、成膜が行われる。但し、成膜室の壁面等にフッ素が残留している可能性があり、その場合、第2絶縁膜412にフッ素が侵入することになる。但し、第2絶縁膜412の下層側に位置する第1絶縁膜411は、第1アニール工程ST7によって緻密な絶縁膜に改質されているので、フッ素に対するバリアーとして機能する。従って、第2絶縁膜412にフッ素が侵入している場合でも、かかるフッ素は半導体層1aに影響を及ぼすことは少ない。
【0064】
次に本形態では、図6(d)に示す第2アニール工程ST9において第2絶縁膜412をアニールし、第2絶縁膜412を緻密な絶縁膜に改質する。本形態では、第2アニール工程ST9におけるアニール温度は900±50℃であり、アニール時間は150秒から500秒である。かかる第2アニール工程ST9を行う際の雰囲気は、酸化性雰囲気あるいは非酸化性雰囲気のいずれであってもよく、水素ガスと窒素ガスとの混合ガス、あるいは水素ガスと窒素ガスと他のガスとの混合ガス等の雰囲気中であってもよい。ここで、水素含有ガス中でアニールを行えば、第1絶縁膜411にフッ素が混入していた場合でも、かかる未結合のフッ素は、水素(原子状水素/活性水素)と結合し、フッ化水素として第1絶縁膜411から一部放出される。また、比較的低温(800〜900℃)であれば、フッ素の拡散を抑えられるので窒素ガスのみのアニールでも良い。
【0065】
なお、上記の工程によって、図1等に示すデータ線駆動回路101や走査線駆動回路104には、nチャネル型の電界効果型トランジスターからなる駆動回路用トランジスターが形成される。なお、データ線駆動回路101や走査線駆動回路104のpチャネル型の電界効果型トランジスター(駆動回路用トランジスター)も同様な方法により形成することができる。しかる後には、周知の方法で、ドレイン電極4a、データ線6a、画素電極9a等を順次形成していく。
【0066】
(本形態の主な効果)
以上説明したように、本形態では、不純物導入工程(低濃度不純物導入工程ST4および高濃度不純物導入工程ST5)を行った後、第1絶縁膜成膜工程ST6において第1絶縁膜411を形成し、その後、第1アニール工程ST7において第1絶縁膜411をアニールする。ここで、第1絶縁膜411は、シランガス等のシラン系無機原料を用いたCVD法により形成した絶縁膜であるため、フッ素が含まれていないか、含まれている場合でも極めて少ない。また、第1アニール工程ST7において第1絶縁膜411をアニールすると、第1絶縁膜411が改質されてフッ素が侵入しにくい膜となる。従って、第1アニール工程ST7の後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜412を形成した際、成膜室のクリーニングに起因するフッ素を第2絶縁膜412が含んでいる場合でも、第1絶縁膜411がバリアーとして機能するので、第2絶縁膜412に含まれていたフッ素は半導体層1aに到達しにくい。それ故、電界効果型トランジスター(画素トランジスター30)のオフリーク特性が向上する。
【0067】
また、本形態によれば、第2絶縁膜412(シリケートガラス)に起因するフッ素の問題が解消されたので、シリケートガラスの特徴を活かすことができる。すなわち、シリケートガラスからなる第2絶縁膜412は、成膜速度が高いという利点を有するとともに、下層側の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合に段差切れや配線ショートが発生しにくいという利点を有しており、本形態によれば、かかる利点を活かすことができる。
【0068】
ここで、第1アニール工程ST7におけるアニール温度は1100±100℃である。このため、半導体層1aに導入した不純物を半導体層1aの内部で拡散させることができるので、かかる拡散のためのアニール(活性化工程)を別途、行う必要がない。
【0069】
また、本形態において、第2絶縁膜成膜工程ST8の後、第2絶縁膜412をアニールする第2アニール工程ST9を行うため、第2絶縁膜412を改質することができる。従って、第1絶縁膜411と第2絶縁膜412におけるエッチング速度の面内均一性を同等とすることができるので、第1絶縁膜411と第2絶縁膜412とを貫通するコンタクトホール7a、7cを形成する際のエッチングを安定して行うことができる。
【0070】
(低濃度不純物導入工程ST4におけるドーズ量との関係による効果)
図7および図8は、本発明の効果を示す説明図であり、図7は、本発明に係る液晶装置100の製造方法によって画素トランジスター30のリーク異常発生率が低減する様子を示す説明図である。図8は、本発明に係る液晶装置100の製造方法において第1アニール工程の時間を変えた場合に画素トランジスター30のリーク異常発生率が変化する様子を低濃度不純物導入工程ST4でのドーズ量との関係で示す説明図であり、図8(a)はアニール時間が300秒の結果を示すグラフ、および図8(b)は、アニール時間が500秒の結果を示すグラフである。
【0071】
また、本形態では、第2絶縁膜412に含まれていたフッ素が半導体層1aに影響を及ぼさないので、低濃度不純物導入工程ST4におけるドーズ量を最適化することにより、電界効果型トランジスター(画素トランジスター30)のオフリーク特性をさらに向上させることができる。より具体的には、研究段階での評価結果によれば、ドーズ量を1.75×1013/cm2以上に設定することが好ましいとの知見が得られており、本形態によれば、液晶装置100を実際の量産設備で製造した場合も、ドーズ量を1.75×1013/cm2以上に設定することにより、電界効果型トランジスター(画素トランジスター30)のオフリーク特性をさらに向上させることができる。すなわち、図7に実線L1で示すように、従来であれば、ドーズ量を増大させるに伴って、画素トランジスター30の第1モードのリーク異常発生個数が低減するが、ドーズ量が1.75×1013/cm2以上になると、第2モードのリーク異常発生個数が増大するため、多数有っても輝度が小さく、目立ち難いドーズ量を1.25×1013/cm2程度に設定する必要があった。これに対して、本形態によれば、第1アニール工程ST7の入れ替え等を行ったため、図7に実線L2で示すように、ドーズ量を1.75×1013/cm2以上に設定してもリーク異常発生率が減少する傾向にある。
【0072】
従って、本形態では、第1アニール工程ST7の時間を300秒に設定した場合の結果を図8(a)に示すように、低濃度不純物導入工程ST4におけるドーズ量を1.75×1013/cm2から2.25×1013/cm2に設定することにより、画素トランジスター30のリーク異常発生率をさらに低減することができる。また、第1アニール工程ST7の時間を500秒に設定した場合の結果を図8(b)に示すように、低濃度不純物導入工程ST4におけるドーズ量を1.75×1013/cm2から2.25×1013/cm2に設定することにより、画素トランジスター30のリーク異常発生率をさらに低減することができる。フッ素の混入状況によって、変わる可能性があるが、特に、ドーズ量を2.00×1013/cm2に設定することにより、画素トランジスター30のリーク異常発生率、発生個数をさらに低減することが可能となる。
【0073】
[他の実施の形態]
上記実施の形態では、透過型の液晶装置に用いる素子基板に電界効果型トランジスターおよび絶縁膜を形成する例を説明したが、反射型の液晶装置に用いる素子基板に電界効果型トランジスターおよび絶縁膜を形成する際に本発明を適用してもよい。
【0074】
上記実施の形態では、液晶装置用の素子基板に電界効果型トランジスターおよび絶縁膜を形成する例を説明したが、有機エレクトロルミネッセンス装置等、他の電気光学装置の素子基板に電界効果型トランジスターおよび絶縁膜を形成する際に本発明を適用してもよい。
【0075】
[電子機器への搭載例]
上述した実施形態に係る液晶装置100を適用した電子機器について説明する。図9は、本発明を適用した液晶装置を用いた投射型表示装置の概略構成図であり、図9(a)、(b)は各々、透過型の液晶装置100を用いた投射型表示装置の説明図、および反射型の液晶装置100を用いた投射型表示装置の説明図である。
【0076】
(投射型表示装置の第1例)
図9(a)に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117(液晶装置100)と、投射光学系118と、クロスダイクロイックプリズム119と、リレー系120とを備えている。
【0077】
光源112は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。
【0078】
ここで、ダイクロイックミラー113と光源112との間には、インテグレーター128及び偏光変換素子129が光源112から順に配置されている。インテグレーター128は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子129は、光源112からの光を例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。
【0079】
液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置100である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、液晶パネル115c及び第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光は、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。
【0080】
λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル115cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。
【0081】
なお、λ/2位相差板115a及び第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a及び第1偏光板115bが発熱によって歪むのを回避することができる。
【0082】
液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、液晶パネル116c及び第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光は、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、液晶パネル116cは、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。
【0083】
液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、液晶パネル117c及び第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光は、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。
【0084】
λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル117cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a及び第1偏光板117bは、ガラス板117eに接した状態で配置されている。
【0085】
リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光をリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光を液晶ライトバルブ117に向けて反射するように配置されている。
【0086】
クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜119bは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系118に向けて出射するように構成されている。
【0087】
なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を有効に合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光及び青色光をs偏光とし、ダイクロイック膜119a、119bを透過する緑色光をp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。
【0088】
(投射型表示装置の第2例)
図9(b)に示す投射型表示装置1000は、光源光を発生する光源部1021と、光源部1021から出射された光源光を赤、緑、青の3色に分離する色分離導光光学系1023と、色分離導光光学系1023から出射された各色の光源光によって照明される光変調部1025とを有している。また、投射型表示装置1000は、光変調部1025から出射された各色の像光を合成するクロスダイクロイックプリズム1027(合成光学系)と、クロスダイクロイックプリズム1027を経た像光をスクリーン(不図示)に投射するための投射光学系である投射光学系1029とを備えている。
【0089】
かかる投射型表示装置1000において、光源部1021は、光源1021aと、一対のフライアイ光学系1021d、1021eと、偏光変換部材1021gと、重畳レンズ1021iとを備えている。本形態においては、光源部1021は、放物面からなるリフレクタ1021fを備えており、平行光を出射する。フライアイ光学系1021d、1021eは、システム光軸と直交する面内にマトリックス状に配置された複数の要素レンズからなり、これらの要素レンズによって光源光を分割して個別に集光・発散させる。偏光変換部材1021gは、フライアイ光学系1021eから出射した光源光を、例えば図面に平行なp偏光成分のみに変換して光路下流側光学系に供給する。重畳レンズ1021iは、偏光変換部材1021gを経た光源光を全体として適宜収束させることにより、光変調部1025に設けた複数の液晶装置100を各々均一に重畳照明可能とする。
【0090】
色分離導光光学系1023は、クロスダイクロイックミラー1023aと、ダイクロイックミラー1023bと、反射ミラー1023j、1023kとを備える。色分離導光光学系1023において、光源部1021からの略白色の光源光は、クロスダイクロイックミラー1023aに入射する。クロスダイクロイックミラー1023aを構成する一方の第1ダイクロイックミラー1031aで反射された赤色(R)の光は、反射ミラー1023jで反射されダイクロイックミラー1023bを透過して、入射側偏光板1037r、p偏光を透過させ、s偏光を反射するワイヤーグリッド偏光板1032r、および光学補償板1039rを介して、p偏光のまま、赤色(R)用の液晶装置100に入射する。
【0091】
また、第1ダイクロイックミラー1031aで反射された緑色(G)の光は、反射ミラー1023jで反射され、その後、ダイクロイックミラー1023bでも反射されて、入射側偏光板1037g、p偏光を透過させ、p偏光を反射するワイヤーグリッド偏光板1032g、および光学補償板1039gを介して、p偏光のまま、緑色(G)用の液晶装置100に入射する。
【0092】
これに対して、クロスダイクロイックミラー1023aを構成する他方の第2ダイクロイックミラー1031bで反射された青色(B)の光は、反射ミラー1023kで反射されて、入射側偏光板1037b、p偏光を透過させ、s偏光を反射するワイヤーグリッド偏光板1032b、および光学補償板1039bを介して、p偏光のまま、青色(B)用の液晶装置100に入射する。
【0093】
なお、光学補償板1039r、1039g、1039bは、液晶装置100への入射光および出射光の偏光状態を調整することで、液晶層の特性を光学的に補償している。
【0094】
このように構成した投射型表示装置1000において、光学補償板1039r、1039g、1039bを経て入射した3色の光は各々、各液晶装置100において変調される。その際、液晶装置100から出射された変調光のうち、s偏光の成分光は、ワイヤーグリッド偏光板1032r、1032g、1032bで反射し、出射側偏光板1038r、1038g、1038bを介してクロスダイクロイックプリズム1027に入射する。クロスダイクロイックプリズム1027には、X字状に交差する第1誘電体多層膜1027aおよび第2誘電体多層膜1027bが形成されており、一方の第1誘電体多層膜1027aは赤色光(R)を反射し、他方の第2誘電体多層膜1027bは青色光(B)を反射する。従って、3色の光は、クロスダイクロイックプリズム1027において合成され、投射光学系1029に出射される。そして、投射光学系1029は、クロスダイクロイックプリズム1027で合成されたカラーの像光を、所望の倍率でスクリーン(図示せず。)投射する。
【0095】
(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
【0096】
(他の電子機器)
本発明を適用した液晶装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
【符号の説明】
【0097】
9a・・画素電極、10・・素子基板(電気光学装置用基板/液晶装置用基板)、10a・・画像表示領域、30・・画素トランジスター(電界効果型トランジスター)、411・・第1絶縁膜、412・・第2絶縁膜、50・・液晶層、100・・液晶装置(電気光学装置)
【技術分野】
【0001】
本発明は、電気光学装置用基板に電界効果型トランジスターが形成された電気光学装置の製造方法に関するものである。
【背景技術】
【0002】
液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置で用いられる素子基板には、LDD(Lightly Doped Drain)構造の電界効果型トランジスターからなる画素トランジスターが複数形成されており、かかる複数の画素トランジスターを順次オン・オフさせることにより、複数の画素を順次駆動する。
【0003】
かかる電気光学装置の製造工程では、図10に示すように、素子基板に半導体層を形成する半導体層形成工程ST51を行った後、半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程ST52、およびゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程ST53を行う。次に、半導体層においてゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに(低濃度不純物導入工程ST54)、低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する(高濃度不純物導入工程ST55)。次に、テトラエトキシシランを用いたCVD法によりシリケートガラスからなる層間絶縁膜を形成する層間絶縁膜成膜工程ST56を行った後、アニール工程ST57(不純物拡散工程)を行い、シリケートガラスからなる層間絶縁膜の改質と半導体層内での不純物の拡散とを行う(特許文献1参照)。かかるシリケートガラスからなる層間絶縁膜は、成膜速度が高いという利点がある。また、シリケートガラスからなる層間絶縁膜では、ゲート電極の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合、段差切れが発生しにくいという利点がある。
【0004】
また、従来技術として、高濃度不純物導入工程の次に、シランガス等のシラン系無機原料を用いたCVD(Chemical Vapor Deposition)法およびArスパッタリング(High Density Plasma)法により第1絶縁膜を成膜する第1絶縁膜成膜工程と、前記第1絶縁膜の表面側にテトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を成膜する第2絶縁膜成膜工程と、前記第2絶縁膜をアニールする第1アニール工程と、を有していることが知られている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−147813号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
このようにして製造される電気光学装置において、nチャネル型の画素トランジスターをオフ状態とするには、通常、ゲートに0Vの電圧を印加するが、かかるオフ時のリーク電流を低減するには、画素トランジスターの低濃度領域を形成する際の不純物のドーズ量を比較的大きな値に設定するのが好ましい。例えば、研究段階での評価結果によれば、ドーズ量を1.75×1013/cm2以上に設定することが好ましい。しかしながら、従来の製造方法で電気光学装置を実際の量産設備で製造すると、ドーズ量が1.75×1013/cm2以上になると素子基板に形成した画素トランジスターにおいて、オフリーク電流の高い画素トランジスターの発生率が増大することがある。より具体的には、電気光学装置を実際の量産設備で製造した場合、図11に示すように、ドーズ量を1.25×1013/cm2から1.75×1013/cm2まで増大させるに伴って、画素トランジスター30のパネル当りのリーク異常発生個数が低減する傾向にあるが、ドーズ量が2.00×1013/cm2以上になると、オフリーク電流の大きく、輝度が高い輝点の画素トランジスターの発生率が増大することがある。このため、従来は、ドーズ量を1.25×1013/cm2程度に抑えざるを得ないという問題点がある。また、不均一なフッ素の混入により、シート抵抗が低くなってしまい、制御できないという問題もある。
【0007】
かかる問題点について鋭意検討した結果、上記問題点の原因は、半導体層へのフッ素の侵入に起因するという知見を得た。すなわち、絶縁膜を形成する成膜室をCF4、NF3、C2F6等のフッ素系ガスによってクリーニングした後、素子基板上に絶縁膜を形成すると、クリーニングの際に成膜室の壁面等に残っていた微量のフッ素が絶縁膜中に混入し、かかるフッ素が半導体層に侵入して、ドーズ量を高く設定した場合にオフリーク電流を増大させるのである。特に、テトラエトキシシラン等のシラン系有機原料を用いた成膜室では、シランガス等のシラン系無機原料を用いる成膜室より、パーティクルが発生しやすいため、クリーニングの際、成膜室の壁面等にフッ素が残留しやすい。また、成膜室をクリーニングする頻度も高い。かといって、ドーズ量を大きく設定することを目的に、クリーニング後、多大な手間と長い時間とをかけて成膜室からフッ素を完全にパージするという方策では、生産性が著しく低下するとともに、フッ素に起因する不具合の発生を完全に防止できないという問題点がある。
【0008】
また、上記従来技術において、テトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を成膜する第2絶縁膜成膜工程と、第2絶縁膜をアニールする第1アニール工程とを行なうと、フッ素が拡散し、半導体層内へ混入した場合は、リーク異常発生率を制御することが非常に困難である。フッ素が混入した半導体層では、見かけ上、n型に働き、リンの低濃度不純物導入量(ドーズ量)によるシート抵抗依存性が小さくなる。そうなることで、相反する挙動を示す2種類のリーク異常が発生し易くなり、高輝度化が進む製品においてTN液晶では輝点(VA液晶では黒点)発生の問題が生じる。以降、この不良発生を輝点と呼ぶ。
【0009】
上記2種類のリーク異常は、相対的に低濃度不純物導入量(シート抵抗が高い)が少なくなると増加する第1モードと、低濃度不純物導入量が多くなると増加する第2モードとが考えられ、ゲート電位0Vにおいては、上記第1モードは他の画素に比べて暗めの輝度を持つ輝点であり、パネル当りの発生個数は比較的多い特徴を持つ。また、第2モードは明るめの輝度を持つ輝点であり、発生個数は比較的少ない特徴を持つことが確認されている。
【0010】
しかし、最適な低濃度不純物導入量(ドーズ量)が存在するものの、混入するフッ素量の分布がばらつくことで、各画素のシート抵抗もばらつくことになる結果、最適なドーズ量であっても面内画素のリークバラツキ異常が発生するという問題がある。
【0011】
以上の問題点に鑑みて、本発明の課題は、テトラエトキシシラン等のシラン系有機材料を用いたプラズマCVD法によりシリケートガラスを形成した場合でも、シリケートガラスから半導体層へのフッ素の侵入を抑制することのできる電気光学装置の製造方法を提供することにある。
【課題を解決するための手段】
【0012】
上記課題を解決するために、本発明に係る電気光学装置の製造方法は、少なくとも、電気光学装置用素子基板の基板本体の一方面側に半導体層を形成する半導体層形成工程と、前記半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程と、前記半導体層において前記ゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに、前記低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する不純物導入工程と、前記ゲート電極の表面側にシランガス等のシラン系無機原料を用いたCVD(Chemical Vapor Deposition)法(化学気相成長法)により第1絶縁膜を成膜する第1絶縁膜成膜工程と、前記第1絶縁膜をアニールする第1アニール工程と、前記第1絶縁膜の表面側にテトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を成膜する第2絶縁膜成膜工程と、を有することを特徴とする。
【0013】
本発明では、不純物導入工程を行った後、第1絶縁膜成膜工程において第1絶縁膜を形成し、その後、第1アニール工程において第1絶縁膜をアニールする。ここで、第1絶縁膜は、シランガス等のシラン系無機原料を用いたCVD法により形成した絶縁膜であるため、フッ素が含まれていないか、含まれている場合でも極めて少ない。また、第1アニール工程において第1絶縁膜をアニールすると、半導体層の活性化が進み、さらに第1絶縁膜が改質されてフッ素が侵入しにくい膜となる。従って、第1アニール工程の後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を形成した際、成膜室のクリーニングに起因するフッ素を第2絶縁膜が含んでいる場合でも、第1絶縁膜がバリアーとして機能するので、第2絶縁膜に含まれていたフッ素は半導体層に到達しない。それ故、電界効果型トランジスター(電極トランジスター)のオフリーク特性が向上する。また、本発明によれば、シリケートガラスに起因するフッ素の問題が解消されたので、シリケートガラスの特徴を活かすことができる。すなわち、シリケートガラスからなる第2絶縁膜は、成膜速度が高いという利点を有するとともに、下層側の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合に段差切れや配線ショートが発生しにくいという利点を有しており、本発明によれば、かかる利点を活かすことができる。
【0014】
本発明において、前記第1アニール工程におけるアニール温度は1100±100℃であることが好ましい。かかる温度条件であれば、半導体層に導入した不純物を半導体層の内部で拡散させることができるので、かかる拡散のためのアニール(活性化工程)を別途、行う必要がない。
【0015】
本発明において、前記第2絶縁膜成膜工程の後、前記第2絶縁膜をアニールする第2アニール工程を有することが好ましい。かかる構成によれば、第2絶縁膜を改質することができる。従って、第1絶縁膜と第2絶縁膜とにおいてエッチング速度の面内均一性を同等とすることができるので、第1絶縁膜と第2絶縁膜とを貫通するコンタクトホールを形成する際のエッチングを安定して行うことができる。
【0016】
本発明において、前記第2アニール工程におけるアニール温度は、例えば900±50℃である。
【0017】
本発明において、前記不純物導入工程における前記低濃度の不純物のドーズ量は、1.75×1013/cm2から2.25×1013/cm2であることが好ましい。特に、前記低濃度の不純物のドーズ量は、2.00×1013/cm2であることが好ましい。かかる構成によれば、電界効果型トランジスター(画素トランジスター)のオフリーク特性をさらに向上することができる。
【0018】
本発明においては、さらに、前記第1絶縁膜成膜工程と前記第2絶縁膜成膜工程との間に中間絶縁膜を成膜する中間絶縁膜成膜工程を行ってもよい。
【0019】
本発明に係る電気光学装置の製造方法は、液晶装置の製造方法として利用することができる。
【図面の簡単な説明】
【0020】
【図1】本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図である。
【図2】本発明を適用した液晶装置に用いた液晶パネルの説明図である。
【図3】本発明を適用した液晶装置の画素の説明図である。
【図4】本発明を適用した液晶装置の製造工程の要部を示す説明図である。
【図5】本発明を適用した液晶装置の製造工程の要部を示す工程断面図である。
【図6】本発明を適用した液晶装置の製造工程の要部を示す工程断面図である。
【図7】本発明に係る液晶装置の製造方法によって画素トランジスターのリーク異常発生率が低減する様子を示す説明図である。
【図8】本発明に係る液晶装置の製造方法において第1アニール工程の時間を変えた場合に画素トランジスターのリーク異常発生率が変化する様子を低濃度不純物導入工程でのドーズ量との関係で示す説明図である。
【図9】本発明を適用した液晶装置を用いた投射型表示装置の概略構成図である。
【図10】従来の液晶装置の製造工程の要部を示す説明図である。
【図11】従来の液晶装置のリーク異常発生率を低濃度不純物導入工程でのドーズ量との関係で示す説明図である。
【発明を実施するための形態】
【0021】
図面を参照して、本発明の実施の形態を説明する。以下に説明する形態では、各種の電気光学装置の製造方法のうち、液晶装置の製造方法に本発明を適用した場合を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側(対向基板が位置する側)を意味し、下層側とは素子基板の基板本体が位置する側を意味する。
【0022】
[液晶装置への適用例]
(全体構成)
図1は、本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図である。なお、図1は、あくまで電気的な構成を示すブロック図であるため、容量線等が延在している方向等、レイアウトについては模式的に示してある。
【0023】
図1において、本形態の液晶装置100は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10a(画素領域)を備えている。液晶パネル100pにおいて、後述する素子基板10(図2等を参照)では、画像表示領域10aの内側で複数本のデータ線6aおよび複数本の走査線8aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線8aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
【0024】
素子基板10において、画像表示領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線8aに電気的に接続しており、走査信号を各走査線8aに順次供給する。
【0025】
各画素100aにおいて、画素電極9aは、後述する対向基板20(図2等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に蓄積容量55が付加されている。本形態では、蓄積容量55を構成するために、複数の画素100aに跨る容量線5bが形成されている。本形態において、容量線5bは、共通電位Vcomが印加された共通電位線6tに導通している。
【0026】
(液晶パネル100pの構成)
図2は、本発明を適用した液晶装置100に用いた液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
【0027】
図2(a)、(b)に示すように、液晶パネル100pでは、素子基板10と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材107aが配合されている。
【0028】
かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、シール材107の内周縁と画像表示領域10aの外周縁との間には、略四角形の周辺領域10bが額縁状に設けられている。素子基板10において、画像表示領域10aの外側では、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。なお、端子102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
【0029】
詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、一方面10s側の画像表示領域10aには、図1を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には配向膜16が形成されている。
【0030】
また、素子基板10の一方面10s側において、周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9b(図2(b)参照)が形成されている。ダミー画素電極9bについては、ダミーの画素トランジスターと電気的に接続された構成、ダミーの画素トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極9bは、素子基板10において配向膜16が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。また、ダミー画素電極9bを所定の電位に設定すれば、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止することができる。
【0031】
対向基板20において素子基板10と対向する一方面側には共通電極21が形成されており、共通電極21の上層には配向膜26が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。また、対向基板20において素子基板10と対向する一方面側には、共通電極21の下層側に遮光層29が形成されている。本形態において、遮光層29は、画像表示領域10aの外周縁に沿って延在する額縁部分29aとして形成されており、額縁部分29aは、見切りとして機能する。ここで、額縁部分29aの外周縁は、シール材107の内周縁との間に隙間を隔てた位置にあり、額縁部分29aとシール材107とは重なっていない。なお、対向基板20において、遮光層29は、隣り合う画素電極9aにより挟まれた画素間領域10fと重なる領域等にブラックマトリクス部分29bとしても形成されている。
【0032】
液晶パネル100pにおいて、シール材107より外側には、対向基板20の一方面側(素子基板10と対向する面側)の角部分に、基板間導通用電極25tが形成されており、素子基板10の一方面側(対向基板20と対向する面側)には、対向基板20の角部分(基板間導通用電極25t)と対向する位置に基板間導通用電極8tが形成されている。基板間導通用電極8tは、共通電位Vcomが印加された共通電位線6tに導通しており、共通電位線6tは、端子102のうち、共通電位印加用の端子102aに導通している。基板間導通用電極8tと基板間導通用電極25tとの間には、導電粒子を含んだ基板間導通材109が配置されており、対向基板20の共通電極21は、基板間導通用電極8t、基板間導通材109および基板間導通用電極25tを介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材107は、略四角形である。但し、シール材107は、対向基板20の角部分と重なる領域では基板間導通用電極8t、25tを避けて内側を通るように設けられており、シール材107の角部分は略円弧状である。
【0033】
かかる構成の液晶装置100において、画素電極9aおよび共通電極21をITO(Indium Tin Oxide)膜やIZO(Indium Zinc Oxide)膜等の透光性導電膜により形成すると、透過型の液晶装置を構成することができる。これに対して、画素電極9aおよび共通電極21のうち、例えば、共通電極21を透光性導電膜により形成し、画素電極9aをアルミニウム膜等の反射性導電膜により形成すると、反射型の液晶装置を構成することができる。液晶装置100が反射型である場合、素子基板10および対向基板20のうち、対向基板20の側から入射した光が素子基板10で反射して出射される間に変調されて画像を表示する。液晶装置100が透過型である場合、素子基板10および対向基板20のうち、例えば、対向基板20の側から入射した光が素子基板10を透過して出射される間に変調されて画像を表示する。
【0034】
液晶装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20あるいは素子基板10には、カラーフィルター(図示せず)が形成される。また、液晶装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、液晶装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
【0035】
本形態において、液晶装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる透過型の液晶装置であって、対向基板20から入射した光が素子基板10を透過して出射される場合を中心に説明する。また、本形態において、液晶装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。
【0036】
(画素の具体的構成)
図3は、本発明を適用した液晶装置100の画素の説明図であり、図3(a)、(b)は各々、素子基板10において隣り合う画素の平面図、および図3(a)のF−F′線に相当する位置で液晶装置100を切断したときの断面図である。なお、図3(a)では、各領域を以下の線
走査線8a=太い実線
半導体層1a=細くて短い点線
データ線6aおよび中継電極6b=一点鎖線
容量線5b=二点鎖線
ドレイン電極(容量電極層)4a=細い実線
画素電極9a=太くて短い破線
ゲート電極3a=細くて長い破線
で表してある。
【0037】
図3(a)に示すように、素子基板10上には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた縦横の画素間領域10fと重なる領域に沿ってデータ線6aおよび走査線8aが形成されている。より具体的には、画素間領域10fのうち、第1方向Yに延在する第1画素間領域10gと重なる領域に沿って走査線8aが延在し、第1方向Yと交差する第2方向Xに沿って延在する第2画素間領域10hと重なる領域に沿ってデータ線6aが延在している。データ線6aおよび走査線8aは各々、直線的に延びており、データ線6aと走査線8aとが交差する領域に対応して、電界効果型トランジスターからなる画素トランジスター30が形成されている。また、素子基板10上には、走査線8aと重なるように、図1を参照して説明した容量線5b(容量電極層)が形成されている。
【0038】
図3(a)、(b)に示すように、素子基板10は、石英基板やガラス基板等の透光性の基板本体10wの液晶層50側の表面(一方面10s側)に形成された画素電極9a、画素トランジスター30、および配向膜16を主体として構成されており、対向基板20は、石英基板やガラス基板等の透光性の基板本体20w、その液晶層50側の表面(素子基板10と対向する一方面側)に形成された共通電極21、および配向膜26を主体として構成されている。
【0039】
素子基板10において、基板本体10wの一方面側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる走査線8aが形成されている。本形態において、走査線8aは、タングステンシリサイド(WSi)等の遮光性導電膜から構成されており、画素トランジスター30に対する遮光膜としても機能している。本形態において、走査線8aは、厚さが200nm程度のタングステンシリサイドからなる。なお、基板本体10wと走査線8aとの間には、シリコン酸化膜等の絶縁膜が設けられることもある。
【0040】
基板本体10wの一方面10s側において、走査線8aの上層側には、シリコン化合物からなる絶縁膜12が形成されており、かかる絶縁膜12の表面に、半導体層1aを備えた画素トランジスター30が形成されている。本形態において、絶縁膜12は、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリコン酸化膜(シリケートガラスも含む。)や、シリコン窒化膜からなる。かかる絶縁膜12は、シランガス(SiH4)、2塩化シラン(SiCl2H2)、TEOS(テトラエトキシシラン/テトラ・エチル・オルソ・シリケート/Si(OC2H5)4)、TEB(テトラ・エチル・ボートレート)、TMOP(テトラ・メチル・オキシ・フォスレート)等を用いた常圧CVD法、減圧CVD法、あるいはプラズマCVD等により形成される。絶縁膜12の膜厚は、例えば約500〜2000nm程度である。
【0041】
本形態において、絶縁膜12は、高密度プラズマ源を利用した高密度プラズマCVD法により形成したシリコン酸化膜121と、温度が700〜900℃の高温条件での減圧CVD法により形成したシリコン酸化膜122との2層構造を有している。シリコン酸化膜121を成膜する際の原料ガスは、シランガス(SiH4)と酸素ガス(O2)との混合ガスであり、シリコン酸化膜122を成膜する際の原料ガスは、シランガス(SiH4)と亜酸化窒素ガス(N2O)との混合ガスである。
【0042】
画素トランジスター30は、データ線6aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの長さ方向と直交する方向に延在して半導体層1aの長さ方向の中央部分に重なるゲート電極3aとを備えている。また、画素トランジスター30は、半導体層1aとゲート電極3aとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3aに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびドレイン領域1cを備えている。本形態において、画素トランジスター30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gの両側に低濃度領域1b1、1c1を備え、低濃度領域1b1、1c1に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域1b2、1c2を備えている。
【0043】
半導体層1aは、ポリシリコン膜(多結晶シリコン膜)等によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2aと、温度が700〜900℃の高温条件での減圧CVD法により形成されたシリコン酸化膜からなる第2ゲート絶縁層2bとの2層構造からなる。第2ゲート絶縁層2bを成膜する際の原料ガスは、シランガス(SiH4)と亜酸化窒素ガス(N2O)との混合ガスである。
【0044】
ゲート電極3aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなり、半導体層1aの両側において、ゲート絶縁層2および絶縁膜12を貫通するコンタクトホール12aを介して走査線8aに導通している。本形態において、ゲート電極3aは、膜厚が100nm程度の導電性のポリシリコン膜3a1と、膜厚が100nm程度のタングステンシリサイド膜3a2との2層構造を有している。
【0045】
なお、半導体層1aを長辺方向が走査線8aの延在方向に向くように形成する一方、ゲート電極3aを長辺方向がデータ線6aの延在方向に向くように形成してもよい。また、本形態では、液晶装置100を透過した後の光が他の部材で反射した際、かかる反射光が半導体層1aに入射して画素トランジスター30で光電流に起因する誤動作が発生することを防止することを目的に、走査線8aを遮光膜により形成してある。但し、走査線をゲート絶縁層2の上層に形成し、その一部をゲート電極3aとしてもよい。この場合、図3に示す走査線8aは、遮光のみを目的として形成されることになる。
【0046】
ゲート電極3aの上層側には、NSG、PSG、BSG、BPSG等のシリコン酸化膜等からなる透光性の層間絶縁膜41が形成されている。本形態において、層間絶縁膜41は、高密度プラズマ源を利用した高密度プラズマCVD法により形成したシリコン酸化膜からなる第1絶縁膜411と、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリケートガラスからなる第2絶縁膜412との2層構造を有している。第1絶縁膜411を成膜する際の原料ガスは、シランガス(SiH4)と酸素ガス(O2)との混合ガスである。なお、第2絶縁膜412を形成するにあたっては、テトラエトキシシランとオゾン(O3)ガスとを用いた常圧CVDを用いてもよい。本形態において、第1絶縁膜411の厚さは300nm程度であり、第2絶縁膜412の厚さは100nm程度である。
【0047】
層間絶縁膜41の上層には、ドレイン電極4aが形成されている。ドレイン電極4aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、ドレイン電極4aは、膜厚が100nm程度のTiN膜からなる。ドレイン電極4aは、半導体層1aのドレイン領域1c(画素電極側ソースドレイン領域)と一部が重なるように形成されており、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール7cを介してドレイン領域1cに導通している。
【0048】
ドレイン電極4aの上層側には透光性の誘電体層42が形成されており、かかる誘電体層42の上層側には容量線5bが形成されている。誘電体層42としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。容量線5bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、容量線5bは、膜厚が100nm程度のTiN膜と、膜厚が200nm程度のAl膜と、膜厚が100nm程度のTiN膜との3層構造を有している。ここで、容量線5bは、誘電体層42を介してドレイン電極4aと重なっており、蓄積容量55を構成している。
【0049】
容量線5bの上層側には層間絶縁膜43が形成されており、かかる層間絶縁膜43の上層側には、データ線6aと中継電極6bとが同一の導電膜により形成されている。層間絶縁膜43は、NSG、PSG、BSG、BPSG等のシリコン酸化膜や、シリコン窒化膜からなり、常圧CVD法、減圧CVD法、あるいはプラズマCVD等により形成される。データ線6aと中継電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、データ線6aおよび中継電極6bは、膜厚が20nmのチタン(Ti)膜、膜厚が50nmの窒化チタン(TiN)膜、膜厚が350nmのアルミニウム(Al)膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有している。データ線6aは、層間絶縁膜43、誘電体層42、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール7aを介してソース領域1b(データ線側ソースドレイン領域)に導通している。中継電極6bは、層間絶縁膜43および誘電体層42を貫通するコンタクトホール7bを介してドレイン電極4aに導通している。
【0050】
データ線6aおよび中継電極6bの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜44が形成されており、かかる層間絶縁膜44の上層側には、ITO(Indium Tin Oxide)膜等の透光性導電膜からなる画素電極9aが形成されている。層間絶縁膜44は、例えば、NSG、PSG、BSG、BPSG等のシリコン酸化膜や、シリコン窒化膜からなり、常圧CVD法、減圧CVD法、あるいはプラズマCVD等により形成される。本形態において、層間絶縁膜44は、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜と、PSG、BSG、BPSG等のドープトシリケートガラス膜との2層構造からなる。画素電極9aは、中継電極6bと部分的に重なっており、層間絶縁膜44を貫通するコンタクトホール7dを介して中継電極6bに導通している。層間絶縁膜44の表面は平坦面になっており、かかる平坦面上に画素電極9aが形成されている。
【0051】
画素電極9aの表面には配向膜16が形成されている。配向膜16は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al2O3、In2O3、Sb2O3、Ta2O5等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。配向膜16と画素電極9aとの層間にはシリコン酸化膜やシリコン窒化膜等の透光性の保護膜17が形成され、かかる保護膜17によって、画素電極9aの間に形成された凹部が埋められている。かかる構成によれば、配向膜16を平坦面に形成することができる。
【0052】
対向基板20では、石英基板やガラス基板等の透光性の基板本体20wの液晶層50側の表面(素子基板10に対向する側の面)に、遮光層29、およびITO膜等の透光性導電膜からなる共通電極21が形成されており、かかる共通電極21を覆うように配向膜26が形成されている。配向膜26は、配向膜16と同様、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜26は、SiOX(x<2)、SiO2、TiO2、MgO、Al2O3、In2O3、Sb2O3、Ta2O5等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。なお、配向膜26と共通電極21との層間にシリコン酸化膜やシリコン窒化膜等の保護膜を形成することもある。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負のネマチック液晶化合物を垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。
【0053】
なお、図1および図2を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、画素トランジスター30の製造工程の一部を利用して形成されたものである。このため、素子基板10においてデータ線駆動回路101および走査線駆動回路104が形成されている領域も、図3(b)に示す断面構成と略同様な断面構成を有している。
【0054】
(液晶装置100の製造方法)
図4は、本発明を適用した液晶装置100の製造工程の要部を示す説明図である。図5および図6は、本発明を適用した液晶装置100の製造工程の要部を示す工程断面図である。なお、以下に説明する工程は、素子基板10を多数取りできる大型基板の状態で行われるが、以下の説明では、サイズにかかわらず、素子基板10として説明する。また、以下の説明では、画素トランジスター30をnチャネル型の電界効果型トランジスターとして形成する場合を例示する。
【0055】
本形態の液晶装置100の製造工程のうち、素子基板10を形成する工程では、図4、図5および図6に示す各工程を行う。具体的には、まず、図5(a)に示すように、走査線8aおよび絶縁膜12を形成した後、半導体層形成工程ST1では、絶縁膜12の表面側に島状のポリシリコン膜からなる半導体層1aを形成する。かかる半導体層1aを形成するにあたっては、まず、絶縁膜12の表面に約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)によって、約50〜200nmの厚さ、好ましくは約100nmの厚さのアモルファスシリコン膜を成膜する。次に、窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは4〜6時間の熱処理を施すことにより、ポリシリコン膜を固相成長させる。固相成長させる方法としては、RTAを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザーアニールでもよい。その後、フォトリソグラフィー工程およびエッチング工程によりポリシリコン膜をパターニングして島状の半導体層1aを形成する。
【0056】
次に、図5(b)に示すゲート絶縁層形成工程ST2では、半導体層1aの表面側に厚さが約20〜150nm、好ましくは約30〜100nmのゲート絶縁層2を形成する。本形態では、半導体層1aを約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化して第1ゲート絶縁層2aを形成した後、温度が700〜900℃の高温条件での減圧CVD法により、第2ゲート絶緑層2bを形成する。第2ゲート絶緑層2bを成膜する際の原料ガスは、シランガス(SiH4)と亜酸化窒素ガス(N2O)との混合ガスである。
【0057】
次に、図5(c)に示すように、コンタクトホール形成工程において、反応性イオンエッチングや反応性イオンビームエッチング等のドライエッチングにより、ゲート絶縁層2および絶縁膜12を貫通するコンタクトホール12aを形成した後、ゲート電極形成工程ST3において、ゲート電極3aを形成する。本形態では、ドープトシリコン膜およびタングステンシリサイド膜を順次成膜した後、パターニングし、ポリシリコン膜3a1とタングステンシリサイド膜3a2との2層構造を有するゲート電極3aを形成する。なお、ゲート電極3aを形成する前に、半導体層1aのチャネル領域に対して、イオン注入等により不純物を注入するチャネルドープを行うこともある。
【0058】
次に、図5(d)、(e)示す不純物導入工程を行う。かかる不純物導入工程においては、まず、図5(d)に示す低濃度不純物導入工程において、半導体層1aのうち、ゲート電極3aと重なるチャネル予定領域(図3(b)に示すチャネル領域1gの形成予定領域)に隣接する第1領域1d1、1e1(図3(b)に示す低濃度領域1b1、1c1の形成領域)にリンイオン等のn型の不純物を少ないドーズ量で導入する。本形態では、図3(b)に示すソース領域1bおよびドレイン領域1cの形成予定領域全体にリンイオン等のn型の不純物を少ないドーズ量で導入する。その際の不純物のドーズ量は、例えば1.75〜2.25×1013/cm2である。かかる低濃度不純物導入工程ST4においては、ゲート電極3aをマスクとして不純物を導入する。従って、第1領域1d1、1e1は、ゲート電極3aに対して自己整合的に設定される。なお、不純物が導入されなかった領域がチャネル領域1gとなる。
【0059】
次に、図5(e)に示す高濃度不純物導入工程ST5において、ゲート電極3aを広めに覆うマスク90を形成し、この状態で、半導体層1aのうち、チャネル予定領域から離間した第2領域1d2、1e2に対してリンイオン等のn型の不純物を多いドーズ量で導入する。その際の不純物のドーズ量は、例えば1×1015/cm2である。なお、低濃度不純物導入工程と高濃度不純物導入工程の順序は逆であってもよい。また、不純物を導入した後、イオン注入によって発生した半導体層1aおよびゲート絶縁層2の結晶欠陥を修復させるために低温アニールを実施することもある。かかる低温アニールは、例えば、温度が650〜950℃でアニール時間が約30〜90分程度であり、不純物の拡散には不十分な温度であるが、半導体層1aの格子欠陥の修復等には十分な条件である。
【0060】
次に、図6(a)〜(d)に示す層間絶縁膜41の形成工程を行う。かかる層間絶縁膜41の形成工程では、まず、図6(a)に示す第1絶縁膜成膜工程ST6において、高密度プラズマ源を利用した高密度プラズマCVD法により、厚さが300nm程度のシリコン酸化膜からなる第1絶縁膜411を形成する。第1絶縁膜411を成膜する際の原料ガスは、シランガス(SiH4)と酸素ガス(O2)との混合ガスである。かかる高密度プラズマCVD法では、アルゴン(Ar)ガスを流しながら、プラズマを発生させるため、シリコン酸化膜を形成すると同時に、シリコン酸化膜がスパッタエッチングされる。このため、角部分のエッチングの速度が速いので、順テーパー形状となるので、上層側に第2絶縁膜412を形成する際の段差被覆性が高い。
【0061】
また、第1絶縁膜411の成膜は、100〜300℃と低い温度での成膜であり、次に熱履歴を高める為に不純物の活性化に対して低温アニール(700〜900℃)の代わりとして、第1絶縁膜成膜工程と第2絶縁膜成膜工程との間に、中間絶縁膜を50〜200nm程度、成膜しても良い。その場合、温度が700〜900℃の高温条件での減圧CVD法により形成する。中間絶緑膜を成膜する際の原料ガスは、シランガス(SiH4)と亜酸化窒素ガス(N2O)との混合ガスである。その場合、以下に説明する第1アニール工程ST7は、中間絶縁膜の成膜後、第2絶縁膜の成膜前に行なう。
【0062】
次に本形態では、図6(b)に示す第1アニール工程ST7において第1絶縁膜411をアニールし、第1絶縁膜411を緻密な絶縁膜に改質する。本形態では、第1アニール工程ST7におけるアニール温度は1100±100℃であり、アニール時間は300秒から500秒である。かかる第1アニール工程ST7の際、半導体層1aも加熱されるので、不純物が半導体層1a内で拡散する。その結果、ソース領域1bおよびドレイン領域1cの低濃度領域1b1、1c1が形成されるとともに、ソース領域1bおよびドレイン領域1cの高濃度領域1b2、1c2が形成される。このようにしてnチャネル型の電界効果型トランジスターからなる画素トランジスター30が形成される(活性化工程/不純物拡散工程)。かかる第1アニール工程ST7を行う際の雰囲気は、非酸化性雰囲気であって、窒素ガスのみや水素ガスと窒素ガスとの混合ガス、あるいは水素ガスと窒素ガスと他のガスとの混合ガス等の雰囲気中であってもよい。ここで、水素含有ガス中でアニールを行えば、第1絶縁膜411にフッ素が混入していた場合でも、かかる未結合のフッ素は、水素(原子状水素/活性水素)と結合し、フッ化水素として第1絶縁膜411から放出される。
【0063】
次に本形態では、図6(c)に示す第2絶縁膜成膜工程ST8において、第1絶縁膜411の表面側に、テトラエトキシシランを用いたプラズマCVD法により、厚さが100nm程度のシリケートガラスからなる第2絶縁膜412を成膜する。かかる成膜法では、成膜した膜の流動性が高いので、段差被覆性等に優れている。ここで、第2絶縁膜412の成膜は、枚葉式の成膜室で行われる。かかる成膜室は、CF4、NF3、C2F6等のフッ素系ガスによって1枚毎や定期的にクリーニングされ、その後、成膜室からフッ素を完全にパージした後、成膜が行われる。但し、成膜室の壁面等にフッ素が残留している可能性があり、その場合、第2絶縁膜412にフッ素が侵入することになる。但し、第2絶縁膜412の下層側に位置する第1絶縁膜411は、第1アニール工程ST7によって緻密な絶縁膜に改質されているので、フッ素に対するバリアーとして機能する。従って、第2絶縁膜412にフッ素が侵入している場合でも、かかるフッ素は半導体層1aに影響を及ぼすことは少ない。
【0064】
次に本形態では、図6(d)に示す第2アニール工程ST9において第2絶縁膜412をアニールし、第2絶縁膜412を緻密な絶縁膜に改質する。本形態では、第2アニール工程ST9におけるアニール温度は900±50℃であり、アニール時間は150秒から500秒である。かかる第2アニール工程ST9を行う際の雰囲気は、酸化性雰囲気あるいは非酸化性雰囲気のいずれであってもよく、水素ガスと窒素ガスとの混合ガス、あるいは水素ガスと窒素ガスと他のガスとの混合ガス等の雰囲気中であってもよい。ここで、水素含有ガス中でアニールを行えば、第1絶縁膜411にフッ素が混入していた場合でも、かかる未結合のフッ素は、水素(原子状水素/活性水素)と結合し、フッ化水素として第1絶縁膜411から一部放出される。また、比較的低温(800〜900℃)であれば、フッ素の拡散を抑えられるので窒素ガスのみのアニールでも良い。
【0065】
なお、上記の工程によって、図1等に示すデータ線駆動回路101や走査線駆動回路104には、nチャネル型の電界効果型トランジスターからなる駆動回路用トランジスターが形成される。なお、データ線駆動回路101や走査線駆動回路104のpチャネル型の電界効果型トランジスター(駆動回路用トランジスター)も同様な方法により形成することができる。しかる後には、周知の方法で、ドレイン電極4a、データ線6a、画素電極9a等を順次形成していく。
【0066】
(本形態の主な効果)
以上説明したように、本形態では、不純物導入工程(低濃度不純物導入工程ST4および高濃度不純物導入工程ST5)を行った後、第1絶縁膜成膜工程ST6において第1絶縁膜411を形成し、その後、第1アニール工程ST7において第1絶縁膜411をアニールする。ここで、第1絶縁膜411は、シランガス等のシラン系無機原料を用いたCVD法により形成した絶縁膜であるため、フッ素が含まれていないか、含まれている場合でも極めて少ない。また、第1アニール工程ST7において第1絶縁膜411をアニールすると、第1絶縁膜411が改質されてフッ素が侵入しにくい膜となる。従って、第1アニール工程ST7の後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜412を形成した際、成膜室のクリーニングに起因するフッ素を第2絶縁膜412が含んでいる場合でも、第1絶縁膜411がバリアーとして機能するので、第2絶縁膜412に含まれていたフッ素は半導体層1aに到達しにくい。それ故、電界効果型トランジスター(画素トランジスター30)のオフリーク特性が向上する。
【0067】
また、本形態によれば、第2絶縁膜412(シリケートガラス)に起因するフッ素の問題が解消されたので、シリケートガラスの特徴を活かすことができる。すなわち、シリケートガラスからなる第2絶縁膜412は、成膜速度が高いという利点を有するとともに、下層側の角部分に重なる部分が丸みを持つ形状となるため、上層に配線を形成した場合に段差切れや配線ショートが発生しにくいという利点を有しており、本形態によれば、かかる利点を活かすことができる。
【0068】
ここで、第1アニール工程ST7におけるアニール温度は1100±100℃である。このため、半導体層1aに導入した不純物を半導体層1aの内部で拡散させることができるので、かかる拡散のためのアニール(活性化工程)を別途、行う必要がない。
【0069】
また、本形態において、第2絶縁膜成膜工程ST8の後、第2絶縁膜412をアニールする第2アニール工程ST9を行うため、第2絶縁膜412を改質することができる。従って、第1絶縁膜411と第2絶縁膜412におけるエッチング速度の面内均一性を同等とすることができるので、第1絶縁膜411と第2絶縁膜412とを貫通するコンタクトホール7a、7cを形成する際のエッチングを安定して行うことができる。
【0070】
(低濃度不純物導入工程ST4におけるドーズ量との関係による効果)
図7および図8は、本発明の効果を示す説明図であり、図7は、本発明に係る液晶装置100の製造方法によって画素トランジスター30のリーク異常発生率が低減する様子を示す説明図である。図8は、本発明に係る液晶装置100の製造方法において第1アニール工程の時間を変えた場合に画素トランジスター30のリーク異常発生率が変化する様子を低濃度不純物導入工程ST4でのドーズ量との関係で示す説明図であり、図8(a)はアニール時間が300秒の結果を示すグラフ、および図8(b)は、アニール時間が500秒の結果を示すグラフである。
【0071】
また、本形態では、第2絶縁膜412に含まれていたフッ素が半導体層1aに影響を及ぼさないので、低濃度不純物導入工程ST4におけるドーズ量を最適化することにより、電界効果型トランジスター(画素トランジスター30)のオフリーク特性をさらに向上させることができる。より具体的には、研究段階での評価結果によれば、ドーズ量を1.75×1013/cm2以上に設定することが好ましいとの知見が得られており、本形態によれば、液晶装置100を実際の量産設備で製造した場合も、ドーズ量を1.75×1013/cm2以上に設定することにより、電界効果型トランジスター(画素トランジスター30)のオフリーク特性をさらに向上させることができる。すなわち、図7に実線L1で示すように、従来であれば、ドーズ量を増大させるに伴って、画素トランジスター30の第1モードのリーク異常発生個数が低減するが、ドーズ量が1.75×1013/cm2以上になると、第2モードのリーク異常発生個数が増大するため、多数有っても輝度が小さく、目立ち難いドーズ量を1.25×1013/cm2程度に設定する必要があった。これに対して、本形態によれば、第1アニール工程ST7の入れ替え等を行ったため、図7に実線L2で示すように、ドーズ量を1.75×1013/cm2以上に設定してもリーク異常発生率が減少する傾向にある。
【0072】
従って、本形態では、第1アニール工程ST7の時間を300秒に設定した場合の結果を図8(a)に示すように、低濃度不純物導入工程ST4におけるドーズ量を1.75×1013/cm2から2.25×1013/cm2に設定することにより、画素トランジスター30のリーク異常発生率をさらに低減することができる。また、第1アニール工程ST7の時間を500秒に設定した場合の結果を図8(b)に示すように、低濃度不純物導入工程ST4におけるドーズ量を1.75×1013/cm2から2.25×1013/cm2に設定することにより、画素トランジスター30のリーク異常発生率をさらに低減することができる。フッ素の混入状況によって、変わる可能性があるが、特に、ドーズ量を2.00×1013/cm2に設定することにより、画素トランジスター30のリーク異常発生率、発生個数をさらに低減することが可能となる。
【0073】
[他の実施の形態]
上記実施の形態では、透過型の液晶装置に用いる素子基板に電界効果型トランジスターおよび絶縁膜を形成する例を説明したが、反射型の液晶装置に用いる素子基板に電界効果型トランジスターおよび絶縁膜を形成する際に本発明を適用してもよい。
【0074】
上記実施の形態では、液晶装置用の素子基板に電界効果型トランジスターおよび絶縁膜を形成する例を説明したが、有機エレクトロルミネッセンス装置等、他の電気光学装置の素子基板に電界効果型トランジスターおよび絶縁膜を形成する際に本発明を適用してもよい。
【0075】
[電子機器への搭載例]
上述した実施形態に係る液晶装置100を適用した電子機器について説明する。図9は、本発明を適用した液晶装置を用いた投射型表示装置の概略構成図であり、図9(a)、(b)は各々、透過型の液晶装置100を用いた投射型表示装置の説明図、および反射型の液晶装置100を用いた投射型表示装置の説明図である。
【0076】
(投射型表示装置の第1例)
図9(a)に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117(液晶装置100)と、投射光学系118と、クロスダイクロイックプリズム119と、リレー系120とを備えている。
【0077】
光源112は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。
【0078】
ここで、ダイクロイックミラー113と光源112との間には、インテグレーター128及び偏光変換素子129が光源112から順に配置されている。インテグレーター128は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子129は、光源112からの光を例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。
【0079】
液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置100である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、液晶パネル115c及び第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光は、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。
【0080】
λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル115cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。
【0081】
なお、λ/2位相差板115a及び第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a及び第1偏光板115bが発熱によって歪むのを回避することができる。
【0082】
液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、液晶パネル116c及び第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光は、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、液晶パネル116cは、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。
【0083】
液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、液晶パネル117c及び第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光は、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。
【0084】
λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル117cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a及び第1偏光板117bは、ガラス板117eに接した状態で配置されている。
【0085】
リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光をリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光を液晶ライトバルブ117に向けて反射するように配置されている。
【0086】
クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜119bは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系118に向けて出射するように構成されている。
【0087】
なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を有効に合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光及び青色光をs偏光とし、ダイクロイック膜119a、119bを透過する緑色光をp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。
【0088】
(投射型表示装置の第2例)
図9(b)に示す投射型表示装置1000は、光源光を発生する光源部1021と、光源部1021から出射された光源光を赤、緑、青の3色に分離する色分離導光光学系1023と、色分離導光光学系1023から出射された各色の光源光によって照明される光変調部1025とを有している。また、投射型表示装置1000は、光変調部1025から出射された各色の像光を合成するクロスダイクロイックプリズム1027(合成光学系)と、クロスダイクロイックプリズム1027を経た像光をスクリーン(不図示)に投射するための投射光学系である投射光学系1029とを備えている。
【0089】
かかる投射型表示装置1000において、光源部1021は、光源1021aと、一対のフライアイ光学系1021d、1021eと、偏光変換部材1021gと、重畳レンズ1021iとを備えている。本形態においては、光源部1021は、放物面からなるリフレクタ1021fを備えており、平行光を出射する。フライアイ光学系1021d、1021eは、システム光軸と直交する面内にマトリックス状に配置された複数の要素レンズからなり、これらの要素レンズによって光源光を分割して個別に集光・発散させる。偏光変換部材1021gは、フライアイ光学系1021eから出射した光源光を、例えば図面に平行なp偏光成分のみに変換して光路下流側光学系に供給する。重畳レンズ1021iは、偏光変換部材1021gを経た光源光を全体として適宜収束させることにより、光変調部1025に設けた複数の液晶装置100を各々均一に重畳照明可能とする。
【0090】
色分離導光光学系1023は、クロスダイクロイックミラー1023aと、ダイクロイックミラー1023bと、反射ミラー1023j、1023kとを備える。色分離導光光学系1023において、光源部1021からの略白色の光源光は、クロスダイクロイックミラー1023aに入射する。クロスダイクロイックミラー1023aを構成する一方の第1ダイクロイックミラー1031aで反射された赤色(R)の光は、反射ミラー1023jで反射されダイクロイックミラー1023bを透過して、入射側偏光板1037r、p偏光を透過させ、s偏光を反射するワイヤーグリッド偏光板1032r、および光学補償板1039rを介して、p偏光のまま、赤色(R)用の液晶装置100に入射する。
【0091】
また、第1ダイクロイックミラー1031aで反射された緑色(G)の光は、反射ミラー1023jで反射され、その後、ダイクロイックミラー1023bでも反射されて、入射側偏光板1037g、p偏光を透過させ、p偏光を反射するワイヤーグリッド偏光板1032g、および光学補償板1039gを介して、p偏光のまま、緑色(G)用の液晶装置100に入射する。
【0092】
これに対して、クロスダイクロイックミラー1023aを構成する他方の第2ダイクロイックミラー1031bで反射された青色(B)の光は、反射ミラー1023kで反射されて、入射側偏光板1037b、p偏光を透過させ、s偏光を反射するワイヤーグリッド偏光板1032b、および光学補償板1039bを介して、p偏光のまま、青色(B)用の液晶装置100に入射する。
【0093】
なお、光学補償板1039r、1039g、1039bは、液晶装置100への入射光および出射光の偏光状態を調整することで、液晶層の特性を光学的に補償している。
【0094】
このように構成した投射型表示装置1000において、光学補償板1039r、1039g、1039bを経て入射した3色の光は各々、各液晶装置100において変調される。その際、液晶装置100から出射された変調光のうち、s偏光の成分光は、ワイヤーグリッド偏光板1032r、1032g、1032bで反射し、出射側偏光板1038r、1038g、1038bを介してクロスダイクロイックプリズム1027に入射する。クロスダイクロイックプリズム1027には、X字状に交差する第1誘電体多層膜1027aおよび第2誘電体多層膜1027bが形成されており、一方の第1誘電体多層膜1027aは赤色光(R)を反射し、他方の第2誘電体多層膜1027bは青色光(B)を反射する。従って、3色の光は、クロスダイクロイックプリズム1027において合成され、投射光学系1029に出射される。そして、投射光学系1029は、クロスダイクロイックプリズム1027で合成されたカラーの像光を、所望の倍率でスクリーン(図示せず。)投射する。
【0095】
(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
【0096】
(他の電子機器)
本発明を適用した液晶装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
【符号の説明】
【0097】
9a・・画素電極、10・・素子基板(電気光学装置用基板/液晶装置用基板)、10a・・画像表示領域、30・・画素トランジスター(電界効果型トランジスター)、411・・第1絶縁膜、412・・第2絶縁膜、50・・液晶層、100・・液晶装置(電気光学装置)
【特許請求の範囲】
【請求項1】
少なくとも、
電気光学装置用素子基板の基板本体の一方面側に半導体層を形成する半導体層形成工程と、
前記半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程と、
前記半導体層において前記ゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに、前記低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する不純物導入工程と、
前記ゲート電極の表面側にシラン系無機原料を用いたCVD法により第1絶縁膜を成膜する第1絶縁膜成膜工程と、
前記第1絶縁膜をアニールする第1アニール工程と、
前記第1絶縁膜の表面側にシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を成膜する第2絶縁膜成膜工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項2】
前記第1アニール工程におけるアニール温度は1100±100℃であることを特徴とする請求項1に記載の電気光学装置の製造方法。
【請求項3】
前記第2絶縁膜成膜工程の後、前記第2絶縁膜をアニールする第2アニール工程を有することを特徴とする請求項1または2に記載の電気光学装置の製造方法。
【請求項4】
前記第2アニール工程におけるアニール温度は900±50℃であることを特徴とする請求項3に記載の電気光学装置の製造方法。
【請求項5】
前記不純物導入工程における前記低濃度の不純物のドーズ量は、1.75×1013/cm2から2.25×1013/cm2であることを特徴とする請求項1乃至4の何れか一項に記載の電気光学装置の製造方法。
【請求項6】
前記シラン系無機原料はシランガスであり、
前記シラン系有機原料はテトラエトキシシランであることを特徴とする請求項1乃至5の何れか一項に記載の電気光学装置の製造方法。
【請求項7】
さらに、前記第1絶縁膜成膜工程と前記第2絶縁膜成膜工程との間に、中間絶縁膜を成膜する中間絶縁膜成膜工程を有することを特徴とする請求項1乃至6の何れか一項に記載の電気光学装置の製造方法。
【請求項8】
前記電気光学装置は、液晶装置であることを特徴とする請求項1乃至7の何れか一項に記載の電気光学装置の製造方法。
【請求項1】
少なくとも、
電気光学装置用素子基板の基板本体の一方面側に半導体層を形成する半導体層形成工程と、
前記半導体層の表面側にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の表面側にゲート電極を形成するゲート電極形成工程と、
前記半導体層において前記ゲート電極と重なる領域に隣接する低濃度領域形成予定領域に対して低濃度の不純物を導入するとともに、前記低濃度領域形成予定領域に対してゲート電極が位置する側とは反対側で隣接する高濃度形成予定領域に高濃度の不純物を導入する不純物導入工程と、
前記ゲート電極の表面側にシラン系無機原料を用いたCVD法により第1絶縁膜を成膜する第1絶縁膜成膜工程と、
前記第1絶縁膜をアニールする第1アニール工程と、
前記第1絶縁膜の表面側にシラン系有機原料を用いたプラズマCVD法によりシリケートガラスからなる第2絶縁膜を成膜する第2絶縁膜成膜工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項2】
前記第1アニール工程におけるアニール温度は1100±100℃であることを特徴とする請求項1に記載の電気光学装置の製造方法。
【請求項3】
前記第2絶縁膜成膜工程の後、前記第2絶縁膜をアニールする第2アニール工程を有することを特徴とする請求項1または2に記載の電気光学装置の製造方法。
【請求項4】
前記第2アニール工程におけるアニール温度は900±50℃であることを特徴とする請求項3に記載の電気光学装置の製造方法。
【請求項5】
前記不純物導入工程における前記低濃度の不純物のドーズ量は、1.75×1013/cm2から2.25×1013/cm2であることを特徴とする請求項1乃至4の何れか一項に記載の電気光学装置の製造方法。
【請求項6】
前記シラン系無機原料はシランガスであり、
前記シラン系有機原料はテトラエトキシシランであることを特徴とする請求項1乃至5の何れか一項に記載の電気光学装置の製造方法。
【請求項7】
さらに、前記第1絶縁膜成膜工程と前記第2絶縁膜成膜工程との間に、中間絶縁膜を成膜する中間絶縁膜成膜工程を有することを特徴とする請求項1乃至6の何れか一項に記載の電気光学装置の製造方法。
【請求項8】
前記電気光学装置は、液晶装置であることを特徴とする請求項1乃至7の何れか一項に記載の電気光学装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2012−209439(P2012−209439A)
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【出願番号】特願2011−74388(P2011−74388)
【出願日】平成23年3月30日(2011.3.30)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【出願日】平成23年3月30日(2011.3.30)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]