【課題】透明導電膜の透過率を低下させることなく、絶縁保護膜を形成することができる絶縁保護膜形成方法を提供する。
【解決手段】透明基板に形成された透明導電膜上にプラズマ処理により絶縁保護膜を形成する絶縁保護膜形成方法において、基板の単位面積当たりのプラズマのＲＦパワーを１．８４Ｗ／ｃｍ²以下とし、加熱時間を６０秒以下として、プラズマにより透明基板を加熱し（Ｓ１）、ＲＦパワーを１．８４Ｗ／ｃｍ²以下として、透明導電膜上に第１の絶縁保護膜を形成し（Ｓ２）、ＲＦパワーを１．８４Ｗ／ｃｍ²より大きくして、第１の絶縁保護膜上に第２の絶縁保護膜を形成する（Ｓ３）。 （もっと読む）

【課題】酸化物をチャネル及びゲート絶縁層に適用した薄膜トランジスタの高性能化、又はそのような薄膜トランジスタの製造プロセスの簡素化と省エネルギー化を実現する。
【解決手段】本発明の１つの薄膜トランジスタ１００は、ゲート電極２２０とチャネル４０との間に、ゲート電極２０に接する、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第１酸化物（不可避不純物を含み得る）の層３２と、チャネル４０に接する、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物、及びストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物の群から選択される１種の第２酸化物（不可避不純物を含み得る）の層３４との積層酸化物３０を備え、チャネル４０が、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなるチャネル用酸化物（不可避不純物を含み得る）である。 （もっと読む）

【課題】エッチングに対して耐性を持つ保護膜が設けられた記憶素子を有する半導体記憶装置を提供する。
【解決手段】実施形態にかかる半導体記憶装置は、半導体基板の上面に形成された複数の記憶素子と、隣り合う各記憶素子の間に埋め込まれた層間絶縁膜と、各記憶素子の側面と、隣り合う各記憶素子の間の半導体基板の上面との上に連続的に形成され、且つ、各記憶素子の側面において膜厚が１０ｎｍ以下である保護膜と、層間絶縁膜中に形成されたコンタクトとを有し、保護膜は、各記憶素子の側面と、隣り合う各記憶素子の間の半導体基板の上面との上に連続的に形成され、且つ、酸化シリコン膜、窒化シリコン膜、又は、酸窒化シリコン膜からなる第１の保護膜と、第１の保護膜上に連続的に形成され、且つ、ボロン膜又は窒化ボロン膜からなる第２の保護膜とを有する。 （もっと読む）

【課題】耐圧を向上できる電界効果トランジスタを提供する。
【解決手段】ＧａＮ系ＨＦＥＴは、ゲート絶縁膜１７をなす半絶縁膜の抵抗率ρが、電流密度が６.２５×１０^−４(Ａ/ｃｍ^２)であるとき、３.９×１０^９Ωｃｍであった。抵抗率ρ＝３.９×１０^９Ωｃｍの半絶縁膜によるゲート絶縁膜１５を備えたことで、１０００Ｖの耐圧が得られた。ゲート絶縁膜の抵抗率が、１×１０^１１Ωｃｍを超えると耐圧が急減し、ゲート絶縁膜の抵抗率が、１×１０^７Ωｃｍを下回るとゲートリーク電流が増大する。 （もっと読む）

【課題】所定の安定した特性を有するＮ−ＭＩＳＦＥＴとＰ−ＭＩＳＦＥＴとを備えた半導体装置を容易に実現できるようにする。
【解決手段】半導体装置の製造方法は、半導体基板１０１の上に高誘電体膜１２１と、第１の膜１２２と、犠牲導電膜１２３と、第２の膜１２４とを順次形成した後、第２の膜１２４におけるＮ−ＭＩＳＦＥＴ形成領域１０１Ｎに形成された部分を第１の薬液を用いて選択的に除去する。この後、第２の膜１２４に含まれる第２の金属元素を犠牲導電膜１２４におけるＰ−ＭＩＳＦＥＴ形成領域１０１Ｐに形成された部分に拡散させる。続いて、犠牲導電膜１２４及び第１の膜１２２におけるＮ−ＭＩＳＦＥＴ形成領域１０１Ｎに形成された部分を、それぞれ第２の薬液及び第３の薬液を用いて選択的に除去する。第３の膜１２５を形成した後、第３の膜１２５に含まれる第３の金属元素を高誘電体膜１２１中に拡散させる。 （もっと読む）

【課題】電気特性の制御された酸化物半導体層を用いて作製された抵抗素子及び薄膜トランジスタを利用した論理回路、並びに該論理回路を利用した半導体装置を提供する。
【解決手段】抵抗素子３５４に適用される酸化物半導体層９０５上にシラン（ＳｉＨ_４）及びアンモニア（ＮＨ_３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法によって形成された窒化シリコン層９１０が直接接するように設けられ、且つ薄膜トランジスタ３５５に適用される酸化物半導体層９０６には、バリア層として機能する酸化シリコン層９０９を介して、窒化シリコン層９１０が設けられる。そのため、酸化物半導体層９０５には、酸化物半導体層９０６よりも高濃度に水素が導入される。結果として、抵抗素子３５４に適用される酸化物半導体層９０５の抵抗値が、薄膜トランジスタ３５５に適用される酸化物半導体層９０６の抵抗値よりも低くなる。 （もっと読む）

【課題】ダマシン構造のＣｕ配線を有する半導体装置の製造において熱処理工程が行われた場合の、層間絶縁膜であるＣＦ膜からのフッ素の拡散を防止し、リーク電流の増加を抑制することが可能な半導体装置及びその製造方法を提供する。
【解決手段】ダマシン配線構造を有する半導体装置であって、フッ素添加カーボン膜からなる層間絶縁膜と、前記層間絶縁膜に埋め込まれた銅配線と、を備え、前記層間絶縁膜と前記銅配線との間には、前記銅配線に近接するバリアメタル層と、前記層間絶縁膜に近接するフッ素バリア膜が形成されている、半導体装置が提供される。 （もっと読む）

【課題】ＥＯＴの低減及びリーク電流の低減を両立できる半導体装置の製造方法を提供すること。
【解決手段】被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜工程と、前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理工程と、前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜工程と、を含む、半導体装置の製造方法。 （もっと読む）

【課題】膜応力の小さい低誘電率の絶縁膜を形成できる基板処理装置を提供する。
【解決手段】処理室内へ無機シリコンガスと酸素含有ガスを供給している状態で、励起エネルギーを処理室内へ供給して、基板表面にシリコン酸化膜を形成するシリコン酸化膜形成工程と、処理室内へ有機シリコンガスを供給している状態で、励起エネルギーを処理室内へ供給して、基板表面にシリコン膜を形成するシリコン膜形成工程と、を行うことにより、処理室内の基板表面に絶縁膜を形成するよう、基板処理装置を構成する。 （もっと読む）

【課題】微結晶シリコン膜を活性層とするＴＦＴの閾値ドリフトを小さくする。
【解決手段】シリコンを含む半導体装置の製造方法であって、シリコンを含む原料ガスを水素ガスで６００倍以上に希釈する工程と、前記希釈した原料ガスと水素ガスの混合ガスに高周波電力を加えて放電させる工程と、前記放電により分解した原料ガス中のシリコンを基板に堆積させる工程と、前記混合ガスの圧力を６００Ｐａ以上に制御する工程とを含み、前記原料ガスの水素ガスによる希釈率がＤ、前記混合ガスの圧力がＰ（Ｐａ）のとき、前記高周波電力の電力密度Ｐｗ（Ｗ／ｃｍ^２）をＰｗ（Ｗ／ｃｍ^２）×Ｄ（倍）／Ｐ（Ｐａ）の値が０．０８３以上、かつ０．２２２以下となる範囲に設定することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】 ＳｉＯ_２／ＳｉＣ界面における界面準位自体を低減することが出来るＳｉＣ半導体を用いたＭＯＳ構造、およびその酸化膜の形成方法を提供する。
【解決手段】 ＳｉＣ半導体基板１を処理炉内に用意し、処理炉内を比較的低い７００℃に設定して、ＳｉＣ半導体基板１の基板表面を酸素ガス雰囲気中にさらす。この熱酸化により、ＳｉＣ半導体基板１の基板表面には、ＳｉＯ_２から成る中間層２が約１ｎｍの極薄い厚さで形成される。次に、中間層２上にＳｉＯ_２膜を約５０ｎｍの厚さに堆積して、ＳｉＯ_２から成る堆積層３を形成する。次に、ＳｉＣ半導体基板１が酸化しない温度および時間で、堆積層３をアニーリングする。このアニーリングは、赤外線ランプなどの急速加熱装置により、ＳｉＯ_２膜の融点である１２００℃に近い、この１２００℃の融点よりも低い例えば１０００〜１１００℃程度の温度で、短時間に急速に行われる。 （もっと読む）

【課題】（１００）面に優先的に結晶配向が制御された強誘電体薄膜をシード層やバッファ層を設けることなく、簡便に得ることが可能な、強誘電体薄膜の製造方法を提供する。
【解決手段】結晶面が（１１１）軸方向に配向した下部電極を有する基板の下部電極上に、強誘電体薄膜形成用組成物を塗布し、加熱して結晶化させることにより下部電極上に強誘電体薄膜を製造する方法の改良であり、強誘電体薄膜が（１００）面に優先的に結晶配向が制御された配向制御層により構成され、配向制御層を結晶化後の層厚を３５ｎｍ〜１５０ｎｍの範囲内にすることにより形成することを特徴とする。 （もっと読む）

【課題】 電流コラプスを抑制するとともに、高耐圧動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】 ＳｉＣ基板１０上に形成されたｉ−ＧａＮバッファ層１２と、ｉ−ＧａＮバッファ層１２上に形成されたｎ−ＡｌＧａＮ電子供給層１６と、ｎ−ＡｌＧａＮ電子供給層１６上に形成されたｎ−ＧａＮキャップ層１８と、ｎ−ＧａＮキャップ層１８上に形成されたソース電極２０及ドレイン電極２２と、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成されたゲート電極２６と、ソース電極２０とドレイン電極２２との間のｎ−ＧａＮキャップ層１８上に形成された第１の保護層２４と、ゲート電極２６とドレイン電極２２との間の第１の保護層２４に形成されたｎ−ＧａＮキャップ層１８に達する開口部２８に埋め込まれ、第１の保護層２４とは異なる絶縁層よりなる第２の保護層３０とを有する。 （もっと読む）

【課題】界面準位密度およびフラットバンド電圧がともに良好な界面特性を有する半導体装置の製造方法を提供すること。
【解決手段】まず、炭化珪素基板１の表面を洗浄する（ステップＳ１）。つぎに、原料ガスをＥＣＲプラズマ化し、原料ガスに含まれる原子を炭化珪素基板１に照射することで、炭化珪素基板１の表面にシリコン窒化膜２を成長させる（ステップＳ２）。つぎに、ＥＣＲプラズマ化学気相成長法により、シリコン窒化膜２の表面にシリコン酸化膜３を堆積する（ステップＳ３）。つぎに、窒素雰囲気中で、シリコン窒化膜２およびシリコン酸化膜３が形成された炭化珪素基板１のアニール処理を行う（ステップＳ４）。 （もっと読む）

【課題】シリコン表面に、Ａｌ２Ｏ３層を備えて表面パッシベーション層を形成するに際し、表面パッシベーション層は、パッシベーション層の良好な表面パッシベーション品質が維持されると共に、ブリスター形成が、高温でも回避される方法を提供する。
【解決手段】結晶シリコン基板の表面に表面パッシベーション層を形成する方法であって、この方法が、前記表面上に、１５ｎｍ以下の厚さを有するＡｌ_２Ｏ_３層を堆積するステップと、前記表面上への前記Ａｌ_２Ｏ_３層の堆積の後、５００℃と９００℃の間の範囲の温度でガス発生プロセスを行うステップと、ガス発生プロセスの後、前記Ａｌ_２Ｏ_３層上に、窒化シリコン層及び／又は酸化シリコン層等の少なくとも１個の追加誘電体層を堆積するステップとを備える。 （もっと読む）

【課題】カバレッジ性能、及び、表面ラフネスの良好なアモルファスカーボン膜の形成方法および形成装置を提供する。
【解決手段】制御部１００は、昇温用ヒータ１６を制御して、複数枚の半導体ウエハＷが収容された反応管２内を８００℃〜９５０℃に加熱する。次に、制御部１００は、ＭＦＣ制御部を制御して、加熱された反応管２内にアンモニアガスを供給する。続いて、制御部１００は、昇温用ヒータ１６を制御して、反応管２内を所定の温度に加熱し、ＭＦＣ制御部を制御して、加熱された反応管２内に処理ガス導入管１７からエチレンを供給する。これにより、半導体ウエハＷにアモルファスカーボン膜が形成される。 （もっと読む）

【課題】ＴＦＴデバイスにおける高品質ゲート誘電体層を形成するのに有用な方法及び装置を提供する。
【解決手段】高密度プラズマ酸化（ＨＤＰＯ）処理層がチャネル、ソース、及びドレイン領域上に形成されて誘電体インターフェースを構成し、次に、１つ以上の誘電体層をＨＤＰＯ層上に堆積して高品質ゲート誘電体層を形成する。ＨＤＰＯ処理は、一般的に、誘導及び／又は容量結合ＲＦ伝達デバイスを用いてプラズマを発生し、基板上で発生したプラズマを制御し、また酸化源を含有するガスを注入して界面層を成長させる。次に、第２誘電体層をＣＶＤ又はＰＥＣＶＤ堆積処理を用いて基板上に堆積する。 （もっと読む）

【課題】酸化物半導体層の表面の酸素欠陥の形成が防止されて、酸素欠陥に起因したキャリアの生成が低減された半導体装置を提供する。
【解決手段】本明細書に開示する半導体装置は、絶縁体基板１１と、絶縁体基板１１上に配置されたチャネル層１５と、チャネル層１５上に間隔をあけて配置されたソース電極１６及びドレイン電極１７と、ソース電極１６とドレイン電極１７との間のチャネル層１５上に配置されたゲート絶縁体層１８と、ゲート絶縁体層１８上に配置されたゲート電極１９と、を備え、チャネル層１５は、亜鉛を含む酸化物半導体層１３と、酸化物半導体層１３の一方の面に積層された亜鉛を含む酸化物絶縁体層１２と、を有する。 （もっと読む）

【課題】半導体基板の転移を防止しつつ、絶縁膜の埋め込み性を確保するとともに、エッチング耐性を向上させる。
【解決手段】シリコン含有無機ポリマー膜８にアルカリ金属元素またはアルカリ土類金属元素を含有させ、塗布法などの方法にてトレンチ６内に埋め込まれるようにしてシリコン含有無機ポリマー膜８をライナー膜７上に形成し、水蒸気を含む雰囲気中でシリコン含有無機ポリマー膜８の酸化処理を行うことにより、シリコン含有無機ポリマー膜８をシリコン酸化膜９に変化させる。 （もっと読む）

【課題】電気的特性が向上した、酸化物半導体を用いた半導体装置を提供することを目的の一とする。
【解決手段】１３族元素および酸素を含む第１の絶縁膜と、第１の絶縁膜と一部が接する酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、酸化物半導体膜と重畳するゲート電極と、酸化物半導体膜とゲート電極の間の、酸化物半導体膜と一部が接する第２の絶縁膜と、を有する半導体装置である。また、１３族元素および酸素を含む第１の絶縁膜には、化学量論的組成比より酸素が多い領域が含まれる構成とする。 （もっと読む）