半導体装置とその製造方法
【課題】微結晶シリコン膜を活性層とするＴＦＴの閾値ドリフトを小さくする。
【解決手段】シリコンを含む半導体装置の製造方法であって、シリコンを含む原料ガスを水素ガスで６００倍以上に希釈する工程と、前記希釈した原料ガスと水素ガスの混合ガスに高周波電力を加えて放電させる工程と、前記放電により分解した原料ガス中のシリコンを基板に堆積させる工程と、前記混合ガスの圧力を６００Ｐａ以上に制御する工程とを含み、前記原料ガスの水素ガスによる希釈率がＤ、前記混合ガスの圧力がＰ（Ｐａ）のとき、前記高周波電力の電力密度Ｐｗ（Ｗ／ｃｍ２）をＰｗ（Ｗ／ｃｍ２）×Ｄ（倍）／Ｐ（Ｐａ）の値が０．０８３以上、かつ０．２２２以下となる範囲に設定することを特徴とする半導体装置の製造方法。
【解決手段】シリコンを含む半導体装置の製造方法であって、シリコンを含む原料ガスを水素ガスで６００倍以上に希釈する工程と、前記希釈した原料ガスと水素ガスの混合ガスに高周波電力を加えて放電させる工程と、前記放電により分解した原料ガス中のシリコンを基板に堆積させる工程と、前記混合ガスの圧力を６００Ｐａ以上に制御する工程とを含み、前記原料ガスの水素ガスによる希釈率がＤ、前記混合ガスの圧力がＰ（Ｐａ）のとき、前記高周波電力の電力密度Ｐｗ（Ｗ／ｃｍ２）をＰｗ（Ｗ／ｃｍ２）×Ｄ（倍）／Ｐ（Ｐａ）の値が０．０８３以上、かつ０．２２２以下となる範囲に設定することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶性シリコン層を活性層とする半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、薄膜半導体を画素の駆動に用いるアクティブマトリクス型の表示装置が知られている。この表示装置に使用される薄膜トランジスタ（ＴＦＴ）には駆動能力のみならず、耐久性も求められる。これは、ＴＦＴを直流駆動した場合は、しきい値がずれる場合があり、それに伴いＴＦＴの特性バラツキが生じ、輝度ムラが発生する場合がある。
【０００３】
表示装置の能動素子には薄膜シリコン半導体が用いられており、薄膜のシリコンとしては、アモルファス（非晶質）シリコン膜、微結晶シリコン膜、多結晶シリコン膜などがある。
【０００４】
非晶質シリコン膜を活性層とするＴＦＴは大面積化が容易で生産コストを低く抑えることが可能であるが、電流ストレス耐性が低く、長時間電流が流れることで閾値電圧がドリフトしてしまう。一方、多結晶シリコン膜を活性層とするＴＦＴは、駆動能力が高く電流ストレス耐性が高いものの、結晶化のためのレーザアニールやイオンドーピングのプロセスが必要なため製造コストが高い。
【０００５】
微結晶シリコン膜を活性層とするＴＦＴは、製造プロセスが非晶質シリコンＴＦＴと同等であるため低コスト化が可能である。しかし、多結晶シリコン膜に比べて結晶粒のサイズが小さく、その結果移動度も低い。電流ストレス耐性は多結晶ＴＦＴに近いものが得られる場合もあるが、結晶性や結晶粒径が製造条件によって異なり、一様に高いというわけではない。
【０００６】
微結晶シリコンＴＦＴに対しては、チャネルを形成する活性層の結晶性を高めることにより、駆動能力と耐久性の向上が図られてきた。活性層の成膜条件として、シリコンを含む原料ガスの水素、アルゴンなどによる希釈率を大きくする（原料ガスに対する希釈ガスの比率を高くする）ことが有効である。特許文献１には、水素希釈率（ＳｉＨ４／Ｈ２）２００以上で結晶核を形成する微結晶シリコン層の形成方法が記載されている。
【０００７】
ただし、希釈率を大きくすると成膜速度が遅くなるので、製造スループットが小さくなり製造コストを引き上げる。特許文献１では、ゲート絶縁層から１０ｎｍまでは高い倍率でシリコン膜を形成し、以後は低い倍率で成膜を行う。
【０００８】
また、特許文献２には、ボトムゲート・逆スタガ型のＴＦＴとして、高結晶性半導体層とコンタクト層の間に、バッファ半導体層、低結晶性半導体層、あるいは結晶性変化半導体層、といった中間層を挟み、結晶性が連続的につながった半導体装置を作製するために、それぞれの半導体層の作製条件として、成膜圧力と水素希釈率について述べられている。
【０００９】
また、特許文献３には、好適なシリコンの範囲として、原料ガスの水素希釈倍率５００倍から３０００倍、アルゴンガス流量比５％から４０％、圧力３Ｔｏｒｒ以上の条件で成膜する方法が提案されている。さらに、プラズマを維持するためにＲＦ電力密度を０．２Ｗ／ｃｍ２から０．８Ｗ／ｃｍ２とすることが記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平８‐９７４２７号公報
【特許文献２】特開２００８‐１２４３９２号公報
【特許文献３】米国特許７８３３８８５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
非晶質シリコン膜を活性層とするＴＦＴと同様、微結晶シリコンＴＦＴにも閾値電圧のドリフトが見られる。これは、チャネル付近の非晶質シリコンの存在によるものであると考えられている。微結晶シリコン膜も、全体積にわたって微結晶となっているわけではなく、酸化シリコンや窒化シリコンなどの絶縁体の上に成膜する場合、成膜の初期には結晶シリコン粒と非晶質シリコンが混在した膜になっている。ボトムゲート型のトランジスタでは、ゲート絶縁膜とその上に形成されたシリコン膜の界面近くでチャネルが形成されるので、界面付近の非晶質シリコンの混在比率を低くすることが重要な課題となる。
【００１２】
ＣＶＤ法で微結晶シリコン膜を形成する際に、原料ガスの希釈率を高くすることで非晶質の混在比率を下げることができる。希釈率だけでなく、ガス圧力やプラズマ形成のためのＲＦ電力も、非晶質の混在を減らし、結晶比率を高める要因である。
【００１３】
しかし、ＲＦ電力を最適値に定めても、希釈率やガス圧力が変わるとＲＦ電力の最適値も変化する。このため、さまざまな希釈率やガス圧力の条件下で、その都度ＲＦ電力の最適値を決める必要がある。
【００１４】
本発明の目的は、希釈率、ガス圧力、ＲＦ電力の各条件の相互関係を見出し、希釈率とガス圧力が変化しても、最適なＲＦ電力の範囲を容易に決定できるようにすること、それによって電流ストレス耐性に優れた微結晶シリコンＴＦＴの製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明は、
シリコンを含む半導体装置の製造方法であって、
シリコンを含む原料ガスを水素ガスで６００倍以上に希釈する工程と、
前記希釈した原料ガスと水素ガスの混合ガスに高周波電力を加えて放電させる工程と、
前記放電により分解した原料ガス中のシリコンを基板に堆積させる工程と、
前記混合ガスの圧力を６００Ｐａ以上に制御する工程と
を含み、
前記原料ガスの水素ガスによる希釈率がＤ、前記混合ガスの圧力がＰ（Ｐａ）のとき、前記高周波電力の電力密度Ｐｗ（Ｗ／ｃｍ２）を
Ｐｗ（Ｗ／ｃｍ２）×希釈倍率（倍）／圧力（Ｐａ）
の値が０．０８３以上、かつ０．２２２以下となる範囲に設定することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、電力密度が希釈倍率とガス圧力の値に応じた最適範囲に設定されるので、精密な成膜条件設定が可能となり、ボトムゲート型ＴＦＴにおいてチャネル形成領域となるゲート絶縁膜近くにも、結晶比率の高い微結晶シリコン膜が形成され、電流ストレスに対して閾値ドリフトの少ないＴＦＴを得ることができる。
【図面の簡単な説明】
【００１７】
【図１】ＲＦプラズマＣＶＤ装置の概略構成を示す図である。
【図２】ＴＦＴ製造に用いられる枚葉式製造装置の概略構成を示す図である。
【図３】ボトム型ＴＦＴの断面図である。
【図４】希釈率を変えたときの閾値ドリフトの測定結果である。
【図５】圧力を変えたときの閾値ドリフトの測定結果である。
【図６】２種類の希釈率について、電力密度を変えたときの閾値ドリフトの測定結果である。
【図７】微結晶シリコン膜の堆積過程を説明する図である。
【図８】微結晶シリコン膜の成膜速度を説明する図である。
【発明を実施するための形態】
【００１８】
［１．ＴＦＴの製造方法］
本発明のＴＦＴを形成するシリコン膜はＣＶＤ（化学気相成長）法を用いて成膜される。ガラス基板にシリコン他の半導体薄膜を形成する方法としては、ＲＦプラズマＣＶＤ法が知られている。ＲＦプラズマＣＶＤ法は、半導体薄膜の原料ガスを成膜室内に導入し、高周波電力を加えて放電させ、プラズマ化する。プラズマ中で遊離したイオン同士が反応して、基板に薄膜として堆積する。シリコンの薄膜を得るには、シラン（ＳｉＨ４）等のシリコン原子を含有する原料ガスを、水素（Ｈ２）、アルゴン（Ａｒ）などで希釈して成膜室に導入し、プラズマにより分解した原料ガス中のシリコンを基板上に堆積させる。
【００１９】
図１はＲＦプラズマＣＶＤ装置の概略構成図である。
【００２０】
成膜室１００には、プラズマ放電を生起させるアノード電極１０１とカソード電極１０２が対向して設置され、電源１０３からＲＦ周波数（１３．６ＭＨｚ）の交流電力が供給される。基板１１０はアノード電極１０１上に置かれ、ヒータ１０５で加熱される。
【００２１】
加熱温度は、半導体膜の形成条件によって適宜調整されるが、微結晶シリコンを形成する場合、基板温度で１００℃以上３００℃以下が用いられる。さらには１５０℃以上２５０℃以下がより好適に用いられる。
【００２２】
原料ガスと希釈ガスはガス供給バルブ１０７、１０８を介してミキシングボックス１０９内に導入され、ガス流量を調節できるマスフローコントローラ１１１によって一定の流量に制御され、混合される。混合ガスは配管１０６を通して成膜室１００内に供給され、成膜室内で放電を受けてプラズマ化され、反応して基板上に堆積する。反応に寄与しなかった残りのガスはバルブ１０４を通って排気される。
【００２３】
配管１０６は中空のカソード電極１０２に混合ガスを供給する。混合ガスは、カソード電極のアノード側に開けたガス吹き出し孔から放出される。カソード電極１０２から均一に膜が形成されるよう、ガス吹き出し孔は複数開けられ、また配管１０６の接続箇所から各吹き出し孔までの距離がなるべく均等になっていることが望ましい。
【００２４】
また、カソード電極は、基板上に均一に微結晶シリコン膜を形成させるために、基板より大きな面積を有するものを用い、その形状も適宜調整される。
【００２５】
図１の装置においては、マスフローコントローラ１１１の流量比によって希釈率が調節できる。また、ＲＦ電力は電源１０３の出力により調節される。成膜室１００の混合ガス圧力はバルブ１０４で調整される。
【００２６】
図２はトランジスタなどの半導体装置を製造する枚葉式ＣＶＤ装置の概略図である。
【００２７】
枚葉式ＣＶＤ装置２００は、ロードロック室２０１、加熱室２０２、３つの成膜室２０３からなり、全て真空環境下に置かれる。成膜室２０３は図１に示したものと同じであるが、シリコン膜、ゲート絶縁膜など形成する膜によって供給するガスの種類や数が異なっている。これらの間をアーム機構２０５で搬送された基板１１０が出入りして、順に膜が作られていく。
【００２８】
［２．ＴＦＴの構造］
図３はボトムゲート型薄膜トランジスタ（ＴＦＴ）の断面図である。
【００２９】
基板３００の上にゲート電極３０１がパタンニングされ、これにゲート絶縁膜３０２を介して微結晶シリコン膜からなる活性層３０３が対向している。活性層３０３はオーミックコンタクト層３０４によってソース・ドレイン電極３０５に接続されて、その間隙のゲート絶縁層側にチャネルが形成される。ＴＦＴは全体がパッシベーション層３０６で覆われている。
【００３０】
図３とは異なる構造として、活性層３０３のチャネルとは反対側に、窒化シリコン、酸化シリコン、あるいは窒化シリコンと酸化シリコンの積層からなるエッチングストップ層が設けられることもある。
【００３１】
ＴＦＴの基板３００には、高融点ガラス、石英、セラミック等の材料を用いることができる。ゲート電極と３０１しては、Ｍｏ、Ｔｉ、Ｗ、Ｎｉ、Ｔａ、Ｃｕ、Ａｌ、あるいはそれらの合金をスパッタや真空蒸着法等によって成膜したものが用いられる。複数の金属層を積層することもある。
【００３２】
ゲート電極がパタンニングされたところで、基板３００は図２のＲＦプラズマＣＶＤ装置に送られ、ゲート絶縁膜３０２、活性層３０３、コンタクト層３０４が連続して成膜される。
【００３３】
ゲート絶縁層３０２には窒化シリコン膜が好適に使用されるが、酸化シリコン層、酸化シリコンと窒化シリコンの積層、もしくは酸窒化シリコン層でも良い。酸化シリコンと窒化シリコンの積層を用いる場合には、活性層側に窒化シリコンを用いるのが望ましい。窒化シリコンはＳｉＨ４、ＮＨ３、Ｎ２、Ｈ２等の混合ガスを、酸化シリコンはＳｉＨ４、Ｎ２Ｏ、ＴＥＯＳ、Ｏ２等の混合ガスが適宜選択して用いられる。
【００３４】
ゲート絶縁層３０２の厚さは、５０〜３００ｎｍの厚さが好適である。
【００３５】
ゲート絶縁層３０２上には微結晶シリコンからなる活性層３０３が形成されるが、それに先立って、ゲート絶縁膜３０２との界面に密着性向上のための界面処理を行うことが望ましい。界面処理の方法は様々な方法があり、ゲート絶縁膜３０２の表面に酸化シリコン膜を形成してもよく、ゲート絶縁膜を酸素雰囲気に暴露して表面を酸化処理しても良い。
【００３６】
微結晶シリコンからなる活性層３０３は、原料ガスとしてＳｉＨ４が好適に用いられる。また希釈ガスとしてはＨ２ガスが好適に用いられる。
【００３７】
活性層３０３が形成された後、同じ成膜室を用いて不純物半導体からなるコンタクト層３０４を形成する。コンタクト層３０４は、ｎ型の不純物を高濃度に含有するもので非晶質であっても結晶性であってもよい。コンタクト層３０４は、活性層３０３とソース電極およびドレイン電極を形成する金属層３０５とのオーミックコンタクトをとるための層で、厚みは１０〜３００ｎｍ、望ましくは２０〜１００ｎｍである。
【００３８】
コンタクト層３０４が形成された基板２０６は、ロードロック室を経て取り出される。その後、コンタクト層３０４上に金属層３０５を形成し、フォトリソグラフィによりソース電極及びドレイン電極を形成する。さらにチャネルの裏側に当たる部分のコンタクト層も除去する。金属層３０５は、Ｍｏ、Ｔｉ、Ｗ、Ｎｉ、Ｔａ、Ｃｕ、Ａｌ、あるいはそれらの合金またはそれらの積層構造体からなる。
【００３９】
その後、再び枚葉式ＣＶＤ装置２００に投入され、窒化シリコンからなるパッシベーション層３０６を形成してＴＦＴが完成する。表示装置に応用するときは、パッシベーション層３０６にコンタクトホールを形成し、そこに表示素子を接続させる。
【００４０】
［３．成膜条件についての実験結果］
プラズマＣＶＤ法により得られるシリコン膜の性質は、主として、（１）シリコン原子を含有する原料ガスの希釈率Ｄ（倍）、（２）成膜室のガス圧力Ｐ（Ｐａ）、（３）放電を持続させるＲＦ交流の電力密度Ｐｗ（Ｗ／ｃｍ２）、の３つの成膜条件によって影響を受ける。
【００４１】
本発明者は、（１）−（３）の条件を変えていくつかの微結晶シリコン膜を作り、閾値ドリフトの小さい膜が得られる条件をしらべた。以下、その手順と結果について説明する。
【００４２】
まず、いろいろな条件で微結晶シリコンを成膜する際の、共通の下地層を以下のようにして作成した。
【００４３】
形成ガラス基板３００上にＲＦスパッタ法により、１００ｎｍのＭｏからなるゲート電極３０１を堆積させ、パターニングを行った。その後、ＣＶＤ装置成膜室２０３内で、表１のゲート絶縁層作成条件１の処方により、ゲート絶縁層３０２を２００ｎｍ堆積した。
【００４４】
【表１】
【００４５】
電力密度Ｐｗ（Ｗ／ｃｍ２）は、電源１０３が出力する電力（Ｗ）を、アノード電極とカソード電極の対向面積（ｃｍ２）で割った量である。
【００４６】
次いで、ゲート絶縁層３０２の表面を酸素雰囲気に暴露して酸化処理した。このときの処理条件を表２に示した。
【００４７】
【表２】
【００４８】
（１）希釈率
以上の手順により形成した下地に、まず、圧力と電力密度は固定し、原料ガスの希釈率を変化させて微結晶シリコン膜を形成した。表３に作成条件を示す。シランガスを水素で希釈し、その倍率を２００から１０００の範囲で振った。
【００４９】
【表３】
【００５０】
希釈率は（Ｈ２流量／ＳｉＨ４流量）で定義した。表３の希釈率の範囲は、水素ガスの流量を固定しシランガスの流量を変化させて得たものである。希釈率が高い程シランガスの流量は少なくなる。また、希釈率が２００倍以上と高いので、圧力はほぼ水素ガスの流量で決まっており、希釈率によらず一定と見做してある。
【００５１】
希釈率を振って微結晶シリコン膜からなる活性層３０３を成膜した後、その上にコンタクト層３０４、ソース電極およびドレイン電極３０５をそれぞれプラズマＣＶＤ法およびＲＦマグネトロンスパッタ法により形成し、ドライエッチングによりパターニングをおこなった。
【００５２】
以上の工程により作製したＴＦＴについて電流ストレス耐性を測定した。結果を図４に示す。測定には、Ａｇｉｌｅｎｔ社製４１５５Ｃ半導体パラメータアナライザを使用し、２５℃に保たれたステージ上で測定した。ストレス耐性は、Ｖｄ＝Ｖｇ＝０Ｖとし、Ｗ／Ｌ＝１に規格化したドレイン電流Ｉｄ＝０．１μＡを流し続けて、初期と一定の時間後のＶｄｓの変化を測定することにより評価した。以下、このＶｄｓの変化量を閾値ドリフトとし、ΔＶｄｓと書く。閾値ドリフトΔＶｄｓの許容範囲は１５０時間後で０．３Ｖ未満である。
【００５３】
希釈率６００倍未満の場合、電流ストレス１５０時間後のΔＶｄｓは一点鎖線で示す許容限度の０．３Ｖを超えるのに対し、６００倍以上の場合、ΔＶｄｓは０．３Ｖ未満であった。希釈率を上げることでΔＶｄｓが低くなったのは、非晶質シリコンの比率が下がり、結晶シリコンの比率が上がったためと考えられる。
【００５４】
（２）圧力
次に、電力密度Ｐｗと希釈率を固定し、３００Ｐａから１１００Ｐａの範囲の幾つかの圧力で微結晶シリコン膜を堆積させた。表４にその条件をしめす。下地層は共通のものを用いた。原料ガスはシラン、希釈ガスは水素である。
【００５５】
【表４】
【００５６】
この微結晶シリコン膜を用いて（１）の場合と同じ工程でＴＦＴを作成し、同様に電流ストレス耐性について評価を行った。
【００５７】
結果を図５に示す。圧力が６００Ｐａ以上の場合、ΔＶｄｓは０．３Ｖ未満であったのに対し、圧力が６００Ｐａ未満である場合、膜が堆積しないという結果となった。圧力が低いと、膜のエッチングが進むという結果である。
【００５８】
（３）電力密度
圧力と希釈率を表５に示す値に固定し、電力密度Ｐｗを０．０６７〜０．２６７Ｗ／ｃｍ２の範囲で変えて微結晶シリコン膜を堆積させた。下地層は共通のものを用いた。原料ガスと希釈ガスは（１）（２）と同じである。
【００５９】
【表５】
【００６０】
さらに、希釈率を表５の値よりも下げて６００倍とし、電力密度Ｐｗを０．０７７〜０．４００Ｗ／ｃｍ２の範囲で変えて微結晶シリコン膜を堆積させた。圧力は同じである。条件を表６に示す。下地層は共通のものを用い、原料ガスと希釈ガスも（１）（２）と同じである。
【００６１】
【表６】
【００６２】
表５と表６の条件で成膜した微結晶シリコン膜を用いて（１）（２）と同じ工程でＴＦＴを作成し、同様に電流ストレス耐性について評価を行った。
【００６３】
結果を図６に示す。図６は横軸に電力密度、縦軸に閾値ドリフトを示している。黒い丸は（ａ）希釈率１０００倍、黒い三角は（ｂ）希釈率６００倍の場合である。
【００６４】
希釈率の大小にかかわらず電力密度がちいさい領域で閾値ドリフトが大きくなるが、希釈率が大きい方が、より小さい電力密度まで小さい閾値ドリフトを保つ。一方、電力密度が高すぎると膜ができなくなる。
【００６５】
希釈率が１０００倍のとき、ＲＦ電力密度が０．０８３Ｗ／ｃｍ２以上の条件で得られた微結晶シリコン膜では、電流ストレスを１５０時間加え続けたも、ΔＶｄｓは０．３Ｖ未満であった。電力密度が０．０７７Ｗ／ｃｍ２では非晶質シリコンの混在比率が高まり、閾値ドリフトが大きくなる。
【００６６】
電力密度が大きいほうでは、０．２２２Ｗ／ｃｍ２以上の場合、微結晶シリコン膜が形成されなかった。これは、Ｈ２によるエッチング効果が大きくなりシリコン膜の堆積ができないためと考えられる。電力密度が大きすぎても、成膜条件としては適さないことがわかった。
【００６７】
（ｂ）の希釈率６００倍の場合は、電力密度が０．１４０Ｗ／ｃｍ２以上で、電流ストレス１５０時間後のΔＶｄｓが０．３Ｖ未満になった。また、ＲＦ電力が０．３６７Ｗ／ｃｍ２以上では、結晶性シリコン膜の堆積ができなかった。
【００６８】
このように、閾値ドリフトが少ないシリコン膜を形成するためには、電力密度をある範囲に設定する必要があり、電力密度が低すぎても逆に高すぎても良好なシリコン膜ができない。また、電力密度の適正範囲は希釈率によって変化し、希釈率が小さいと範囲が、上限、下限とも低いほうにシフトする。
【００６９】
電力密度ＰＷの範囲は、（ａ）１０００倍希釈では
０．０８３Ｗ／ｃｍ２≦ＰＷ≦０．２２２Ｗ／ｃｍ２
であり、（ｂ）６００倍希釈では
０．１４０Ｗ／ｃｍ２≦ＰＷ≦０．３６７Ｗ／ｃｍ２
であった。
【００７０】
電力密度の最適範囲の上限と下限は希釈率Ｄに依存しているが、電力密度ＰＷ（Ｗ／ｃｍ２）と希釈率Ｄ（倍）の積をとると，（ａ）、（ｂ）ともに、ほぼ
８３≦ＰＷ＊Ｄ≦２２２
となり、さらに圧力Ｐ（Ｐａ）（今の場合はＰ＝１０００Ｐａ）で割って
０．８３≦ＰＷ＊Ｄ／Ｐ≦０．２２２
が成り立つ。ＰＷ＊Ｄ／Ｐという量の意味については以下で説明する。
【００７１】
［４．成膜過程］
微結晶シリコン膜の成膜過程ついては以下のように考えられている。
【００７２】
ＲＦプラズマＣＶＤ法による微結晶シリコン膜の堆積においては、（Ａ）シランが分解して基板上に非晶質シリコン層と結晶性シリコン層とが堆積する過程と、（Ｂ）水素ガスが分解して、ラジカルとなった水素が基板に堆積したシリコン層（主に非晶質シリコン）をエッチングする過程とが競合していると考えられる。図７は、これを電力密度との関係で模式的に表したものである。
【００７３】
図７において、横軸は電源１０３から投入される電力密度、縦軸は、シリコンの堆積速度とエッチング速度であって、実線が、シランガスの水素ガスによる希釈率が、（ａ）１０００倍、（ｂ）６００倍、（ｃ）３００倍の場合の微結晶シリコンの堆積速度、点線が水素ガスによる堆積膜のエッチング速度である。
【００７４】
基板上には非晶質シリコン層と結晶性シリコン層の両方が堆積される。電力密度が低いとシランは分解されず、シリコン層は堆積されない。電力密度が高くなるとシランの分解が生じてシリコン層の堆積が生じ、電力密度とともに堆積速度は速くなる。
【００７５】
電力密度がある程度高くなると堆積速度はそれ以上増加せず一定になる。これは、シランガスがほぼ１００％分解されてシリコンの供給が飽和に達したためである。飽和に達した後、堆積シリコンの量は供給されるシランガスの濃度で決まるから、飽和堆積速度はシランガスの濃度が高いほど、すなわちシランガスの希釈率が小さいほど大きな値となる。
【００７６】
これに対し、水素ガスの分解により生じる水素イオンの量は、水素の供給が実際上無限大であると考えられるので、電力密度が高くなると増加する一方である。したがって、シリコン層のエッチング過程におけるエッチング速度は、電力密度とともに速くなっていく。
【００７７】
電力密度の低いところでは、シリコン層の中でも、結合力の弱い非晶質シリコン層がより多くエッチングされる。したがって、堆積したシリコン膜から非晶質部分が選択的に排除され、結晶性の高い良質な微結晶シリコン膜が形成されることになる。
【００７８】
実際に基板に微結晶シリコン膜として成長する速度は、（Ａ）の堆積速度と（Ｂ）のエッチング速度の差である。図８は堆積速度の実測結果である。図８の（ａ）、（ｂ）、（ｃ）は、それぞれ図７の（ａ）、（ｂ）、（ｃ）の希釈率に対応している。
【００７９】
図８の結果は、図７の堆積速度とエッチング速度の差と定性的に一致している。堆積速度は、電力密度とともに初めは増加し、やがて減少する。速度のピーク値は希釈率が低いほうで大きい。結晶比率の高いシリコン膜は、非晶質シリコンがエッチングされ、結晶性シリコンが選択的に堆積する領域で得られる。これは、ほぼ堆積速度のピークに近いところにあたり、図８で（ａ）‘と（ｂ）’に示した範囲である。
【００８０】
（１）の実験結果に示したように、希釈率が（ｃ）の３００倍の条件では閾値ドリフトが大きくなってしまう。これは、図８に示すように堆積速度が速すぎて結晶比率の高いシリコン膜が得られないためである。
【００８１】
［５．最適成膜条件］
以下、各成膜条件の最適範囲について説明する。
【００８２】
（ｉ） 希釈率
微結晶シリコン層の堆積初期の段階では、基板上にごく微小なシリコン結晶粒が形成され、これが核となって結晶が成長する。小さな核は水素イオンによりエッチングされて消滅する確率が高いが、希釈率が低いと、発生する核の数も多いので、エッチングされずに成長する核の数が多い。その結果、結晶粒径の小さな粒界の多い微結晶シリコン層が成長することになる。
【００８３】
成膜速度を低く抑えることにより、結晶粒径が大きく欠陥の少ない微結晶シリコンが形成できる。希釈率を６００倍以上にすると十分低い成膜速度になる。この条件で成膜すると、成膜の初期段階から、結晶比率が高く、かつ結晶粒径の大きなシリコン膜が得られる。ボトムゲートのＴＦＴでは、ゲート絶縁層界面からチャネルが形成される深さ付近までの領域のシリコン膜の性質がＴＦＴ性能を決定する。粒径が大きな微結晶シリコンは、電子の移動度を下げる要因となる結晶粒界や欠陥が少ない。それにより電流ストレスに対して耐性の高い、すなわち閾値ドリフトの少ないＴＦＴが製造できる。
【００８４】
（３）の実験では、１０００倍希釈と６００倍希釈の条件下で電力密度を変化させて閾値ドリフトを評価した。希釈率を上げると最適な電力密度範囲が低いほうにシフトした。図８の（１）´、（２）´の曲線も電力密度が低いほうにシフトしており、電力密度に対して成膜速度が最大に近くなるときに、閾値ドリフトが少ないという推論を支持している。
【００８５】
１０００倍希釈の場合の好ましい領域は、６００倍希釈のそれと比較してより低パワー側にシフトしている。この理由は、より欠陥の少ない膜を形成するためには、水素ラジカルの効果が不可欠であるため、低希釈率時には、水素ラジカルをより活性化させるために電力密度を高くする必要があるが、高希釈率時にはむしろ水素ラジカルによるエッチングがはじまるため、パワーを下げた方が望ましい結果となると考えられる。
【００８６】
一方、高希釈率時には低パワーでも水素ラジカルが必要な分供給されるが、低希釈時には、不足してしまい、非晶質シリコンの比率が高くなることから、ＴＦＴの電流ストレス耐性は低くなると考えられる。
【００８７】
図８に示すように、実効成膜速度のピーク値は、希釈率が低いほど大きい。（１）の実験結果（図４）によれば、希釈率が低くなると閾値ドリフトが大きくなるが、これは、低希釈率下の条件では非晶質シリコンの比率が高くなるためである。
【００８８】
（ｉｉ） 圧力について
（２）の実験結果および図５に示されるように、６００Ｐａより低い成膜圧力で成膜を行うと、シリコン膜を形成できない。これは、微結晶シリコンを成膜するような、水素希釈率と電力密度条件下では、平均自由工程の長いイオンが基板に衝突することによりシリコン成長初期に形成された結晶性シリコンの成長核をエッチングしてしまい、シリコンの成長を阻害してしまうためと考えられる。低圧下ではプラズマ中のイオンの平均自由工程が長くなり、より加速されたイオンは基板に衝突し堆積した微結晶シリコン膜にダメージを与え、さらにはエッチングが進み膜堆積が阻害される。
【００８９】
すなわち、ガス圧力が低くなるとシリコン膜が生成されないのは、低圧力でシランガスの分圧が低下し、成膜工程よりも加速された水素イオンによるエッチング効果の方が支配的になる結果である。希釈率について、シランガスの流量が小さい（希釈率が大きい）とき、シランガスの流量が大きい（希釈率が小さい）時よりも低パワー側からエッチングが始まるが、ガス圧力が低いときもこれと同じ現象が生じている。
【００９０】
実質的に微結晶シリコンを堆積させるための条件としては、成膜圧力は６００Ｐａ以上であることが望ましいと言える。
【００９１】
（ｉｉｉ） 電力密度について
図８に示されるように、それぞれの水素希釈率における実効的な成膜速度は、電力密度がある範囲にあるときに大きくなる。その下限は、シランの分解が十分な速度で生じるような電力密度であり、上限は水素によるエッチングが主過程となり、シリコン膜が形成できないところである。
【００９２】
成膜速度が最大となるのは、（Ａ）の過程が飽和するところである。図８に示すように、最大成膜速度に近い速度で微結晶シリコン膜が成長する電力密度の範囲は、希釈率が高くなるにつれて低いほうにシフトする。
【００９３】
上記（３）の実験で、電流ストレス耐性の高いＴＦＴが得られた電力密度範囲を、図８に、希釈率１０００倍のとき（１）”、希釈率６００倍のとき（２）”として示した。（希釈率３００倍では電流ストレス耐性の高いＴＦＴは得られなかったので、図８には記入していない。）電力密度に対して成膜速度が最大に近くなるときに、閾値ドリフトの少ない微結晶シリコン膜が得られることがわかる。
【００９４】
電力密度が低い場合、非晶質シリコン成分が多くなり、閾値ドリフトが大きくなってしまう。電力密度の下限は、基板上に堆積した非晶質シリコンが水素イオンによって効率よくエッチングされ、結晶性シリコンの成長が促進されるための条件から決められる。下限以下の電力密度では水素の分解が不十分で、そのため非晶質シリコンの堆積が支配的になる。
【００９５】
希釈率及び圧力が変化しても、水素イオンによる非晶質シリコンのエッチング過程が支配的になるところが電力密度の下限を決めることに変わりはない。（圧力を一定にして）希釈率を半分にすると、シランガス流量が２倍になるから、非晶質シリコン層の堆積速度も２倍となり、それをエッチングするための水素の分解に２倍の電力密度が投入される必要がある。希釈率を半分にすると水素ガスの流量も１／２になるが、希釈率はもともと数１００倍という大きな値なので、水素ガスは大量に存在し、実質的に無限大の流量であると考えることができる。したがって、水素イオンの分解速度は水素ガスの供給量によらず、電力密度だけで決まっていると考えてよい。
【００９６】
一方、（希釈率は一定のままで）圧力が２倍になったとすると、やはりシランガス流量が２倍になるから、必要な電力密度は２倍になる。すなわち、電力密度の適正範囲の下限は希釈率に反比例し、圧力に比例する。
【００９７】
一方、電力密度が高すぎると、シリコン膜の堆積自体が生じない。これは、水素イオン量が過剰になり、非晶質シリコンだけでなく結晶シリコンもエッチングされてしまうことによる。水素イオンが少ないときは、非晶質シリコンと結晶シリコンのエッチング速度の比により、非晶質シリコンが選択的にエッチングされるが、水素イオン濃度が増えると、結晶シリコンのエッチング速度が堆積速度を上回り、全く膜が形成されない状況になる。
【００９８】
このように電力密度の上限は、水素ラジカルによる堆積膜の非選択的なエッチングが支配的になる条件により決まる。
【００９９】
上限付近で生じる堆積とエッチングの過程が、希釈率と圧力によってどのようになるかを考察すると、ます、圧力はそのままで希釈率が半分になると、シランガス流量が２倍になり、シリコンの堆積速度も２倍になる。したがってそれをエッチングする電力密度も２倍必要である。また、希釈率がそのままで圧力が２倍になってもやはりシリコン膜の堆積速度が２倍になるから、電力密度も２倍必要である。すなわち、希釈率１／２または圧力２倍になり、同時に電力密度が２倍になったならば、水素イオン（あるいは水素ラジカル）により堆積膜が全てエッチングされる。これが電力密度の上限付近で生じている状況である。
【０１００】
［６．結論］
以上（ｉ）−（ｉｉｉ）の考察から、閾値ドリフトが十分低い微結晶シリコン膜を得るためには、電力密度を圧力と希釈率に応じた適正な値に設定して成膜すればよいことがわかった。すなわち、電力密度は、
電力密度（Ｗ／ｃｍ２）×希釈率（倍）／圧力（Ｐａ）
が決められた範囲の値になるように設定される。その値は、（３）の実験結果から、０．０８３以上、かつ０．２２２以下の範囲である。
【０１０１】
希釈率は、６００倍以上にすることにより結晶粒径の大きなシリコン膜が得られる。
【０１０２】
圧力は、平均自由行程の長い分子の基板衝突によるエッチングが生じない程度に高くする必要があり、６００Ｐａ以上に設定される。
【符号の説明】
【０１０３】
１００ 成膜室
１０３ ＲＦ交流電源
１０４ 圧力調整バルブ
１０６ 配管
１０７、１０８ ガス供給バルブ
１０９ ミキシングボックス
１１０ 基板
１１１ マスフローコントローラ
２００ ＣＶＤ装置
２０３ ＣＶＤ成膜室
２０６ 基板
【技術分野】
【０００１】
本発明は、結晶性シリコン層を活性層とする半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、薄膜半導体を画素の駆動に用いるアクティブマトリクス型の表示装置が知られている。この表示装置に使用される薄膜トランジスタ（ＴＦＴ）には駆動能力のみならず、耐久性も求められる。これは、ＴＦＴを直流駆動した場合は、しきい値がずれる場合があり、それに伴いＴＦＴの特性バラツキが生じ、輝度ムラが発生する場合がある。
【０００３】
表示装置の能動素子には薄膜シリコン半導体が用いられており、薄膜のシリコンとしては、アモルファス（非晶質）シリコン膜、微結晶シリコン膜、多結晶シリコン膜などがある。
【０００４】
非晶質シリコン膜を活性層とするＴＦＴは大面積化が容易で生産コストを低く抑えることが可能であるが、電流ストレス耐性が低く、長時間電流が流れることで閾値電圧がドリフトしてしまう。一方、多結晶シリコン膜を活性層とするＴＦＴは、駆動能力が高く電流ストレス耐性が高いものの、結晶化のためのレーザアニールやイオンドーピングのプロセスが必要なため製造コストが高い。
【０００５】
微結晶シリコン膜を活性層とするＴＦＴは、製造プロセスが非晶質シリコンＴＦＴと同等であるため低コスト化が可能である。しかし、多結晶シリコン膜に比べて結晶粒のサイズが小さく、その結果移動度も低い。電流ストレス耐性は多結晶ＴＦＴに近いものが得られる場合もあるが、結晶性や結晶粒径が製造条件によって異なり、一様に高いというわけではない。
【０００６】
微結晶シリコンＴＦＴに対しては、チャネルを形成する活性層の結晶性を高めることにより、駆動能力と耐久性の向上が図られてきた。活性層の成膜条件として、シリコンを含む原料ガスの水素、アルゴンなどによる希釈率を大きくする（原料ガスに対する希釈ガスの比率を高くする）ことが有効である。特許文献１には、水素希釈率（ＳｉＨ４／Ｈ２）２００以上で結晶核を形成する微結晶シリコン層の形成方法が記載されている。
【０００７】
ただし、希釈率を大きくすると成膜速度が遅くなるので、製造スループットが小さくなり製造コストを引き上げる。特許文献１では、ゲート絶縁層から１０ｎｍまでは高い倍率でシリコン膜を形成し、以後は低い倍率で成膜を行う。
【０００８】
また、特許文献２には、ボトムゲート・逆スタガ型のＴＦＴとして、高結晶性半導体層とコンタクト層の間に、バッファ半導体層、低結晶性半導体層、あるいは結晶性変化半導体層、といった中間層を挟み、結晶性が連続的につながった半導体装置を作製するために、それぞれの半導体層の作製条件として、成膜圧力と水素希釈率について述べられている。
【０００９】
また、特許文献３には、好適なシリコンの範囲として、原料ガスの水素希釈倍率５００倍から３０００倍、アルゴンガス流量比５％から４０％、圧力３Ｔｏｒｒ以上の条件で成膜する方法が提案されている。さらに、プラズマを維持するためにＲＦ電力密度を０．２Ｗ／ｃｍ２から０．８Ｗ／ｃｍ２とすることが記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平８‐９７４２７号公報
【特許文献２】特開２００８‐１２４３９２号公報
【特許文献３】米国特許７８３３８８５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
非晶質シリコン膜を活性層とするＴＦＴと同様、微結晶シリコンＴＦＴにも閾値電圧のドリフトが見られる。これは、チャネル付近の非晶質シリコンの存在によるものであると考えられている。微結晶シリコン膜も、全体積にわたって微結晶となっているわけではなく、酸化シリコンや窒化シリコンなどの絶縁体の上に成膜する場合、成膜の初期には結晶シリコン粒と非晶質シリコンが混在した膜になっている。ボトムゲート型のトランジスタでは、ゲート絶縁膜とその上に形成されたシリコン膜の界面近くでチャネルが形成されるので、界面付近の非晶質シリコンの混在比率を低くすることが重要な課題となる。
【００１２】
ＣＶＤ法で微結晶シリコン膜を形成する際に、原料ガスの希釈率を高くすることで非晶質の混在比率を下げることができる。希釈率だけでなく、ガス圧力やプラズマ形成のためのＲＦ電力も、非晶質の混在を減らし、結晶比率を高める要因である。
【００１３】
しかし、ＲＦ電力を最適値に定めても、希釈率やガス圧力が変わるとＲＦ電力の最適値も変化する。このため、さまざまな希釈率やガス圧力の条件下で、その都度ＲＦ電力の最適値を決める必要がある。
【００１４】
本発明の目的は、希釈率、ガス圧力、ＲＦ電力の各条件の相互関係を見出し、希釈率とガス圧力が変化しても、最適なＲＦ電力の範囲を容易に決定できるようにすること、それによって電流ストレス耐性に優れた微結晶シリコンＴＦＴの製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明は、
シリコンを含む半導体装置の製造方法であって、
シリコンを含む原料ガスを水素ガスで６００倍以上に希釈する工程と、
前記希釈した原料ガスと水素ガスの混合ガスに高周波電力を加えて放電させる工程と、
前記放電により分解した原料ガス中のシリコンを基板に堆積させる工程と、
前記混合ガスの圧力を６００Ｐａ以上に制御する工程と
を含み、
前記原料ガスの水素ガスによる希釈率がＤ、前記混合ガスの圧力がＰ（Ｐａ）のとき、前記高周波電力の電力密度Ｐｗ（Ｗ／ｃｍ２）を
Ｐｗ（Ｗ／ｃｍ２）×希釈倍率（倍）／圧力（Ｐａ）
の値が０．０８３以上、かつ０．２２２以下となる範囲に設定することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、電力密度が希釈倍率とガス圧力の値に応じた最適範囲に設定されるので、精密な成膜条件設定が可能となり、ボトムゲート型ＴＦＴにおいてチャネル形成領域となるゲート絶縁膜近くにも、結晶比率の高い微結晶シリコン膜が形成され、電流ストレスに対して閾値ドリフトの少ないＴＦＴを得ることができる。
【図面の簡単な説明】
【００１７】
【図１】ＲＦプラズマＣＶＤ装置の概略構成を示す図である。
【図２】ＴＦＴ製造に用いられる枚葉式製造装置の概略構成を示す図である。
【図３】ボトム型ＴＦＴの断面図である。
【図４】希釈率を変えたときの閾値ドリフトの測定結果である。
【図５】圧力を変えたときの閾値ドリフトの測定結果である。
【図６】２種類の希釈率について、電力密度を変えたときの閾値ドリフトの測定結果である。
【図７】微結晶シリコン膜の堆積過程を説明する図である。
【図８】微結晶シリコン膜の成膜速度を説明する図である。
【発明を実施するための形態】
【００１８】
［１．ＴＦＴの製造方法］
本発明のＴＦＴを形成するシリコン膜はＣＶＤ（化学気相成長）法を用いて成膜される。ガラス基板にシリコン他の半導体薄膜を形成する方法としては、ＲＦプラズマＣＶＤ法が知られている。ＲＦプラズマＣＶＤ法は、半導体薄膜の原料ガスを成膜室内に導入し、高周波電力を加えて放電させ、プラズマ化する。プラズマ中で遊離したイオン同士が反応して、基板に薄膜として堆積する。シリコンの薄膜を得るには、シラン（ＳｉＨ４）等のシリコン原子を含有する原料ガスを、水素（Ｈ２）、アルゴン（Ａｒ）などで希釈して成膜室に導入し、プラズマにより分解した原料ガス中のシリコンを基板上に堆積させる。
【００１９】
図１はＲＦプラズマＣＶＤ装置の概略構成図である。
【００２０】
成膜室１００には、プラズマ放電を生起させるアノード電極１０１とカソード電極１０２が対向して設置され、電源１０３からＲＦ周波数（１３．６ＭＨｚ）の交流電力が供給される。基板１１０はアノード電極１０１上に置かれ、ヒータ１０５で加熱される。
【００２１】
加熱温度は、半導体膜の形成条件によって適宜調整されるが、微結晶シリコンを形成する場合、基板温度で１００℃以上３００℃以下が用いられる。さらには１５０℃以上２５０℃以下がより好適に用いられる。
【００２２】
原料ガスと希釈ガスはガス供給バルブ１０７、１０８を介してミキシングボックス１０９内に導入され、ガス流量を調節できるマスフローコントローラ１１１によって一定の流量に制御され、混合される。混合ガスは配管１０６を通して成膜室１００内に供給され、成膜室内で放電を受けてプラズマ化され、反応して基板上に堆積する。反応に寄与しなかった残りのガスはバルブ１０４を通って排気される。
【００２３】
配管１０６は中空のカソード電極１０２に混合ガスを供給する。混合ガスは、カソード電極のアノード側に開けたガス吹き出し孔から放出される。カソード電極１０２から均一に膜が形成されるよう、ガス吹き出し孔は複数開けられ、また配管１０６の接続箇所から各吹き出し孔までの距離がなるべく均等になっていることが望ましい。
【００２４】
また、カソード電極は、基板上に均一に微結晶シリコン膜を形成させるために、基板より大きな面積を有するものを用い、その形状も適宜調整される。
【００２５】
図１の装置においては、マスフローコントローラ１１１の流量比によって希釈率が調節できる。また、ＲＦ電力は電源１０３の出力により調節される。成膜室１００の混合ガス圧力はバルブ１０４で調整される。
【００２６】
図２はトランジスタなどの半導体装置を製造する枚葉式ＣＶＤ装置の概略図である。
【００２７】
枚葉式ＣＶＤ装置２００は、ロードロック室２０１、加熱室２０２、３つの成膜室２０３からなり、全て真空環境下に置かれる。成膜室２０３は図１に示したものと同じであるが、シリコン膜、ゲート絶縁膜など形成する膜によって供給するガスの種類や数が異なっている。これらの間をアーム機構２０５で搬送された基板１１０が出入りして、順に膜が作られていく。
【００２８】
［２．ＴＦＴの構造］
図３はボトムゲート型薄膜トランジスタ（ＴＦＴ）の断面図である。
【００２９】
基板３００の上にゲート電極３０１がパタンニングされ、これにゲート絶縁膜３０２を介して微結晶シリコン膜からなる活性層３０３が対向している。活性層３０３はオーミックコンタクト層３０４によってソース・ドレイン電極３０５に接続されて、その間隙のゲート絶縁層側にチャネルが形成される。ＴＦＴは全体がパッシベーション層３０６で覆われている。
【００３０】
図３とは異なる構造として、活性層３０３のチャネルとは反対側に、窒化シリコン、酸化シリコン、あるいは窒化シリコンと酸化シリコンの積層からなるエッチングストップ層が設けられることもある。
【００３１】
ＴＦＴの基板３００には、高融点ガラス、石英、セラミック等の材料を用いることができる。ゲート電極と３０１しては、Ｍｏ、Ｔｉ、Ｗ、Ｎｉ、Ｔａ、Ｃｕ、Ａｌ、あるいはそれらの合金をスパッタや真空蒸着法等によって成膜したものが用いられる。複数の金属層を積層することもある。
【００３２】
ゲート電極がパタンニングされたところで、基板３００は図２のＲＦプラズマＣＶＤ装置に送られ、ゲート絶縁膜３０２、活性層３０３、コンタクト層３０４が連続して成膜される。
【００３３】
ゲート絶縁層３０２には窒化シリコン膜が好適に使用されるが、酸化シリコン層、酸化シリコンと窒化シリコンの積層、もしくは酸窒化シリコン層でも良い。酸化シリコンと窒化シリコンの積層を用いる場合には、活性層側に窒化シリコンを用いるのが望ましい。窒化シリコンはＳｉＨ４、ＮＨ３、Ｎ２、Ｈ２等の混合ガスを、酸化シリコンはＳｉＨ４、Ｎ２Ｏ、ＴＥＯＳ、Ｏ２等の混合ガスが適宜選択して用いられる。
【００３４】
ゲート絶縁層３０２の厚さは、５０〜３００ｎｍの厚さが好適である。
【００３５】
ゲート絶縁層３０２上には微結晶シリコンからなる活性層３０３が形成されるが、それに先立って、ゲート絶縁膜３０２との界面に密着性向上のための界面処理を行うことが望ましい。界面処理の方法は様々な方法があり、ゲート絶縁膜３０２の表面に酸化シリコン膜を形成してもよく、ゲート絶縁膜を酸素雰囲気に暴露して表面を酸化処理しても良い。
【００３６】
微結晶シリコンからなる活性層３０３は、原料ガスとしてＳｉＨ４が好適に用いられる。また希釈ガスとしてはＨ２ガスが好適に用いられる。
【００３７】
活性層３０３が形成された後、同じ成膜室を用いて不純物半導体からなるコンタクト層３０４を形成する。コンタクト層３０４は、ｎ型の不純物を高濃度に含有するもので非晶質であっても結晶性であってもよい。コンタクト層３０４は、活性層３０３とソース電極およびドレイン電極を形成する金属層３０５とのオーミックコンタクトをとるための層で、厚みは１０〜３００ｎｍ、望ましくは２０〜１００ｎｍである。
【００３８】
コンタクト層３０４が形成された基板２０６は、ロードロック室を経て取り出される。その後、コンタクト層３０４上に金属層３０５を形成し、フォトリソグラフィによりソース電極及びドレイン電極を形成する。さらにチャネルの裏側に当たる部分のコンタクト層も除去する。金属層３０５は、Ｍｏ、Ｔｉ、Ｗ、Ｎｉ、Ｔａ、Ｃｕ、Ａｌ、あるいはそれらの合金またはそれらの積層構造体からなる。
【００３９】
その後、再び枚葉式ＣＶＤ装置２００に投入され、窒化シリコンからなるパッシベーション層３０６を形成してＴＦＴが完成する。表示装置に応用するときは、パッシベーション層３０６にコンタクトホールを形成し、そこに表示素子を接続させる。
【００４０】
［３．成膜条件についての実験結果］
プラズマＣＶＤ法により得られるシリコン膜の性質は、主として、（１）シリコン原子を含有する原料ガスの希釈率Ｄ（倍）、（２）成膜室のガス圧力Ｐ（Ｐａ）、（３）放電を持続させるＲＦ交流の電力密度Ｐｗ（Ｗ／ｃｍ２）、の３つの成膜条件によって影響を受ける。
【００４１】
本発明者は、（１）−（３）の条件を変えていくつかの微結晶シリコン膜を作り、閾値ドリフトの小さい膜が得られる条件をしらべた。以下、その手順と結果について説明する。
【００４２】
まず、いろいろな条件で微結晶シリコンを成膜する際の、共通の下地層を以下のようにして作成した。
【００４３】
形成ガラス基板３００上にＲＦスパッタ法により、１００ｎｍのＭｏからなるゲート電極３０１を堆積させ、パターニングを行った。その後、ＣＶＤ装置成膜室２０３内で、表１のゲート絶縁層作成条件１の処方により、ゲート絶縁層３０２を２００ｎｍ堆積した。
【００４４】
【表１】
【００４５】
電力密度Ｐｗ（Ｗ／ｃｍ２）は、電源１０３が出力する電力（Ｗ）を、アノード電極とカソード電極の対向面積（ｃｍ２）で割った量である。
【００４６】
次いで、ゲート絶縁層３０２の表面を酸素雰囲気に暴露して酸化処理した。このときの処理条件を表２に示した。
【００４７】
【表２】
【００４８】
（１）希釈率
以上の手順により形成した下地に、まず、圧力と電力密度は固定し、原料ガスの希釈率を変化させて微結晶シリコン膜を形成した。表３に作成条件を示す。シランガスを水素で希釈し、その倍率を２００から１０００の範囲で振った。
【００４９】
【表３】
【００５０】
希釈率は（Ｈ２流量／ＳｉＨ４流量）で定義した。表３の希釈率の範囲は、水素ガスの流量を固定しシランガスの流量を変化させて得たものである。希釈率が高い程シランガスの流量は少なくなる。また、希釈率が２００倍以上と高いので、圧力はほぼ水素ガスの流量で決まっており、希釈率によらず一定と見做してある。
【００５１】
希釈率を振って微結晶シリコン膜からなる活性層３０３を成膜した後、その上にコンタクト層３０４、ソース電極およびドレイン電極３０５をそれぞれプラズマＣＶＤ法およびＲＦマグネトロンスパッタ法により形成し、ドライエッチングによりパターニングをおこなった。
【００５２】
以上の工程により作製したＴＦＴについて電流ストレス耐性を測定した。結果を図４に示す。測定には、Ａｇｉｌｅｎｔ社製４１５５Ｃ半導体パラメータアナライザを使用し、２５℃に保たれたステージ上で測定した。ストレス耐性は、Ｖｄ＝Ｖｇ＝０Ｖとし、Ｗ／Ｌ＝１に規格化したドレイン電流Ｉｄ＝０．１μＡを流し続けて、初期と一定の時間後のＶｄｓの変化を測定することにより評価した。以下、このＶｄｓの変化量を閾値ドリフトとし、ΔＶｄｓと書く。閾値ドリフトΔＶｄｓの許容範囲は１５０時間後で０．３Ｖ未満である。
【００５３】
希釈率６００倍未満の場合、電流ストレス１５０時間後のΔＶｄｓは一点鎖線で示す許容限度の０．３Ｖを超えるのに対し、６００倍以上の場合、ΔＶｄｓは０．３Ｖ未満であった。希釈率を上げることでΔＶｄｓが低くなったのは、非晶質シリコンの比率が下がり、結晶シリコンの比率が上がったためと考えられる。
【００５４】
（２）圧力
次に、電力密度Ｐｗと希釈率を固定し、３００Ｐａから１１００Ｐａの範囲の幾つかの圧力で微結晶シリコン膜を堆積させた。表４にその条件をしめす。下地層は共通のものを用いた。原料ガスはシラン、希釈ガスは水素である。
【００５５】
【表４】
【００５６】
この微結晶シリコン膜を用いて（１）の場合と同じ工程でＴＦＴを作成し、同様に電流ストレス耐性について評価を行った。
【００５７】
結果を図５に示す。圧力が６００Ｐａ以上の場合、ΔＶｄｓは０．３Ｖ未満であったのに対し、圧力が６００Ｐａ未満である場合、膜が堆積しないという結果となった。圧力が低いと、膜のエッチングが進むという結果である。
【００５８】
（３）電力密度
圧力と希釈率を表５に示す値に固定し、電力密度Ｐｗを０．０６７〜０．２６７Ｗ／ｃｍ２の範囲で変えて微結晶シリコン膜を堆積させた。下地層は共通のものを用いた。原料ガスと希釈ガスは（１）（２）と同じである。
【００５９】
【表５】
【００６０】
さらに、希釈率を表５の値よりも下げて６００倍とし、電力密度Ｐｗを０．０７７〜０．４００Ｗ／ｃｍ２の範囲で変えて微結晶シリコン膜を堆積させた。圧力は同じである。条件を表６に示す。下地層は共通のものを用い、原料ガスと希釈ガスも（１）（２）と同じである。
【００６１】
【表６】
【００６２】
表５と表６の条件で成膜した微結晶シリコン膜を用いて（１）（２）と同じ工程でＴＦＴを作成し、同様に電流ストレス耐性について評価を行った。
【００６３】
結果を図６に示す。図６は横軸に電力密度、縦軸に閾値ドリフトを示している。黒い丸は（ａ）希釈率１０００倍、黒い三角は（ｂ）希釈率６００倍の場合である。
【００６４】
希釈率の大小にかかわらず電力密度がちいさい領域で閾値ドリフトが大きくなるが、希釈率が大きい方が、より小さい電力密度まで小さい閾値ドリフトを保つ。一方、電力密度が高すぎると膜ができなくなる。
【００６５】
希釈率が１０００倍のとき、ＲＦ電力密度が０．０８３Ｗ／ｃｍ２以上の条件で得られた微結晶シリコン膜では、電流ストレスを１５０時間加え続けたも、ΔＶｄｓは０．３Ｖ未満であった。電力密度が０．０７７Ｗ／ｃｍ２では非晶質シリコンの混在比率が高まり、閾値ドリフトが大きくなる。
【００６６】
電力密度が大きいほうでは、０．２２２Ｗ／ｃｍ２以上の場合、微結晶シリコン膜が形成されなかった。これは、Ｈ２によるエッチング効果が大きくなりシリコン膜の堆積ができないためと考えられる。電力密度が大きすぎても、成膜条件としては適さないことがわかった。
【００６７】
（ｂ）の希釈率６００倍の場合は、電力密度が０．１４０Ｗ／ｃｍ２以上で、電流ストレス１５０時間後のΔＶｄｓが０．３Ｖ未満になった。また、ＲＦ電力が０．３６７Ｗ／ｃｍ２以上では、結晶性シリコン膜の堆積ができなかった。
【００６８】
このように、閾値ドリフトが少ないシリコン膜を形成するためには、電力密度をある範囲に設定する必要があり、電力密度が低すぎても逆に高すぎても良好なシリコン膜ができない。また、電力密度の適正範囲は希釈率によって変化し、希釈率が小さいと範囲が、上限、下限とも低いほうにシフトする。
【００６９】
電力密度ＰＷの範囲は、（ａ）１０００倍希釈では
０．０８３Ｗ／ｃｍ２≦ＰＷ≦０．２２２Ｗ／ｃｍ２
であり、（ｂ）６００倍希釈では
０．１４０Ｗ／ｃｍ２≦ＰＷ≦０．３６７Ｗ／ｃｍ２
であった。
【００７０】
電力密度の最適範囲の上限と下限は希釈率Ｄに依存しているが、電力密度ＰＷ（Ｗ／ｃｍ２）と希釈率Ｄ（倍）の積をとると，（ａ）、（ｂ）ともに、ほぼ
８３≦ＰＷ＊Ｄ≦２２２
となり、さらに圧力Ｐ（Ｐａ）（今の場合はＰ＝１０００Ｐａ）で割って
０．８３≦ＰＷ＊Ｄ／Ｐ≦０．２２２
が成り立つ。ＰＷ＊Ｄ／Ｐという量の意味については以下で説明する。
【００７１】
［４．成膜過程］
微結晶シリコン膜の成膜過程ついては以下のように考えられている。
【００７２】
ＲＦプラズマＣＶＤ法による微結晶シリコン膜の堆積においては、（Ａ）シランが分解して基板上に非晶質シリコン層と結晶性シリコン層とが堆積する過程と、（Ｂ）水素ガスが分解して、ラジカルとなった水素が基板に堆積したシリコン層（主に非晶質シリコン）をエッチングする過程とが競合していると考えられる。図７は、これを電力密度との関係で模式的に表したものである。
【００７３】
図７において、横軸は電源１０３から投入される電力密度、縦軸は、シリコンの堆積速度とエッチング速度であって、実線が、シランガスの水素ガスによる希釈率が、（ａ）１０００倍、（ｂ）６００倍、（ｃ）３００倍の場合の微結晶シリコンの堆積速度、点線が水素ガスによる堆積膜のエッチング速度である。
【００７４】
基板上には非晶質シリコン層と結晶性シリコン層の両方が堆積される。電力密度が低いとシランは分解されず、シリコン層は堆積されない。電力密度が高くなるとシランの分解が生じてシリコン層の堆積が生じ、電力密度とともに堆積速度は速くなる。
【００７５】
電力密度がある程度高くなると堆積速度はそれ以上増加せず一定になる。これは、シランガスがほぼ１００％分解されてシリコンの供給が飽和に達したためである。飽和に達した後、堆積シリコンの量は供給されるシランガスの濃度で決まるから、飽和堆積速度はシランガスの濃度が高いほど、すなわちシランガスの希釈率が小さいほど大きな値となる。
【００７６】
これに対し、水素ガスの分解により生じる水素イオンの量は、水素の供給が実際上無限大であると考えられるので、電力密度が高くなると増加する一方である。したがって、シリコン層のエッチング過程におけるエッチング速度は、電力密度とともに速くなっていく。
【００７７】
電力密度の低いところでは、シリコン層の中でも、結合力の弱い非晶質シリコン層がより多くエッチングされる。したがって、堆積したシリコン膜から非晶質部分が選択的に排除され、結晶性の高い良質な微結晶シリコン膜が形成されることになる。
【００７８】
実際に基板に微結晶シリコン膜として成長する速度は、（Ａ）の堆積速度と（Ｂ）のエッチング速度の差である。図８は堆積速度の実測結果である。図８の（ａ）、（ｂ）、（ｃ）は、それぞれ図７の（ａ）、（ｂ）、（ｃ）の希釈率に対応している。
【００７９】
図８の結果は、図７の堆積速度とエッチング速度の差と定性的に一致している。堆積速度は、電力密度とともに初めは増加し、やがて減少する。速度のピーク値は希釈率が低いほうで大きい。結晶比率の高いシリコン膜は、非晶質シリコンがエッチングされ、結晶性シリコンが選択的に堆積する領域で得られる。これは、ほぼ堆積速度のピークに近いところにあたり、図８で（ａ）‘と（ｂ）’に示した範囲である。
【００８０】
（１）の実験結果に示したように、希釈率が（ｃ）の３００倍の条件では閾値ドリフトが大きくなってしまう。これは、図８に示すように堆積速度が速すぎて結晶比率の高いシリコン膜が得られないためである。
【００８１】
［５．最適成膜条件］
以下、各成膜条件の最適範囲について説明する。
【００８２】
（ｉ） 希釈率
微結晶シリコン層の堆積初期の段階では、基板上にごく微小なシリコン結晶粒が形成され、これが核となって結晶が成長する。小さな核は水素イオンによりエッチングされて消滅する確率が高いが、希釈率が低いと、発生する核の数も多いので、エッチングされずに成長する核の数が多い。その結果、結晶粒径の小さな粒界の多い微結晶シリコン層が成長することになる。
【００８３】
成膜速度を低く抑えることにより、結晶粒径が大きく欠陥の少ない微結晶シリコンが形成できる。希釈率を６００倍以上にすると十分低い成膜速度になる。この条件で成膜すると、成膜の初期段階から、結晶比率が高く、かつ結晶粒径の大きなシリコン膜が得られる。ボトムゲートのＴＦＴでは、ゲート絶縁層界面からチャネルが形成される深さ付近までの領域のシリコン膜の性質がＴＦＴ性能を決定する。粒径が大きな微結晶シリコンは、電子の移動度を下げる要因となる結晶粒界や欠陥が少ない。それにより電流ストレスに対して耐性の高い、すなわち閾値ドリフトの少ないＴＦＴが製造できる。
【００８４】
（３）の実験では、１０００倍希釈と６００倍希釈の条件下で電力密度を変化させて閾値ドリフトを評価した。希釈率を上げると最適な電力密度範囲が低いほうにシフトした。図８の（１）´、（２）´の曲線も電力密度が低いほうにシフトしており、電力密度に対して成膜速度が最大に近くなるときに、閾値ドリフトが少ないという推論を支持している。
【００８５】
１０００倍希釈の場合の好ましい領域は、６００倍希釈のそれと比較してより低パワー側にシフトしている。この理由は、より欠陥の少ない膜を形成するためには、水素ラジカルの効果が不可欠であるため、低希釈率時には、水素ラジカルをより活性化させるために電力密度を高くする必要があるが、高希釈率時にはむしろ水素ラジカルによるエッチングがはじまるため、パワーを下げた方が望ましい結果となると考えられる。
【００８６】
一方、高希釈率時には低パワーでも水素ラジカルが必要な分供給されるが、低希釈時には、不足してしまい、非晶質シリコンの比率が高くなることから、ＴＦＴの電流ストレス耐性は低くなると考えられる。
【００８７】
図８に示すように、実効成膜速度のピーク値は、希釈率が低いほど大きい。（１）の実験結果（図４）によれば、希釈率が低くなると閾値ドリフトが大きくなるが、これは、低希釈率下の条件では非晶質シリコンの比率が高くなるためである。
【００８８】
（ｉｉ） 圧力について
（２）の実験結果および図５に示されるように、６００Ｐａより低い成膜圧力で成膜を行うと、シリコン膜を形成できない。これは、微結晶シリコンを成膜するような、水素希釈率と電力密度条件下では、平均自由工程の長いイオンが基板に衝突することによりシリコン成長初期に形成された結晶性シリコンの成長核をエッチングしてしまい、シリコンの成長を阻害してしまうためと考えられる。低圧下ではプラズマ中のイオンの平均自由工程が長くなり、より加速されたイオンは基板に衝突し堆積した微結晶シリコン膜にダメージを与え、さらにはエッチングが進み膜堆積が阻害される。
【００８９】
すなわち、ガス圧力が低くなるとシリコン膜が生成されないのは、低圧力でシランガスの分圧が低下し、成膜工程よりも加速された水素イオンによるエッチング効果の方が支配的になる結果である。希釈率について、シランガスの流量が小さい（希釈率が大きい）とき、シランガスの流量が大きい（希釈率が小さい）時よりも低パワー側からエッチングが始まるが、ガス圧力が低いときもこれと同じ現象が生じている。
【００９０】
実質的に微結晶シリコンを堆積させるための条件としては、成膜圧力は６００Ｐａ以上であることが望ましいと言える。
【００９１】
（ｉｉｉ） 電力密度について
図８に示されるように、それぞれの水素希釈率における実効的な成膜速度は、電力密度がある範囲にあるときに大きくなる。その下限は、シランの分解が十分な速度で生じるような電力密度であり、上限は水素によるエッチングが主過程となり、シリコン膜が形成できないところである。
【００９２】
成膜速度が最大となるのは、（Ａ）の過程が飽和するところである。図８に示すように、最大成膜速度に近い速度で微結晶シリコン膜が成長する電力密度の範囲は、希釈率が高くなるにつれて低いほうにシフトする。
【００９３】
上記（３）の実験で、電流ストレス耐性の高いＴＦＴが得られた電力密度範囲を、図８に、希釈率１０００倍のとき（１）”、希釈率６００倍のとき（２）”として示した。（希釈率３００倍では電流ストレス耐性の高いＴＦＴは得られなかったので、図８には記入していない。）電力密度に対して成膜速度が最大に近くなるときに、閾値ドリフトの少ない微結晶シリコン膜が得られることがわかる。
【００９４】
電力密度が低い場合、非晶質シリコン成分が多くなり、閾値ドリフトが大きくなってしまう。電力密度の下限は、基板上に堆積した非晶質シリコンが水素イオンによって効率よくエッチングされ、結晶性シリコンの成長が促進されるための条件から決められる。下限以下の電力密度では水素の分解が不十分で、そのため非晶質シリコンの堆積が支配的になる。
【００９５】
希釈率及び圧力が変化しても、水素イオンによる非晶質シリコンのエッチング過程が支配的になるところが電力密度の下限を決めることに変わりはない。（圧力を一定にして）希釈率を半分にすると、シランガス流量が２倍になるから、非晶質シリコン層の堆積速度も２倍となり、それをエッチングするための水素の分解に２倍の電力密度が投入される必要がある。希釈率を半分にすると水素ガスの流量も１／２になるが、希釈率はもともと数１００倍という大きな値なので、水素ガスは大量に存在し、実質的に無限大の流量であると考えることができる。したがって、水素イオンの分解速度は水素ガスの供給量によらず、電力密度だけで決まっていると考えてよい。
【００９６】
一方、（希釈率は一定のままで）圧力が２倍になったとすると、やはりシランガス流量が２倍になるから、必要な電力密度は２倍になる。すなわち、電力密度の適正範囲の下限は希釈率に反比例し、圧力に比例する。
【００９７】
一方、電力密度が高すぎると、シリコン膜の堆積自体が生じない。これは、水素イオン量が過剰になり、非晶質シリコンだけでなく結晶シリコンもエッチングされてしまうことによる。水素イオンが少ないときは、非晶質シリコンと結晶シリコンのエッチング速度の比により、非晶質シリコンが選択的にエッチングされるが、水素イオン濃度が増えると、結晶シリコンのエッチング速度が堆積速度を上回り、全く膜が形成されない状況になる。
【００９８】
このように電力密度の上限は、水素ラジカルによる堆積膜の非選択的なエッチングが支配的になる条件により決まる。
【００９９】
上限付近で生じる堆積とエッチングの過程が、希釈率と圧力によってどのようになるかを考察すると、ます、圧力はそのままで希釈率が半分になると、シランガス流量が２倍になり、シリコンの堆積速度も２倍になる。したがってそれをエッチングする電力密度も２倍必要である。また、希釈率がそのままで圧力が２倍になってもやはりシリコン膜の堆積速度が２倍になるから、電力密度も２倍必要である。すなわち、希釈率１／２または圧力２倍になり、同時に電力密度が２倍になったならば、水素イオン（あるいは水素ラジカル）により堆積膜が全てエッチングされる。これが電力密度の上限付近で生じている状況である。
【０１００】
［６．結論］
以上（ｉ）−（ｉｉｉ）の考察から、閾値ドリフトが十分低い微結晶シリコン膜を得るためには、電力密度を圧力と希釈率に応じた適正な値に設定して成膜すればよいことがわかった。すなわち、電力密度は、
電力密度（Ｗ／ｃｍ２）×希釈率（倍）／圧力（Ｐａ）
が決められた範囲の値になるように設定される。その値は、（３）の実験結果から、０．０８３以上、かつ０．２２２以下の範囲である。
【０１０１】
希釈率は、６００倍以上にすることにより結晶粒径の大きなシリコン膜が得られる。
【０１０２】
圧力は、平均自由行程の長い分子の基板衝突によるエッチングが生じない程度に高くする必要があり、６００Ｐａ以上に設定される。
【符号の説明】
【０１０３】
１００ 成膜室
１０３ ＲＦ交流電源
１０４ 圧力調整バルブ
１０６ 配管
１０７、１０８ ガス供給バルブ
１０９ ミキシングボックス
１１０ 基板
１１１ マスフローコントローラ
２００ ＣＶＤ装置
２０３ ＣＶＤ成膜室
２０６ 基板
【特許請求の範囲】
【請求項１】
シリコンを含む半導体装置の製造方法であって、
シリコンを含む原料ガスを水素ガスで６００倍以上に希釈する工程と、
前記希釈した原料ガスと水素ガスの混合ガスに高周波電力を加えて放電させる工程と、
前記放電により分解した原料ガス中のシリコンを基板に堆積させる工程と、
前記混合ガスの圧力を６００Ｐａ以上に制御する工程と
を含み、
前記原料ガスの水素ガスによる希釈率がＤ、前記混合ガスの圧力がＰ（Ｐａ）のとき、前記高周波電力の電力密度Ｐｗ（Ｗ／ｃｍ２）を
Ｐｗ（Ｗ／ｃｍ２）×Ｄ（倍）／Ｐ（Ｐａ）
の値が０．０８３以上、かつ０．２２２以下となる範囲に設定することを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコンを基板に堆積させる工程に先立って、前記基板にゲート電極とゲート絶縁膜を形成する工程を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコンを基板に堆積させる工程に先立って、前記ゲート絶縁膜の表面を酸素雰囲気に暴露する工程を有する請求項２に記載の半導体装置の製造方法。
【請求項１】
シリコンを含む半導体装置の製造方法であって、
シリコンを含む原料ガスを水素ガスで６００倍以上に希釈する工程と、
前記希釈した原料ガスと水素ガスの混合ガスに高周波電力を加えて放電させる工程と、
前記放電により分解した原料ガス中のシリコンを基板に堆積させる工程と、
前記混合ガスの圧力を６００Ｐａ以上に制御する工程と
を含み、
前記原料ガスの水素ガスによる希釈率がＤ、前記混合ガスの圧力がＰ（Ｐａ）のとき、前記高周波電力の電力密度Ｐｗ（Ｗ／ｃｍ２）を
Ｐｗ（Ｗ／ｃｍ２）×Ｄ（倍）／Ｐ（Ｐａ）
の値が０．０８３以上、かつ０．２２２以下となる範囲に設定することを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコンを基板に堆積させる工程に先立って、前記基板にゲート電極とゲート絶縁膜を形成する工程を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコンを基板に堆積させる工程に先立って、前記ゲート絶縁膜の表面を酸素雰囲気に暴露する工程を有する請求項２に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−２６３９６（Ｐ２０１３−２６３９６Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５９０７６（Ｐ２０１１−１５９０７６）
【出願日】平成２３年７月２０日（２０１１．７．２０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月２０日（２０１１．７．２０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]