【課題】製造コストおよび製造時間の低減を図りつつ、高性能な薄膜トランジスタを備えた配線基板およびその製造方法を提供することを目的とする。
【解決手段】 絶縁基板１０１と、絶縁基板１０１上の表示画素部ＤＳＰに配置され、非晶質の第１半導体層ＳＣ１Ａと、第１半導層ＳＣ１Ａの上に積層された微結晶または多結晶の第２半導体層ＳＣ１Ｂとを有する第１薄膜トランジスタＴＦＴ１と、絶縁基板１０１上の駆動回路部ＤＣＴに配置され、第２半導体層ＳＣ１Ｂより電子移動度が高い多結晶の第３半導体層ＳＣ２を有する第２薄膜トランジスタＴＦＴ２と、を備えたことを特徴とする。 （もっと読む）

【課題】高温で長時間の処理が必要なエピタキシャル成長を用いることなく、熱応力の発生を抑え、信頼性に優れた、所望の膜厚の炭化シリコン膜を容易に得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含む第１シリコン膜１４ａを形成する工程と、第１シリコン膜１４ａを炭化処理し第１炭化シリコン膜１３ａを形成する工程と、第１炭化シリコン膜１３ａを形成した後に、第２シリコン膜１４ｂを形成する工程と、第２炭化シリコン膜１３ｂを形成する工程と、を少なくとも１回有することを特徴とする。 （もっと読む）

【課題】エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させることが可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、表層にシリコン膜１４を有する基板１１上のシリコン膜１４を一部覆う位置にマスク１５ａを形成する工程と、マスク１５ａが形成されていない領域のシリコン膜１４を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜１４を形成する工程と、シリコン膜１４を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上に下地層１２を形成する工程と、下地層１２上にシリコン膜を形成する工程と、シリコン膜をパターニングするパターニング工程と、パターニング工程の後にシリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、炭化シリコン膜１３をマスクに用いて、マスクが形成されていない領域の下地層１２をエッチングする工程と、を有することを特徴とする。 （もっと読む）

【課題】繰り返しの使用によってボンド基板に生じる不具合を抑制することを目的の一とする。
【解決手段】ボンド基板に加速されたイオンを照射してボンド基板中に脆化領域を形成する第１の工程と、絶縁層を介してボンド基板とベース基板とを貼り合わせる第２の工程と、脆化領域においてボンド基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する第３の工程と、脆化領域で分離されたボンド基板に対して、アルゴン雰囲気において第１の熱処理を施した後に、酸素及び窒素の混合雰囲気において第２の熱処理を施すことにより再生ボンド基板を形成する第４の工程と、を有し、再生ボンド基板を第１の工程におけるボンド基板として再び使用する。 （もっと読む）

【課題】 基板の入射面上で最適化された光強度と分布をもつレーザ光を設計し、他の好ましくない組織領域の発生を抑制しつつ所望の結晶化組織を形成することができる結晶化方法、結晶化装置、薄膜トランジスタおよび表示装置を提供する。
【解決手段】 レーザ光を非単結晶半導体薄膜に照射して結晶化するに際し、非単結晶半導体薄膜への照射光は、単調増加および単調減少を周期的に繰り返す光強度分布を有し、非単結晶半導体薄膜を溶融させる光強度である。 （もっと読む）

【課題】アルミニウムやマグネシウムを用いた金属層を形成し４００℃程度で熱処理することで、ゲート絶縁層中の不純物を不活性化できるが、当該金属層はヒロックが発生しやすい等、ゲート電極としては適当なものではなく、一旦、当該金属層を除去して、新たにゲート電極を形成する必要がある。この工程では、エッチング雰囲気中にゲート絶縁層を露出させる必要が生じ、ゲート絶縁層の劣化が懸念される。
【解決手段】ＴｉＮをスパッタ法にて堆積し、エッチングを行うことで第１ゲート電極１０６を形成する。そしてアルミニウムを主成分とする触媒金属層１０８をスパッタリング法等を用いて堆積する。そして、触媒金属層１０８が堆積された状態で、４００℃で１時間熱処理を行う。この熱処理を行うことにより、ゲート絶縁層１５と半導体層１３との界面の欠陥準位密度を低減させることができた。 （もっと読む）

【課題】大面積な半導体装置を低コストに提供することを目的の一とする。または、ｎチャネル型トランジスタ及びｐチャネル型トランジスタに最適な結晶面をチャネル形成領域とすることにより、性能向上を図ることを目的の一とする。
【解決手段】絶縁表面上に（２１１）面から±１０°以内の面を上面とする島状の単結晶半導体層を形成し、単結晶半導体層の上面及び側面に接して形成し、且つ絶縁表面上に非単結晶半導体層を形成し、非単結晶半導体層にレーザー光を照射して非単結晶半導体層を溶融し、且つ、単結晶半導体層を種結晶として絶縁表面上に形成された非単結晶半導体層を結晶化して結晶性半導体層を形成し、結晶性半導体層を用いて、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する。 （もっと読む）

【課題】結晶性に優れた結晶質半導体層を有するＳＯＩ基板を提供する。
【解決手段】支持基板上に、バッファ層を介して単結晶半導体基板から分離させた単結晶半導体を部分的に形成する。単結晶半導体基板は、加速されたイオンの照射とそれに伴う脆化層の形成、及び熱処理により、単結晶半導体を分離する。単結晶半導体上に非単結晶半導体層を形成し、レーザビームを照射することにより、非単結晶半導体層を結晶化させて、ＳＯＩ基板を作製する。 （もっと読む）

【課題】マスク数の少ない薄膜トランジスタの作製方法を提供する。
【解決手段】第１の導電膜１０２と、絶縁膜１０４と、半導体膜１０６と、不純物半導体膜１０８と、第２の導電膜１１０とを積層し、この上に多階調マスクを用いて凹部を有するレジストマスク１１２を形成し、第１のエッチングを行って薄膜積層体を形成し、第１の導電膜１０２がエッチングされた膜１１３に対してサイドエッチングを伴う第２のエッチングを行ってゲート電極層１１６Ａを形成し、その後ソース電極及びドレイン電極等を形成することで、薄膜トランジスタを作製する。半導体膜としては結晶性半導体膜１０６を用いる。 （もっと読む）

【課題】液晶分子を駆動するための画素電極と共通電極が、平面視上、重畳領域を有するＴＦＴアレイ基板において、製造工程の短縮化を実現する。
【解決手段】本発明に係るＴＦＴアレイ基板は、ドレイン領域１０Ｄから延在される画素電極１１を備える島状の結晶性半導体層３と、結晶性半導体層３の上層に形成されたゲート絶縁膜２１と、ゲート絶縁膜上２１であって、チャネル領域１０Ｃと対向配置されるゲート電極１２と、ゲート電極１２より上層に配置され、絶縁層２５に形成されたコンタクトホールＣＨを介してソース領域１０Ｓと電気的に接続されたソース電極１３と、絶縁層２５より上層に形成され、画素電極１１と重畳する領域を有する共通電極１４とを備える。 （もっと読む）

【課題】低温で結晶半導体を形成可能な結晶半導体の製造方法を提供する。
【解決手段】８０〜２４０ｎｍの膜厚を有するａ−Ｇｅ膜２が基板１上に形成される（工程（ｂ）参照）。そして、約１０ｎｍの膜厚を有するＳｉＯ_２膜３がａ−Ｇｅ膜２上に形成される（工程（ｃ）参照）。その後、約９０ｎｍの膜厚を有するＰｔ薄膜４がスパッタリングまたは蒸着によってＳｉＯ_２膜３上に形成される（工程（ｄ）参照）。そして、Ｐｔ薄膜４は、水素リモートプラズマによって処理される（工程（ｅ）参照）。 （もっと読む）

【課題】外部から局所的に圧力がかかっても破損しにくい半導体装置を提供する。また、
外部からの局所的押圧による非破壊の信頼性が高い半導体装置を歩留まり高く作製する方
法を提供する。
【解決手段】非単結晶半導体層を用いて形成された半導体素子を有する素子層上に、有機
化合物または無機化合物の高強度繊維に有機樹脂が含浸された構造体を設け、加熱圧着す
ることにより、有機化合物または無機化合物の高強度繊維に有機樹脂が含浸された構造体
及び素子層が固着された半導体装置を作製する。 （もっと読む）

【課題】フローティングゲート電極を備えた不揮発性メモリ素子の駆動電圧を高くすることなく、不揮発性メモリ素子、および厚いゲート絶縁膜を備えた高耐圧型トランジスタを同一基板上に形成する。
【解決手段】不揮発性メモリ素子の島状半導体領域とフローティングゲート電極間、および、トランジスタの島状半導体領域とゲート電極間には、第１の絶縁膜と第２の絶縁膜の積層膜が形成されている。第１の絶縁膜はフローティングゲート電極と重なる部分が除去されており、島状半導体領域とフローティングゲート電極間の絶縁膜が、トランジスタのゲート絶縁膜よりも薄くされている。トランジスタはフローティングゲート電極と同じ層に形成されている導電膜と、コントロールゲート電極と同じ層に形成されている導電膜とを有し、これら２つの導電膜は電気的に接続され、トランジスタのゲート電極として機能する。 （もっと読む）

【課題】 ゲルマニウム（Ｇｅ）半導体を自己組織的に実現するＧｅ半導体製造方法。
【解決手段】 シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）からなるＳｉＧｅ薄膜を融液成長により固化させ、結晶化されたＳｉＧｅ薄膜中に自己組織的に出現したＧｅ偏析に起因するＧｅ高濃度構造を形成する。さらに酸化濃縮技術を利用してＧｅ濃度を高めることを特徴としたＧｅ半導体製造方法。 （もっと読む）

【課題】良好なトランジスタ特性を有する薄膜トランジスタ、その製造方法、表示装置、及び半導体装置を提供すること
【解決手段】本発明にかかる薄膜トランジスタは、基板上に形成されたゲート電極２と、ゲート電極を覆うゲート絶縁膜３と、ゲート絶縁膜３上に形成され、ゲート電極２の対面に配置された半導体層４と、半導体層４上に、ｎ型不純物を含むｎ型オーミックコンタクト層６を介して形成された、ソース電極７及びドレイン電極８と、ソース電極７の下のｎ型オーミックコンタクト層６と半導体層４との間、ドレイン電極８の下のｎ型オーミックコンタクト層６と半導体層４との間にそれぞれ形成されたｐ型半導体層５と、を備えるものである。 （もっと読む）

【課題】生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供すること。
【解決手段】本発明にかかる逆スタガ構造の薄膜トランジスタは、ソース領域４１、ドレイン領域４２、及びチャネル領域４３を有する結晶性半導体膜４０を備える。また、薄膜トランジスタは、チャネル領域４３上に形成された絶縁膜５と、ソース領域４１及びドレイン領域４２上に形成されたシリサイド層６１とを備える。そして、チャネル領域４３は、ソース領域４１及びドレイン領域４２における結晶粒よりも小さい結晶粒により構成される。 （もっと読む）

【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えた半導体基板の製造方法を提供する。
【解決手段】単結晶半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板中に脆化領域を形成し、酸化膜を間に挟んで単結晶半導体基板と向かい合うように支持基板を貼り合わせ、単結晶半導体基板を加熱することにより、脆化領域において、単結晶半導体層が貼り合わされた支持基板と単結晶半導体基板の一部とに分離し、支持基板に貼り合わされた単結晶半導体層の表面に対して、基板バイアスを印加して第１のエッチングを行い、単結晶半導体層に対してレーザビームを照射して、単結晶半導体層の少なくとも表面の一部を溶融した後、凝固させ、単結晶半導体層の表面に対して、基板バイアスを印加することなく第２のエッチングを行う。 （もっと読む）

【課題】オン電流が大きく、かつ電気的特性のばらつきが小さな薄膜トランジスタおよびその製造方法を提供する。
【解決手段】周辺ＴＦＴ１１０のチャネル層１４１を形成するシリコンの結晶粒径は、微結晶シリコンによって形成されているので、閾値電圧のばらつきをある程度抑えながら、オン電流を大きくすることができる。しかし、多結晶シリコンからなるチャネル層を有する周辺ＴＦＴと比べて、小さなオン電流しか流すことができない。そこで、周辺ＴＦＴ１１０のゲート電極１２５と対向する窒化シリコン膜１８０の表面に、さらにゲート電極１９５を形成する。この結果、チャネル層３４１を流れるオン電流は、２つのゲート電極１２５、１９５によって制御されるので、オン電流の不足分を補うことができる。 （もっと読む）