結晶半導体の製造方法およびそれを用いた半導体素子の製造方法
【課題】低温で結晶半導体を形成可能な結晶半導体の製造方法を提供する。
【解決手段】80〜240nmの膜厚を有するa−Ge膜2が基板1上に形成される(工程(b)参照)。そして、約10nmの膜厚を有するSiO2膜3がa−Ge膜2上に形成される(工程(c)参照)。その後、約90nmの膜厚を有するPt薄膜4がスパッタリングまたは蒸着によってSiO2膜3上に形成される(工程(d)参照)。そして、Pt薄膜4は、水素リモートプラズマによって処理される(工程(e)参照)。
【解決手段】80〜240nmの膜厚を有するa−Ge膜2が基板1上に形成される(工程(b)参照)。そして、約10nmの膜厚を有するSiO2膜3がa−Ge膜2上に形成される(工程(c)参照)。その後、約90nmの膜厚を有するPt薄膜4がスパッタリングまたは蒸着によってSiO2膜3上に形成される(工程(d)参照)。そして、Pt薄膜4は、水素リモートプラズマによって処理される(工程(e)参照)。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、結晶半導体の製造方法およびそれを用いた半導体素子の製造方法に関し、特に、低温で結晶半導体を形成可能な結晶半導体の製造方法およびそれを用いた半導体素子の製造方法に関するものである。
【背景技術】
【0002】
従来、微結晶ゲルマニウム膜等の結晶ゲルマニウム膜は、マイクロ波プラズマCVD(Chemical Vapour Deposition)を用いて400〜600℃の基板温度で形成されていた(特許文献1)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平06−204526号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、従来の結晶ゲルマニウム膜の形成方法では、結晶ゲルマニウム膜を形成するときの基板温度が高すぎるという問題がある。
【0005】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、低温で結晶半導体を形成可能な結晶半導体の製造方法を提供することである。
【0006】
また、この発明の別の目的は、低温で結晶半導体を形成可能な結晶半導体の製造方法を用いた半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【0007】
この発明によれば、結晶半導体の製造方法は、半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第1の工程と、非晶質半導体上に絶縁膜を形成する第2の工程と、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を絶縁膜上に形成する第3の工程と、金属薄膜を室温で水素リモートプラズマによって処理する第4の工程とを備える。
【0008】
好ましくは、第3の工程において形成された金属薄膜は、水素リモートプラズマによる処理によって異種基板の面内方向に繋がった複数の金属ドットが形成される膜厚を有する。
【0009】
好ましくは、第1の工程において、アモルファスゲルマニウムが異種基板上に形成され、第2の工程において、酸化シリコン膜または酸化ゲルマニウム膜が形成され、第3の工程において、白金、ニッケル、コバルトおよびパラジウムのいずれかからなる金属薄膜が形成される。
【0010】
好ましくは、第2の工程において、酸化シリコン膜が形成され、第3の工程において、白金からなる金属薄膜が形成される。
【0011】
また、この発明によれば、半導体素子の製造方法は、半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第1の工程と、非晶質半導体上に第1の絶縁膜を形成する第2の工程と、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を第1の絶縁膜上に形成する第3の工程と、金属薄膜を室温で水素リモートプラズマによって処理する第4の工程と、水素リモートプラズマによる処理によって結晶化された結晶半導体に接して第1および第2の電極を形成する第5の工程とを備える。
【0012】
好ましくは、半導体素子の製造方法は、水素リモートプラズマによる処理によって形成された金属材料からなる金属ドットを除去する第6の工程と、第1の絶縁膜上に第3の電極を形成する第7の工程とをさらに備える。そして、第5の工程は、第6の工程の後に実行される。
【0013】
好ましくは、半導体素子の製造方法は、水素リモートプラズマによる処理によって形成された金属材料からなる金属ドットを覆うように第2の絶縁膜を形成する第6の工程と、第2の絶縁膜上に第3の電極を形成する第7の工程とをさらに備える。
【発明の効果】
【0014】
この発明による結晶半導体の製造方法においては、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を室温で水素リモートプラズマによって処理する。その結果、金属薄膜の温度が非晶質半導体の結晶化温度よりも高くなり、金属薄膜の温度上昇によって非晶質半導体が結晶化する。
【0015】
したがって、この発明によれば、結晶半導体を低温で製造できる。
【図面の簡単な説明】
【0016】
【図1】この発明の実施の形態による結晶半導体の製造に用いるプラズマ装置の概略図である。
【図2】この発明の実施の形態による結晶半導体の製造方法を示す工程図である。
【図3】ラマン散乱スペクトルを示す図である。
【図4】図3に示すラマン散乱スペクトルを測定するための試料の断面図である。
【図5】Ptフォイールおよびアルミニウム(Al)フォイールを水素リモートプラズマによって処理したときの温度上昇を示す図である。
【図6】TFT(Thin Film Transistor)の断面図である。
【図7】図6に示すTFTの製造方法を示す第1の工程図である。
【図8】図6に示すTFTの製造方法を示す第2の工程図である。
【図9】図6に示すTFTの製造方法を示す第3の工程図である。
【図10】他のTFTの断面図である。
【図11】図10に示すTFTの製造方法を示す第1の工程図である。
【図12】図10に示すTFTの製造方法を示す第2の工程図である。
【図13】さらに他のTFTの断面図である。
【図14】図13に示すTFTの製造方法を示す第1の工程図である。
【図15】図13に示すTFTの製造方法を示す第2の工程図である。
【図16】図13に示すTFTの製造方法を示す第3の工程図である。
【図17】金属ドットを用いた半導体メモリの断面図である。
【図18】図17に示す半導体メモリの製造方法を示す第1の工程図である。
【図19】図17に示す半導体メモリの製造方法を示す第2の工程図である。
【図20】図17に示す半導体メモリの製造方法を示す第3の工程図である。
【図21】図17に示す半導体メモリの製造方法を示す第4の工程図である。
【図22】この発明の実施の形態による結晶半導体の製造方法を示すフローチャートである。
【発明を実施するための形態】
【0017】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【0018】
図1は、この発明の実施の形態による結晶半導体の製造に用いるプラズマ装置の概略図である。図1を参照して、プラズマ装置600は、石英管610と、反応室620と、基板ホルダー630と、ヒーター640と、配管650と、バルブ660と、アンテナ670と、マッチング回路680と、高周波電源690とを備える。
【0019】
石英管610は、10cmφの直径を有し、その一方端が反応室620内に挿入されるように固定される。反応室620は、中空の円筒形状からなり、上面620Aに石英管610の一方端を挿入するための開口部621を有し、側面620Bに排気口622を有する。そして、反応室620は、開口部621から石英管610の一方端が挿入されることによって、内部空間が石英管610の内部空間と連通する。従って、ポンプ(図示せず)によって反応室620および石英管610の内部の気体を排気口622を介して排気できる。
【0020】
基板ホルダー630は、反応室620の下面620C上に配置される。ヒーター640は、シリコンカーバイド(SiC)からなり、基板ホルダー630内に配置される。
【0021】
配管650は、バルブ660を介して石英管610の他方端に連結される。バルブ660は、配管650に装着される。アンテナ670は、基板ホルダー630上に設置された基板700から32cmの位置で石英管610の周囲を取り巻くように配置される。そして、アンテナ670は、その一方端がマッチング回路680に接続され、他方端が接地される。
【0022】
マッチング回路680は、アンテナ670の一方端と高周波電源690との間に接続される。高周波電源690は、マッチング回路680と、接地ノードとの間に接続される。
【0023】
ヒーター640は、基板ホルダー630を介して基板700を所定の温度に加熱する。配管650は、水素(H2)ガス、ゲルマン(GeH4)ガス、シラン(SiH4)ガスおよび酸素(O2)ガスの少なくとも1つのガスをボンベ(図示せず)から石英管610内に導く。バルブ660は、H2ガス、GeH4ガス、SiH4ガスおよびO2ガスの少なくとも1つのガスを石英管610内へ供給し、またはH2ガス、GeH4ガス、SiH4ガスおよびO2ガスの少なくとも1つのガスの石英管610内への供給を遮断する。
【0024】
マッチング回路680は、高周波電源690から供給された高周波電力の高周波電源690側への反射を低くして高周波電力をアンテナ670へ供給する。高周波電源690は、60MHzの高周波電力をマッチング回路680を介してアンテナ670へ供給する。
【0025】
プラズマ装置600における動作について説明する。基板700が基板ホルダー630上に配置され、排気口622から反応室620および石英管610の真空引きが行なわれる。
【0026】
その後、バルブ660が開けられ、ボンベ(図示せず)から所定量のH2ガスが配管650を介して石英管610内へ導入される。そして、石英管610内の圧力が所定の圧力に達すると、高周波電源690は、60MHzの高周波電力をマッチング回路680を介してアンテナ670に供給する。この場合、マッチング回路680は、高周波電源690から供給された高周波電力の高周波電源690側への反射が最も低くなるように調整される。
【0027】
そうすると、石英管610内でプラズマ710が発生し、主に原子状水素がプラズマ710の発生領域から基板700の方向へ石英管610内を拡散し、基板700表面に到達する。そして、原子状水素は、基板700表面を処理する。
【0028】
所定の処理時間が経過すると、高周波電源690がオフされ、バルブ660が閉じられて処理動作が終了する。
【0029】
また、GeH4ガスが配管650から石英管610内へ供給された場合、アモルファスゲルマニウム(a−Ge)膜が基板700上に堆積される。
【0030】
さらに、GeH4ガスおよびO2ガスが配管650から石英管610内へ供給された場合、酸化ゲルマニウム(GeO2)膜が基板700上に堆積される。
【0031】
さらに、SiH4ガスおよびO2ガスが配管650から石英管610内へ供給された場合、酸化シリコン(SiO2)膜が基板700上に堆積される。
【0032】
図2は、この発明の実施の形態による結晶半導体の製造方法を示す工程図である。図2を参照して、結晶半導体の製造が開始されると、石英からなる基板1の表面が洗浄され(工程(a)参照)、基板1がプラズマ装置600の基板ホルダー630上に設置される。
【0033】
そして、ポンプ(図示せず)によって石英管610および反応室620の内部が真空引きされる。
【0034】
その後、80〜240nmの膜厚を有するa−Ge膜2が基板1上に形成される(工程(b)参照)。この場合、配管650は、GeH4ガスを石英管610内へ供給し、高周波電源690は、150Wのパワーをマッチング回路680を介してアンテナ670に印加する。また、反応圧力は、15Paであり、基板温度は、200℃であり、GeH4ガスの流量は、15(水素希釈10%のGeH4ガスを150sccm)sccmである。
【0035】
工程(b)の後、約10nmの膜厚を有するSiO2膜3がa−Ge膜2上に形成される(工程(c)参照)。この場合、配管650は、SiH4ガスおよびO2ガスを石英管610内へ供給し、高周波電源690は、10Wのパワーをマッチング回路680を介してアンテナ670に印加する。また、反応圧力は、40Paであり、基板温度は、300℃であり、SiH4ガスの流量は、0.15(ヘリウム希釈10%のSiH4ガスを1.5sccm)sccmであり、O2ガスの流量は、10sccmである。
【0036】
工程(c)の後、試料は、プラズマ装置600から取り出される。そして、試料は、スパッタ装置または蒸着装置にセットされ、約90nmの膜厚を有する白金(Pt)薄膜4がスパッタリングまたは蒸着によってSiO2膜3上に形成される(工程(d)参照)。
【0037】
そして、試料は、再び、プラズマ装置600の基板ホルダー630上に設置される。そうすると、Pt薄膜4は、水素リモートプラズマによって処理される(工程(e)参照)。この場合、配管650は、H2ガスを石英管610内へ供給し、高周波電源690は、500Wのパワーをマッチング回路680を介してアンテナ670に印加する。また、反応圧力は、6.7Paであり、基板温度は、室温であり、H2ガスの流量は、50sccmである。
【0038】
その結果、a−Ge膜2は、結晶ゲルマニウム(c−Ge)膜5になり、Pt薄膜4は、Ptからなる金属ドット6になる(工程(f)参照)。これによって、c−Ge膜5の製造が終了する。この場合、金属ドット6の密度は、5×10cm−2以上である。
【0039】
このように、この発明の実施の形態においては、SiO2膜3を介してa−Ge膜2上に形成されたPt薄膜4を水素リモートプラズマによって処理することにより、c−Ge膜5がa−Ge膜2から成長する。
【0040】
そして、水素リモートプラズマ処理は、室温で行なわれ、a−Ge膜2の成膜温度は、高々、200℃である。したがって、この発明によれば、従来よりも低温でc−Ge膜5(=結晶半導体)を製造できる。
【0041】
また、基板1、a−Ge膜2およびSiO2膜3は、水素リモートプラズマ処理によってプラズマダメージを受けることはない。したがって、この発明によれば、高品質なc−Ge膜5(=結晶半導体)を製造できる。
【0042】
さらに、Pt薄膜4の膜厚である90nmは、金属ドット6が基板1の面内方向において繋がる膜厚である。したがって、Pt薄膜4の膜厚を制御することによって金属ドット6を島状に形成することも可能である。
【0043】
図3は、ラマン散乱スペクトルを示す図である。また、図4は、図3に示すラマン散乱スペクトルを測定するための試料の断面図である。
【0044】
図3において、縦軸は、強度を表し、横軸は、ラマンシフトを表す。また、曲線k1は、図1に示す工程(a)〜(f)に従って製造したc−Ge膜のラマン散乱スペクトルを示し、曲線k2は、a−Ge膜のラマン散乱スペクトルを示し、曲線k3は、(100)面を有する単結晶ゲルマニウムのラマン散乱スペクトルを示す。
【0045】
Pt薄膜4を水素リモートプラズマによって処理することにより、a−Ge膜2が結晶化することを確認するためにPt薄膜4は、SiO2膜3上の半分の領域に形成され(図4の(a)参照)、試料の全面を水素リモートプラズマによって処理した。その結果、金属ドット6がSiO2膜3上の半分の領域に形成された(図4の(b)参照)。
【0046】
そして、SiO2膜3および金属ドット6を除去した後、ラマン散乱スペクトルを測定した。
【0047】
図3を参照して、金属ドット6の下側の薄膜21は、単結晶ゲルマニウムと同じ約300cm−1のピーク波数を有し、半値幅は、単結晶ゲルマニウムの半値幅(6.1cm−1)に近い9.4cm−1である(曲線k1,k3参照)。
【0048】
一方、金属ドット6げ形成されていない領域の下側の薄膜22は、a−Ge膜と同じ約270cm−1のピーク波数を有する(曲線k2参照)。
【0049】
したがって、薄膜21は、c−Geからなり、薄膜22は、a−Geからなる(図4の(b)参照)。
【0050】
このように、Pt薄膜4をSiO2膜3を介してa−Ge膜2上に形成し、Pt薄膜4を水素リモートプラズマによって処理することにより、a−Ge膜2が結晶化することを確認できた。
【0051】
図5は、Ptフォイールおよびアルミニウム(Al)フォイールを水素リモートプラズマによって処理したときの温度上昇を示す図である。
【0052】
図5において、縦軸は、温度を表し、横軸は、時間を表す。また、曲線k4は、Ptフォイールの温度上昇を示し、曲線k5は、Alフォイールの温度上昇を示す。
【0053】
図5を参照して、図2の工程(e)と同じ条件でPtフォイールを水素リモートプラズマによって処理した場合、Ptフォイールの温度は、処理時間とともに上昇し、約520℃に達する(曲線k4参照)。この510℃の温度は、a−Geが結晶化する温度よりも高い温度である。
【0054】
一方、図2の工程(e)と同じ条件でAlフォイールを水素リモートプラズマによって処理した場合、Alフォイールの温度は、処理時間とともに上昇し、約240℃に達する(曲線k5参照)。この240℃の温度は、a−Geが結晶化する温度よりも低い温度である。
【0055】
このように、Ptフォイールは、水素リモートプラズマに曝されることによりa−Geが結晶化する温度よりも高い温度に上昇する。
【0056】
したがって、SiO2膜3を介してa−Ge膜2上に形成されたPt薄膜4を水素リモートプラズマによって処理することによってa−Ge膜2が結晶化されるのは、Pt薄膜4が水素リモートプラズマに曝されることによりPt薄膜の温度がa−Geの結晶化温度よりも高い温度に上昇するためである。
【0057】
図6は、TFT(Thin Film Transistor)の断面図である。図6を参照して、TFT30は、基板31と、c−Ge膜32と、SiO2膜33と、ソース電極34と、ドレイン電極35と、ゲート電極36とを備える。
【0058】
基板31は、石英からなる。ソース電極34およびドレイン電極35は、基板1の一主面上に形成される。c−Ge膜32は、基板1の一主面上にソース電極34およびドレイン電極35の一部を覆うように形成される。
【0059】
SiO2膜33は、c−Ge膜32に接してc−Ge膜32上に形成される。ソース電極34は、基板31およびSiO2膜33に接するとともにc−Ge膜32およびSiO2膜33を貫通するように形成される。ドレイン電極35は、基板31およびSiO2膜33に接するとともにc−Ge膜32およびSiO2膜33を貫通するように形成される。ゲート電極36は、ソース電極34とドレイン電極35との間でSiO2膜33に接してSiO2膜33上に形成される。
【0060】
図7から図9は、それぞれ、図6に示すTFT30の製造方法を示す第1から第3の工程図である。
【0061】
図7を参照して、TFT30の製造が開始されると、基板31の表面が洗浄され(図7の工程(a)参照)、基板31がスパッタ装置にセットされる。
【0062】
そして、Al膜40がスパッタリングによって基板31の一主面上に形成される(図7の工程(b)参照)。
【0063】
その後、レジストをスピンコートによってAl膜40の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン41を形成する(図7の工程(c)参照)。
【0064】
そして、レジストパターン41をマスクとしてAl膜40をエッチングし、金属薄膜42,43を形成する(図7の工程(d)参照)。
【0065】
その後、試料をプラズマ装置600の基板ホルダー630上に設置し、図2の工程(b)における形成条件と同じ形成条件を用いて、金属薄膜42,43を覆うようにa−Ge膜44を基板31上に形成する(図7の工程(e)参照)。
【0066】
そして、図2の工程(c)における形成条件と同じ形成条件を用いて、SiO2膜45をa−Ge膜44上に形成する(図7の工程(f)参照)。
【0067】
図8を参照して、工程(f)の後、試料をプラズマ装置600から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Pt薄膜46をスパッタリングによってSiO2膜45上に形成する(図8の(g)参照)。
【0068】
その後、試料をプラズマ装置600の基板ホルダー630上に設置する。そして、図2の工程(e)における処理条件と同じ処理条件を用いてPt薄膜46を水素リモートプラズマによって処理する(図8の工程(h)参照)。
【0069】
その結果、c−Ge膜47がa−Ge膜44から形成され、Ptからなる金属ドット48がPt薄膜46から形成される(図8の工程(i)参照)。
【0070】
その後、金属ドット48が除去される(図8の工程(j)参照)。なお、金属ドット48を除去する方法は、次のとおりである。
【0071】
希釈HFを用いてSiO2膜45を僅かに除去すると同時に金属ドット48を除去する。または、希釈HFを用いてSiO2膜45を完全に除去すると同時に金属ドット48を除去したのち、SiO2膜45をc−Ge膜47上に再度形成する(図8の工程(j)参照)。
【0072】
図9を参照して、工程(j)の後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン49を形成する(図9の工程(k)参照)。
【0073】
そして、レジストパターン49をマスクとしてSiO2膜45およびc−Ge膜47をエッチングし、それぞれ、金属薄膜42,43に至るスルーホール50,51を形成する(図9の工程(l)参照)。
【0074】
これによって、SiO2膜45は、SiO2膜33になり、c−Ge膜47は、c−Ge膜32になる。
【0075】
工程(l)の後、金属薄膜42に接続されるようにスルーホール50を介してAlをスパッタリングにより形成し、金属薄膜43に接続されるようにスルーホール51を介してAlをスパッタリングにより形成する。これによって、ソース電極34およびドレイン電極35が形成される。また、ソース電極34とドレイン電極35との間のSiO2膜33上にAlをスパッタリングし、ゲート電極36を形成する。これによって、TFT30が完成する。
【0076】
上述したように、TFT30は、図2の工程(a)〜(f)からなる結晶半導体の製造方法を用いて製造される。
【0077】
したがって、この発明によれば、従来よりも低温でTFT30を製造できる。
【0078】
図10は、他のTFTの断面図である。図10を参照して、TFT60は、基板61と、c−Ge膜62と、SiO2膜63と、ソース電極64と、ドレイン電極65と、ゲート電極66とを備える。
【0079】
基板61は、石英からなる。c−Ge膜62は、基板61の一主面上に形成される。SiO2膜63は、c−Ge膜62に接してc−Ge膜62の一部の上に形成される。ソース電極64は、基板61の面内方向におけるSiO2膜63の一方側において、c−Ge膜62に接してc−Ge膜62の一部の上に形成される。ドレイン電極65は、基板61の面内方向におけるSiO2膜63の他方側において、c−Ge膜62に接してc−Ge膜62の一部の上に形成される。ゲート電極66は、SiO2膜63に接してSiO2膜63上に形成される。
【0080】
図11および図12は、それぞれ、図10に示すTFT60の製造方法を示す第1および第2の工程図である。
【0081】
図11を参照して、TFT60の製造が開始されると、基板61の表面が洗浄され(図11の工程(a)参照)、基板61がプラズマ装置600の基板ホルダー63上に設置される。
【0082】
そして、図2の工程(b)における形成条件と同じ形成条件を用いてa−Ge膜70を基板61上に形成する(図11の工程(b)参照)。
【0083】
その後、図2の工程(c)における形成条件と同じ形成条件を用いてSiO2膜71をa−Ge膜70上に形成する(図11の工程(c)参照)。
【0084】
引き続いて、試料をプラズマ装置600から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Pt薄膜72をスパッタリングによりSiO2膜71上に形成する(図11の工程(d)参照)。
【0085】
そして、図2の工程(e)における処理条件と同じ処理条件を用いてPt薄膜72を水素リモートプラズマによって処理する(図11の工程(e)参照)。
【0086】
これによって、c−Ge膜62がa−Ge膜70から形成され、Ptからなる金属ドット73がPt薄膜72から形成される(図12の工程(f)参照)。
【0087】
その後、上述した方法によって金属ドット73を除去する(図12の工程(g)参照)。
【0088】
そして、レジストをスピンコートによってSiO2膜71の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン74を形成する(図12の工程(h)参照)。
【0089】
その後、レジストパターン74をマスクとしてSiO2膜71をエッチングし、SiO2膜63を形成する(図12の工程(i)参照)。
【0090】
そして、ソース電極64、ドレイン電極65およびゲート電極66を形成する(図12の工程(j)参照)。これによって、TFT60が完成する。
【0091】
上述したように、TFT60は、図2の工程(a)〜(f)からなる結晶半導体の製造方法を用いて製造される。
【0092】
したがって、この発明によれば、従来よりも低温でTFT60を製造できる。
【0093】
図13は、さらに他のTFTの断面図である。図13を参照して、TFT80は、基板81と、ゲート電極82と、SiO2膜83,85と、c−Ge膜84と、ソース電極86と、ドレイン電極87とを備える。
【0094】
基板81は、石英からなる。ゲート電極82は、基板81の一主面上に形成される。SiO2膜83は、ゲート電極82を覆うように基板81上に形成される。c−Ge膜84は、SiO2膜83に接してSiO2膜83上に形成される。
【0095】
SiO2膜85は、c−Ge膜84に接してc−Ge膜84上に形成される。ソース電極86は、SiO2膜85を貫通してc−Ge膜84に接するように形成される。ドレイン電極87は、SiO2膜85を貫通してc−Ge膜84に接するように形成される。
【0096】
なお、TFT80は、所謂、ボトムゲート型のTFTである。
【0097】
図14から図16は、それぞれ、図13に示すTFT80の製造方法を示す第1から第3の工程図である。
【0098】
図14を参照して、TFT80の製造が開始されると、基板81の表面が洗浄され(図14の工程(a)参照)、基板81がスパッタ装置にセットされる。
【0099】
そして、Al膜90がスパッタリングによって基板81の一主面上に形成される(図14の工程(b)参照)。
【0100】
その後、レジストをスピンコートによってAl膜90の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン91を形成する(図14の工程(c)参照)。
【0101】
そして、レジストパターン91をマスクとしてAl膜90をエッチングし、ゲート電極82を形成する(図14の工程(d)参照)。
【0102】
その後、試料をプラズマ装置600の基板ホルダー630上に設置し、図2の工程(c)における形成条件と同じ形成条件を用いて、ゲート電極82を覆うようにSiO2膜83を基板81上に形成する(図14の工程(e)参照)。
【0103】
引き続いて、図2の工程(b)における形成条件と同じ形成条件を用いて、a−Ge膜93をSiO2膜83上に形成する(図14の工程(f)参照)。
【0104】
図15を参照して、工程(f)の後、図2の工程(c)における形成条件と同じ形成条件を用いて、SiO2膜94をa−Ge膜93上に形成する(図15の工程(g)参照)。
【0105】
そして、試料をプラズマ装置600から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Pt薄膜95をスパッタリングによってSiO2膜94上に形成する(図15の(h)参照)。
【0106】
その後、試料をプラズマ装置600の基板ホルダー630上に設置する。そして、図2の工程(e)における処理条件と同じ処理条件を用いてPt薄膜95を水素リモートプラズマによって処理する(図15の工程(i)参照)。
【0107】
その結果、c−Ge膜84がa−Ge膜93から形成され、Ptからなる金属ドット96がPt薄膜95から形成される(図15の工程(j)参照)。
【0108】
図16を参照して、工程(j)の後、上述した方法によって金属ドット96が除去される(図16の工程(k)参照)。
【0109】
その後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン97を形成する(図16の工程(l)参照)。
【0110】
そして、レジストパターン97をマスクとしてSiO2膜94をエッチングし、c−Ge膜84に至るスルーホール98,99を形成する(図16の工程(m)参照)。
【0111】
これによって、SiO2膜94は、SiO2膜85になる。
【0112】
工程(m)の後、c−Ge膜84に接続されるようにスルーホール98を介してAlをスパッタリングにより形成し、c−Ge膜84に接続されるようにスルーホール99を介してAlをスパッタリングにより形成する。これによって、ソース電極86およびドレイン電極87が形成される(図16の工程(n)参照)。そして、TFT80が完成する。
【0113】
上述したように、TFT80は、図2の工程(a)〜(f)からなる結晶半導体の製造方法を用いて製造される。
【0114】
したがって、この発明によれば、従来よりも低温でTFT80を製造できる。
【0115】
図17は、金属ドットを用いた半導体メモリの断面図である。図17を参照して、半導体メモリ100は、基板101と、c−Ge膜102と、ソース電極103と、ドレイン電極104と、ゲート電極105と、SiO2膜106と、サイドウォール107と、フローティングゲート110とを備える。
【0116】
基板101は、石英からなる。c−Ge膜102は、基板101の一主面上に形成される。SiO2膜106は、c−Ge膜102に接してc−Ge膜102上に形成される。
【0117】
ソース電極103は、Alからなり、基板101の面内方向におけるSiO2膜106の一方側において、c−Ge膜102に接してc−Ge膜102上に形成される。ドレイン電極104は、Alからなり、基板101の面内方向におけるSiO2膜106の他方側において、c−Ge膜102に接してc−Ge膜102上に形成される。
【0118】
フローティングゲート100は、SiO2膜106とゲート電極105とに接してSiO2膜106とゲート電極105との間に形成される。そして、フローティングゲート100は、金属ドット111と、高誘電率絶縁膜112とからなる。
【0119】
金属ドット111は、Ptドットからなり、SiO2膜106に接してSiO2膜106上に形成される。
【0120】
高誘電率絶縁膜112は、複数の金属ドット111を覆うように形成される。そして、高誘電率絶縁膜112は、タンタル酸化膜(Ta酸化膜)またはジルコニウム酸化膜(Zr酸化膜)からなる。
【0121】
なお、高誘電率絶縁膜112としてTa酸化膜またはZr酸化膜を用いるのは、次の理由による。データ通信に広く使われている赤外域の光で電子を励起し、量子ドットへ注入することが可能となり、高速通信ネットワークから半導体メモリ100を用いて作成した集積回路からのデータ出力が実現できるからである。
【0122】
ゲート電極105は、Alからなり、フローティングゲート110に接してフローティングゲート110上に形成される。
【0123】
サイドウォール107は、シリコン酸化膜を含む絶縁膜からなり、フローティングゲート110およびゲート電極105を両側から挟むようにSiO2膜106上に形成される。
【0124】
半導体メモリ100においては、フローティングゲート100は、電荷蓄積ノードとして機能し、情報を記憶する。
【0125】
図18から図21は、それぞれ、図17に示す半導体メモリ100の製造方法を示す第1から第4の工程図である。
【0126】
図18を参照して、半導体メモリ100の製造が開始されると、基板101の表面が洗浄され(図18の工程(a)参照)、基板101がプラズマ装置600の基板ホルダー63上に設置される。
【0127】
そして、図2の工程(b)における形成条件と同じ形成条件を用いてa−Ge膜120を基板101上に形成する(図18の工程(b)参照)。
【0128】
その後、図2の工程(c)における形成条件と同じ形成条件を用いてSiO2膜121をa−Ge膜120上に形成する(図18の工程(c)参照)。
【0129】
引き続いて、試料をプラズマ装置600から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Pt薄膜122をスパッタリングによりSiO2膜121上に形成する(図18の工程(d)参照)。
【0130】
そして、図2の工程(e)における処理条件と同じ処理条件を用いてPt薄膜122を水素リモートプラズマによって処理する(図18の工程(e)参照)。
【0131】
これによって、c−Ge膜102がa−Ge膜120から形成され、Ptからなる金属ドット123がPt薄膜122から形成される(図19の工程(f)参照)。
【0132】
その後、Ta酸化膜)またはZr酸化膜からなる高誘電率絶縁膜124が金属ドット123を覆うように形成される(図19の工程(g)参照)。
【0133】
引き続いて、Al薄膜125がスパッタリングによって高誘電率絶縁膜124上に形成される(図19の工程(h)参照)。
【0134】
そして、レジストをスピンコートによってAl薄膜125の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン126を形成する(図19の工程(i)参照)。
【0135】
図20を参照して、工程(i)の後、レジストパターン126をマスクとしてAl薄膜125、高誘電率絶縁膜124、金属ドット123およびSiO2膜121をエッチングする(図20の工程(j)参照)。これによって、SiO2膜121は、SiO2膜106になり、高誘電率絶縁膜124は、高誘電率絶縁膜127になり、Al薄膜125は、Al薄膜128になる。
【0136】
その後、レジストをスピンコートによって塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン129を形成する(図20の工程(k)参照)。
【0137】
そして、レジストパターン129をマスクとしてAl薄膜128、高誘電率絶縁膜127および金属ドット123をエッチングする(図20の工程(l)参照)。
【0138】
これによって、ゲート電極105およびフローティングゲート110が形成される。
【0139】
図21を参照して、工程(l)の後、ゲート電極105およびフローティングゲート110を挟むようにサイドウォール107を形成し(図21の工程(m)参照)、その後、ソース電極103およびドレイン電極104をc−Ge膜102に接してc−Ge膜102上に形成する(図21の工程(n)参照)。
【0140】
これによって、半導体メモリ100が完成する。
【0141】
上述したように、半導体メモリ100は、図2の工程(a)〜(f)からなる結晶半導体の製造方法を用いて製造される。
【0142】
したがって、この発明によれば、従来よりも低温で半導体メモリ100を製造できる。
【0143】
また、半導体メモリ100においては、Si量子ドットに比べ電子系に対する深いポテンシャル井戸が実現できる金属ドットに電子を注入することにより、注入された電子は、金属ドット内に安定して蓄積可能となり、電子を放出しにくくなる。その結果、SiO2膜106の薄膜化による書き込み・消去時間の低減が改善できるため、多値記憶動作を安定かつ高速に実現可能となる。
【0144】
上述した図2に示す工程(a)〜(f)からなる結晶半導体の製造方法においては、a−Ge膜2上にSiO2膜3を形成してc−Ge膜5を製造すると説明したが、この発明の実施の形態においては、これに限らず、a−Ge膜2上にGeO2膜またはSi3N4膜を形成して工程(a)〜(f)に従ってc−Ge膜5を製造してもよい。
【0145】
a−Ge膜2上にGeO2膜を形成する場合、プラズマ装置600においては、GeH4ガスおよびO2ガスが配管650から石英管610内に供給される。
【0146】
また、a−Ge膜2上にSi3N4膜を形成する場合、プラズマ装置600においては、SiH4ガスおよびNH3ガスが配管650から石英管610内に供給される。
【0147】
また、上述した図2に示す工程(a)〜(f)からなる結晶半導体の製造方法においては、Pt薄膜4をSiO2膜3上に形成してc−Ge膜5を製造すると説明したが、この発明の実施の形態においては、これに限らず、SiO2膜3上にコバルト(Co)薄膜、ニッケル(Ni)薄膜、およびパラジウム(Pd)薄膜のいずれかを形成して工程(a)〜(f)に従ってc−Ge膜5を製造してもよい。
【0148】
Co薄膜、Ni薄膜およびPd薄膜の各々を水素リモートプラズマによって処理した場合も、Pt薄膜4を水素リモートプラズマによって処理した場合と同様に、Co薄膜、Ni薄膜およびPd薄膜の温度が520℃程度の温度(=Geの結晶化温度以上の温度)に上昇する。
【0149】
したがって、Co薄膜、Ni薄膜およびPd薄膜のいずれかをSiO2膜3上に形成してCo薄膜、Ni薄膜およびPd薄膜のいずれかを水素リモートプラズマによって処理することによりa−Ge膜2を結晶化してc−Ge膜5を製造できる。
【0150】
さらに、上述した図2に示す工程(a)〜(f)からなる結晶半導体の製造方法においては、a−Ge膜2を結晶化する場合について説明したが、この発明の実施の形態においては、これに限らず、工程(a)〜(f)に従ってa−Si膜およびa−SiGe膜を結晶化して結晶半導体を製造してもよい。この場合、プラズマ装置600における高周波電力、圧力およびアンテナ670と基板ホルダー630との距離を制御してPt薄膜、Co薄膜、Ni薄膜およびPd薄膜の温度が結晶化温度よりも高くなるようにする。たとえば、高周波電力を高くすることによってPt薄膜、Co薄膜、Ni薄膜およびPd薄膜の温度を結晶化温度よりも高くする。また、圧力を高くすることによってPt薄膜、Co薄膜、Ni薄膜およびPd薄膜の温度を結晶化温度よりも高くする。さらに、アンテナ670と基板ホルダー630との距離を短くすることによってPt薄膜、Co薄膜、Ni薄膜およびPd薄膜の温度を結晶化温度よりも高くする。
【0151】
さらに、上述した図2に示す工程(a)〜(f)からなる結晶半導体の製造方法においては、石英からなる基板1を用いると説明したが、この発明の実施の形態においては、これに限らず、有機材料からなる基板およびフレキシブルフィルムからなる基板等を用いてもよく、一般的には、半導体材料と異なる材料からなる異種基板を用いてもよい。
【0152】
図22は、この発明の実施の形態による結晶半導体の製造方法を示すフローチャートである。
【0153】
上述したように、図2に示す結晶半導体の製造方法においては、各種の変更が可能であるので、この発明の実施の形態による結晶半導体の製造方法は、一般的には、図22に示すフローチャートからなる。
【0154】
図22を参照して、結晶半導体の製造が開始されると、異種基板上に非晶質半導体を形成する(ステップS1)。
【0155】
そして、非晶質半導体上に絶縁膜(SiO2,GeO2,Si3N4等)を形成する(ステップS2)。
【0156】
その後、水素リモートプラズマに曝されると、非晶質半導体の結晶化温度よりも温度が上昇する金属材料(=Pt,Co,Ni,Pd)からなる金属薄膜を絶縁膜上に形成する(ステップS3)。
【0157】
そして、金属薄膜を水素リモートプラズマによって処理する(ステップS4)。これによって、結晶半導体を製造する動作が終了する。
【0158】
金属薄膜を水素リモートプラズマによって処理する場合、処理温度は、室温であるので、従来の結晶半導体の製造方法に比べ、低温で結晶半導体を製造できる。
【0159】
なお、結晶半導体を製造する場合に、GeO2膜またはSi3N4膜を用いた場合、上述したTFT30,60,80は、ゲート絶縁膜としてGeO2膜またはSi3N4膜を備え、半導体メモリ100は、金属ドット111の下地の絶縁膜としてGeO2膜またはSi3N4膜を備える。
【0160】
また、上述したTFT30,60,80においては、水素リモートプラズマ処理によって生成された複数の金属ドットが基板の面内方向において相互に連結されている場合、複数の金属ドットをゲート電極として用いてもよい。
【0161】
さらに、TFTをマトリックス状に作製するには、Pt薄膜4をマトリックス状に形成し、そのマトリックス状に形成したPt薄膜4を水素リモートプラズマによって処理すればよい。
【0162】
さらに、上記においては、a−Ge膜およびSiO2膜を形成するプラズマ装置と、水素リモートプラズマ処理を行なうプラズマ装置とは、同じプラズマ装置600であると説明したが、この発明の実施の形態においては、これに限らず、a−Ge膜およびSiO2膜をプラズマ装置600と異なるプラズマ装置によって形成してもよい。
【0163】
さらに、Pt薄膜4の代わりにNi薄膜を用いてa−Ge膜44,70,93,120を結晶化してTFT30,60,80または半導体メモリ100を作製する場合、Niからなる金属ドットは、塩酸系の薬液に溶融するので、Niからなる金属ドットだけを塩酸系の薬液で除去する。
【0164】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0165】
この発明は、低温で結晶半導体を形成可能な結晶半導体の製造方法に適用される。また、この発明は、低温で結晶半導体を形成可能な結晶半導体の製造方法を用いた半導体素子の製造方法に適用される。
【符号の説明】
【0166】
1 基板、2 a−Ge膜、3 SiO2膜、4 Pt薄膜。
【技術分野】
【0001】
この発明は、結晶半導体の製造方法およびそれを用いた半導体素子の製造方法に関し、特に、低温で結晶半導体を形成可能な結晶半導体の製造方法およびそれを用いた半導体素子の製造方法に関するものである。
【背景技術】
【0002】
従来、微結晶ゲルマニウム膜等の結晶ゲルマニウム膜は、マイクロ波プラズマCVD(Chemical Vapour Deposition)を用いて400〜600℃の基板温度で形成されていた(特許文献1)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平06−204526号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、従来の結晶ゲルマニウム膜の形成方法では、結晶ゲルマニウム膜を形成するときの基板温度が高すぎるという問題がある。
【0005】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、低温で結晶半導体を形成可能な結晶半導体の製造方法を提供することである。
【0006】
また、この発明の別の目的は、低温で結晶半導体を形成可能な結晶半導体の製造方法を用いた半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【0007】
この発明によれば、結晶半導体の製造方法は、半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第1の工程と、非晶質半導体上に絶縁膜を形成する第2の工程と、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を絶縁膜上に形成する第3の工程と、金属薄膜を室温で水素リモートプラズマによって処理する第4の工程とを備える。
【0008】
好ましくは、第3の工程において形成された金属薄膜は、水素リモートプラズマによる処理によって異種基板の面内方向に繋がった複数の金属ドットが形成される膜厚を有する。
【0009】
好ましくは、第1の工程において、アモルファスゲルマニウムが異種基板上に形成され、第2の工程において、酸化シリコン膜または酸化ゲルマニウム膜が形成され、第3の工程において、白金、ニッケル、コバルトおよびパラジウムのいずれかからなる金属薄膜が形成される。
【0010】
好ましくは、第2の工程において、酸化シリコン膜が形成され、第3の工程において、白金からなる金属薄膜が形成される。
【0011】
また、この発明によれば、半導体素子の製造方法は、半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第1の工程と、非晶質半導体上に第1の絶縁膜を形成する第2の工程と、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を第1の絶縁膜上に形成する第3の工程と、金属薄膜を室温で水素リモートプラズマによって処理する第4の工程と、水素リモートプラズマによる処理によって結晶化された結晶半導体に接して第1および第2の電極を形成する第5の工程とを備える。
【0012】
好ましくは、半導体素子の製造方法は、水素リモートプラズマによる処理によって形成された金属材料からなる金属ドットを除去する第6の工程と、第1の絶縁膜上に第3の電極を形成する第7の工程とをさらに備える。そして、第5の工程は、第6の工程の後に実行される。
【0013】
好ましくは、半導体素子の製造方法は、水素リモートプラズマによる処理によって形成された金属材料からなる金属ドットを覆うように第2の絶縁膜を形成する第6の工程と、第2の絶縁膜上に第3の電極を形成する第7の工程とをさらに備える。
【発明の効果】
【0014】
この発明による結晶半導体の製造方法においては、水素リモートプラズマに曝されると非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を室温で水素リモートプラズマによって処理する。その結果、金属薄膜の温度が非晶質半導体の結晶化温度よりも高くなり、金属薄膜の温度上昇によって非晶質半導体が結晶化する。
【0015】
したがって、この発明によれば、結晶半導体を低温で製造できる。
【図面の簡単な説明】
【0016】
【図1】この発明の実施の形態による結晶半導体の製造に用いるプラズマ装置の概略図である。
【図2】この発明の実施の形態による結晶半導体の製造方法を示す工程図である。
【図3】ラマン散乱スペクトルを示す図である。
【図4】図3に示すラマン散乱スペクトルを測定するための試料の断面図である。
【図5】Ptフォイールおよびアルミニウム(Al)フォイールを水素リモートプラズマによって処理したときの温度上昇を示す図である。
【図6】TFT(Thin Film Transistor)の断面図である。
【図7】図6に示すTFTの製造方法を示す第1の工程図である。
【図8】図6に示すTFTの製造方法を示す第2の工程図である。
【図9】図6に示すTFTの製造方法を示す第3の工程図である。
【図10】他のTFTの断面図である。
【図11】図10に示すTFTの製造方法を示す第1の工程図である。
【図12】図10に示すTFTの製造方法を示す第2の工程図である。
【図13】さらに他のTFTの断面図である。
【図14】図13に示すTFTの製造方法を示す第1の工程図である。
【図15】図13に示すTFTの製造方法を示す第2の工程図である。
【図16】図13に示すTFTの製造方法を示す第3の工程図である。
【図17】金属ドットを用いた半導体メモリの断面図である。
【図18】図17に示す半導体メモリの製造方法を示す第1の工程図である。
【図19】図17に示す半導体メモリの製造方法を示す第2の工程図である。
【図20】図17に示す半導体メモリの製造方法を示す第3の工程図である。
【図21】図17に示す半導体メモリの製造方法を示す第4の工程図である。
【図22】この発明の実施の形態による結晶半導体の製造方法を示すフローチャートである。
【発明を実施するための形態】
【0017】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【0018】
図1は、この発明の実施の形態による結晶半導体の製造に用いるプラズマ装置の概略図である。図1を参照して、プラズマ装置600は、石英管610と、反応室620と、基板ホルダー630と、ヒーター640と、配管650と、バルブ660と、アンテナ670と、マッチング回路680と、高周波電源690とを備える。
【0019】
石英管610は、10cmφの直径を有し、その一方端が反応室620内に挿入されるように固定される。反応室620は、中空の円筒形状からなり、上面620Aに石英管610の一方端を挿入するための開口部621を有し、側面620Bに排気口622を有する。そして、反応室620は、開口部621から石英管610の一方端が挿入されることによって、内部空間が石英管610の内部空間と連通する。従って、ポンプ(図示せず)によって反応室620および石英管610の内部の気体を排気口622を介して排気できる。
【0020】
基板ホルダー630は、反応室620の下面620C上に配置される。ヒーター640は、シリコンカーバイド(SiC)からなり、基板ホルダー630内に配置される。
【0021】
配管650は、バルブ660を介して石英管610の他方端に連結される。バルブ660は、配管650に装着される。アンテナ670は、基板ホルダー630上に設置された基板700から32cmの位置で石英管610の周囲を取り巻くように配置される。そして、アンテナ670は、その一方端がマッチング回路680に接続され、他方端が接地される。
【0022】
マッチング回路680は、アンテナ670の一方端と高周波電源690との間に接続される。高周波電源690は、マッチング回路680と、接地ノードとの間に接続される。
【0023】
ヒーター640は、基板ホルダー630を介して基板700を所定の温度に加熱する。配管650は、水素(H2)ガス、ゲルマン(GeH4)ガス、シラン(SiH4)ガスおよび酸素(O2)ガスの少なくとも1つのガスをボンベ(図示せず)から石英管610内に導く。バルブ660は、H2ガス、GeH4ガス、SiH4ガスおよびO2ガスの少なくとも1つのガスを石英管610内へ供給し、またはH2ガス、GeH4ガス、SiH4ガスおよびO2ガスの少なくとも1つのガスの石英管610内への供給を遮断する。
【0024】
マッチング回路680は、高周波電源690から供給された高周波電力の高周波電源690側への反射を低くして高周波電力をアンテナ670へ供給する。高周波電源690は、60MHzの高周波電力をマッチング回路680を介してアンテナ670へ供給する。
【0025】
プラズマ装置600における動作について説明する。基板700が基板ホルダー630上に配置され、排気口622から反応室620および石英管610の真空引きが行なわれる。
【0026】
その後、バルブ660が開けられ、ボンベ(図示せず)から所定量のH2ガスが配管650を介して石英管610内へ導入される。そして、石英管610内の圧力が所定の圧力に達すると、高周波電源690は、60MHzの高周波電力をマッチング回路680を介してアンテナ670に供給する。この場合、マッチング回路680は、高周波電源690から供給された高周波電力の高周波電源690側への反射が最も低くなるように調整される。
【0027】
そうすると、石英管610内でプラズマ710が発生し、主に原子状水素がプラズマ710の発生領域から基板700の方向へ石英管610内を拡散し、基板700表面に到達する。そして、原子状水素は、基板700表面を処理する。
【0028】
所定の処理時間が経過すると、高周波電源690がオフされ、バルブ660が閉じられて処理動作が終了する。
【0029】
また、GeH4ガスが配管650から石英管610内へ供給された場合、アモルファスゲルマニウム(a−Ge)膜が基板700上に堆積される。
【0030】
さらに、GeH4ガスおよびO2ガスが配管650から石英管610内へ供給された場合、酸化ゲルマニウム(GeO2)膜が基板700上に堆積される。
【0031】
さらに、SiH4ガスおよびO2ガスが配管650から石英管610内へ供給された場合、酸化シリコン(SiO2)膜が基板700上に堆積される。
【0032】
図2は、この発明の実施の形態による結晶半導体の製造方法を示す工程図である。図2を参照して、結晶半導体の製造が開始されると、石英からなる基板1の表面が洗浄され(工程(a)参照)、基板1がプラズマ装置600の基板ホルダー630上に設置される。
【0033】
そして、ポンプ(図示せず)によって石英管610および反応室620の内部が真空引きされる。
【0034】
その後、80〜240nmの膜厚を有するa−Ge膜2が基板1上に形成される(工程(b)参照)。この場合、配管650は、GeH4ガスを石英管610内へ供給し、高周波電源690は、150Wのパワーをマッチング回路680を介してアンテナ670に印加する。また、反応圧力は、15Paであり、基板温度は、200℃であり、GeH4ガスの流量は、15(水素希釈10%のGeH4ガスを150sccm)sccmである。
【0035】
工程(b)の後、約10nmの膜厚を有するSiO2膜3がa−Ge膜2上に形成される(工程(c)参照)。この場合、配管650は、SiH4ガスおよびO2ガスを石英管610内へ供給し、高周波電源690は、10Wのパワーをマッチング回路680を介してアンテナ670に印加する。また、反応圧力は、40Paであり、基板温度は、300℃であり、SiH4ガスの流量は、0.15(ヘリウム希釈10%のSiH4ガスを1.5sccm)sccmであり、O2ガスの流量は、10sccmである。
【0036】
工程(c)の後、試料は、プラズマ装置600から取り出される。そして、試料は、スパッタ装置または蒸着装置にセットされ、約90nmの膜厚を有する白金(Pt)薄膜4がスパッタリングまたは蒸着によってSiO2膜3上に形成される(工程(d)参照)。
【0037】
そして、試料は、再び、プラズマ装置600の基板ホルダー630上に設置される。そうすると、Pt薄膜4は、水素リモートプラズマによって処理される(工程(e)参照)。この場合、配管650は、H2ガスを石英管610内へ供給し、高周波電源690は、500Wのパワーをマッチング回路680を介してアンテナ670に印加する。また、反応圧力は、6.7Paであり、基板温度は、室温であり、H2ガスの流量は、50sccmである。
【0038】
その結果、a−Ge膜2は、結晶ゲルマニウム(c−Ge)膜5になり、Pt薄膜4は、Ptからなる金属ドット6になる(工程(f)参照)。これによって、c−Ge膜5の製造が終了する。この場合、金属ドット6の密度は、5×10cm−2以上である。
【0039】
このように、この発明の実施の形態においては、SiO2膜3を介してa−Ge膜2上に形成されたPt薄膜4を水素リモートプラズマによって処理することにより、c−Ge膜5がa−Ge膜2から成長する。
【0040】
そして、水素リモートプラズマ処理は、室温で行なわれ、a−Ge膜2の成膜温度は、高々、200℃である。したがって、この発明によれば、従来よりも低温でc−Ge膜5(=結晶半導体)を製造できる。
【0041】
また、基板1、a−Ge膜2およびSiO2膜3は、水素リモートプラズマ処理によってプラズマダメージを受けることはない。したがって、この発明によれば、高品質なc−Ge膜5(=結晶半導体)を製造できる。
【0042】
さらに、Pt薄膜4の膜厚である90nmは、金属ドット6が基板1の面内方向において繋がる膜厚である。したがって、Pt薄膜4の膜厚を制御することによって金属ドット6を島状に形成することも可能である。
【0043】
図3は、ラマン散乱スペクトルを示す図である。また、図4は、図3に示すラマン散乱スペクトルを測定するための試料の断面図である。
【0044】
図3において、縦軸は、強度を表し、横軸は、ラマンシフトを表す。また、曲線k1は、図1に示す工程(a)〜(f)に従って製造したc−Ge膜のラマン散乱スペクトルを示し、曲線k2は、a−Ge膜のラマン散乱スペクトルを示し、曲線k3は、(100)面を有する単結晶ゲルマニウムのラマン散乱スペクトルを示す。
【0045】
Pt薄膜4を水素リモートプラズマによって処理することにより、a−Ge膜2が結晶化することを確認するためにPt薄膜4は、SiO2膜3上の半分の領域に形成され(図4の(a)参照)、試料の全面を水素リモートプラズマによって処理した。その結果、金属ドット6がSiO2膜3上の半分の領域に形成された(図4の(b)参照)。
【0046】
そして、SiO2膜3および金属ドット6を除去した後、ラマン散乱スペクトルを測定した。
【0047】
図3を参照して、金属ドット6の下側の薄膜21は、単結晶ゲルマニウムと同じ約300cm−1のピーク波数を有し、半値幅は、単結晶ゲルマニウムの半値幅(6.1cm−1)に近い9.4cm−1である(曲線k1,k3参照)。
【0048】
一方、金属ドット6げ形成されていない領域の下側の薄膜22は、a−Ge膜と同じ約270cm−1のピーク波数を有する(曲線k2参照)。
【0049】
したがって、薄膜21は、c−Geからなり、薄膜22は、a−Geからなる(図4の(b)参照)。
【0050】
このように、Pt薄膜4をSiO2膜3を介してa−Ge膜2上に形成し、Pt薄膜4を水素リモートプラズマによって処理することにより、a−Ge膜2が結晶化することを確認できた。
【0051】
図5は、Ptフォイールおよびアルミニウム(Al)フォイールを水素リモートプラズマによって処理したときの温度上昇を示す図である。
【0052】
図5において、縦軸は、温度を表し、横軸は、時間を表す。また、曲線k4は、Ptフォイールの温度上昇を示し、曲線k5は、Alフォイールの温度上昇を示す。
【0053】
図5を参照して、図2の工程(e)と同じ条件でPtフォイールを水素リモートプラズマによって処理した場合、Ptフォイールの温度は、処理時間とともに上昇し、約520℃に達する(曲線k4参照)。この510℃の温度は、a−Geが結晶化する温度よりも高い温度である。
【0054】
一方、図2の工程(e)と同じ条件でAlフォイールを水素リモートプラズマによって処理した場合、Alフォイールの温度は、処理時間とともに上昇し、約240℃に達する(曲線k5参照)。この240℃の温度は、a−Geが結晶化する温度よりも低い温度である。
【0055】
このように、Ptフォイールは、水素リモートプラズマに曝されることによりa−Geが結晶化する温度よりも高い温度に上昇する。
【0056】
したがって、SiO2膜3を介してa−Ge膜2上に形成されたPt薄膜4を水素リモートプラズマによって処理することによってa−Ge膜2が結晶化されるのは、Pt薄膜4が水素リモートプラズマに曝されることによりPt薄膜の温度がa−Geの結晶化温度よりも高い温度に上昇するためである。
【0057】
図6は、TFT(Thin Film Transistor)の断面図である。図6を参照して、TFT30は、基板31と、c−Ge膜32と、SiO2膜33と、ソース電極34と、ドレイン電極35と、ゲート電極36とを備える。
【0058】
基板31は、石英からなる。ソース電極34およびドレイン電極35は、基板1の一主面上に形成される。c−Ge膜32は、基板1の一主面上にソース電極34およびドレイン電極35の一部を覆うように形成される。
【0059】
SiO2膜33は、c−Ge膜32に接してc−Ge膜32上に形成される。ソース電極34は、基板31およびSiO2膜33に接するとともにc−Ge膜32およびSiO2膜33を貫通するように形成される。ドレイン電極35は、基板31およびSiO2膜33に接するとともにc−Ge膜32およびSiO2膜33を貫通するように形成される。ゲート電極36は、ソース電極34とドレイン電極35との間でSiO2膜33に接してSiO2膜33上に形成される。
【0060】
図7から図9は、それぞれ、図6に示すTFT30の製造方法を示す第1から第3の工程図である。
【0061】
図7を参照して、TFT30の製造が開始されると、基板31の表面が洗浄され(図7の工程(a)参照)、基板31がスパッタ装置にセットされる。
【0062】
そして、Al膜40がスパッタリングによって基板31の一主面上に形成される(図7の工程(b)参照)。
【0063】
その後、レジストをスピンコートによってAl膜40の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン41を形成する(図7の工程(c)参照)。
【0064】
そして、レジストパターン41をマスクとしてAl膜40をエッチングし、金属薄膜42,43を形成する(図7の工程(d)参照)。
【0065】
その後、試料をプラズマ装置600の基板ホルダー630上に設置し、図2の工程(b)における形成条件と同じ形成条件を用いて、金属薄膜42,43を覆うようにa−Ge膜44を基板31上に形成する(図7の工程(e)参照)。
【0066】
そして、図2の工程(c)における形成条件と同じ形成条件を用いて、SiO2膜45をa−Ge膜44上に形成する(図7の工程(f)参照)。
【0067】
図8を参照して、工程(f)の後、試料をプラズマ装置600から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Pt薄膜46をスパッタリングによってSiO2膜45上に形成する(図8の(g)参照)。
【0068】
その後、試料をプラズマ装置600の基板ホルダー630上に設置する。そして、図2の工程(e)における処理条件と同じ処理条件を用いてPt薄膜46を水素リモートプラズマによって処理する(図8の工程(h)参照)。
【0069】
その結果、c−Ge膜47がa−Ge膜44から形成され、Ptからなる金属ドット48がPt薄膜46から形成される(図8の工程(i)参照)。
【0070】
その後、金属ドット48が除去される(図8の工程(j)参照)。なお、金属ドット48を除去する方法は、次のとおりである。
【0071】
希釈HFを用いてSiO2膜45を僅かに除去すると同時に金属ドット48を除去する。または、希釈HFを用いてSiO2膜45を完全に除去すると同時に金属ドット48を除去したのち、SiO2膜45をc−Ge膜47上に再度形成する(図8の工程(j)参照)。
【0072】
図9を参照して、工程(j)の後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン49を形成する(図9の工程(k)参照)。
【0073】
そして、レジストパターン49をマスクとしてSiO2膜45およびc−Ge膜47をエッチングし、それぞれ、金属薄膜42,43に至るスルーホール50,51を形成する(図9の工程(l)参照)。
【0074】
これによって、SiO2膜45は、SiO2膜33になり、c−Ge膜47は、c−Ge膜32になる。
【0075】
工程(l)の後、金属薄膜42に接続されるようにスルーホール50を介してAlをスパッタリングにより形成し、金属薄膜43に接続されるようにスルーホール51を介してAlをスパッタリングにより形成する。これによって、ソース電極34およびドレイン電極35が形成される。また、ソース電極34とドレイン電極35との間のSiO2膜33上にAlをスパッタリングし、ゲート電極36を形成する。これによって、TFT30が完成する。
【0076】
上述したように、TFT30は、図2の工程(a)〜(f)からなる結晶半導体の製造方法を用いて製造される。
【0077】
したがって、この発明によれば、従来よりも低温でTFT30を製造できる。
【0078】
図10は、他のTFTの断面図である。図10を参照して、TFT60は、基板61と、c−Ge膜62と、SiO2膜63と、ソース電極64と、ドレイン電極65と、ゲート電極66とを備える。
【0079】
基板61は、石英からなる。c−Ge膜62は、基板61の一主面上に形成される。SiO2膜63は、c−Ge膜62に接してc−Ge膜62の一部の上に形成される。ソース電極64は、基板61の面内方向におけるSiO2膜63の一方側において、c−Ge膜62に接してc−Ge膜62の一部の上に形成される。ドレイン電極65は、基板61の面内方向におけるSiO2膜63の他方側において、c−Ge膜62に接してc−Ge膜62の一部の上に形成される。ゲート電極66は、SiO2膜63に接してSiO2膜63上に形成される。
【0080】
図11および図12は、それぞれ、図10に示すTFT60の製造方法を示す第1および第2の工程図である。
【0081】
図11を参照して、TFT60の製造が開始されると、基板61の表面が洗浄され(図11の工程(a)参照)、基板61がプラズマ装置600の基板ホルダー63上に設置される。
【0082】
そして、図2の工程(b)における形成条件と同じ形成条件を用いてa−Ge膜70を基板61上に形成する(図11の工程(b)参照)。
【0083】
その後、図2の工程(c)における形成条件と同じ形成条件を用いてSiO2膜71をa−Ge膜70上に形成する(図11の工程(c)参照)。
【0084】
引き続いて、試料をプラズマ装置600から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Pt薄膜72をスパッタリングによりSiO2膜71上に形成する(図11の工程(d)参照)。
【0085】
そして、図2の工程(e)における処理条件と同じ処理条件を用いてPt薄膜72を水素リモートプラズマによって処理する(図11の工程(e)参照)。
【0086】
これによって、c−Ge膜62がa−Ge膜70から形成され、Ptからなる金属ドット73がPt薄膜72から形成される(図12の工程(f)参照)。
【0087】
その後、上述した方法によって金属ドット73を除去する(図12の工程(g)参照)。
【0088】
そして、レジストをスピンコートによってSiO2膜71の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン74を形成する(図12の工程(h)参照)。
【0089】
その後、レジストパターン74をマスクとしてSiO2膜71をエッチングし、SiO2膜63を形成する(図12の工程(i)参照)。
【0090】
そして、ソース電極64、ドレイン電極65およびゲート電極66を形成する(図12の工程(j)参照)。これによって、TFT60が完成する。
【0091】
上述したように、TFT60は、図2の工程(a)〜(f)からなる結晶半導体の製造方法を用いて製造される。
【0092】
したがって、この発明によれば、従来よりも低温でTFT60を製造できる。
【0093】
図13は、さらに他のTFTの断面図である。図13を参照して、TFT80は、基板81と、ゲート電極82と、SiO2膜83,85と、c−Ge膜84と、ソース電極86と、ドレイン電極87とを備える。
【0094】
基板81は、石英からなる。ゲート電極82は、基板81の一主面上に形成される。SiO2膜83は、ゲート電極82を覆うように基板81上に形成される。c−Ge膜84は、SiO2膜83に接してSiO2膜83上に形成される。
【0095】
SiO2膜85は、c−Ge膜84に接してc−Ge膜84上に形成される。ソース電極86は、SiO2膜85を貫通してc−Ge膜84に接するように形成される。ドレイン電極87は、SiO2膜85を貫通してc−Ge膜84に接するように形成される。
【0096】
なお、TFT80は、所謂、ボトムゲート型のTFTである。
【0097】
図14から図16は、それぞれ、図13に示すTFT80の製造方法を示す第1から第3の工程図である。
【0098】
図14を参照して、TFT80の製造が開始されると、基板81の表面が洗浄され(図14の工程(a)参照)、基板81がスパッタ装置にセットされる。
【0099】
そして、Al膜90がスパッタリングによって基板81の一主面上に形成される(図14の工程(b)参照)。
【0100】
その後、レジストをスピンコートによってAl膜90の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン91を形成する(図14の工程(c)参照)。
【0101】
そして、レジストパターン91をマスクとしてAl膜90をエッチングし、ゲート電極82を形成する(図14の工程(d)参照)。
【0102】
その後、試料をプラズマ装置600の基板ホルダー630上に設置し、図2の工程(c)における形成条件と同じ形成条件を用いて、ゲート電極82を覆うようにSiO2膜83を基板81上に形成する(図14の工程(e)参照)。
【0103】
引き続いて、図2の工程(b)における形成条件と同じ形成条件を用いて、a−Ge膜93をSiO2膜83上に形成する(図14の工程(f)参照)。
【0104】
図15を参照して、工程(f)の後、図2の工程(c)における形成条件と同じ形成条件を用いて、SiO2膜94をa−Ge膜93上に形成する(図15の工程(g)参照)。
【0105】
そして、試料をプラズマ装置600から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Pt薄膜95をスパッタリングによってSiO2膜94上に形成する(図15の(h)参照)。
【0106】
その後、試料をプラズマ装置600の基板ホルダー630上に設置する。そして、図2の工程(e)における処理条件と同じ処理条件を用いてPt薄膜95を水素リモートプラズマによって処理する(図15の工程(i)参照)。
【0107】
その結果、c−Ge膜84がa−Ge膜93から形成され、Ptからなる金属ドット96がPt薄膜95から形成される(図15の工程(j)参照)。
【0108】
図16を参照して、工程(j)の後、上述した方法によって金属ドット96が除去される(図16の工程(k)参照)。
【0109】
その後、レジストをスピンコートによって試料の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン97を形成する(図16の工程(l)参照)。
【0110】
そして、レジストパターン97をマスクとしてSiO2膜94をエッチングし、c−Ge膜84に至るスルーホール98,99を形成する(図16の工程(m)参照)。
【0111】
これによって、SiO2膜94は、SiO2膜85になる。
【0112】
工程(m)の後、c−Ge膜84に接続されるようにスルーホール98を介してAlをスパッタリングにより形成し、c−Ge膜84に接続されるようにスルーホール99を介してAlをスパッタリングにより形成する。これによって、ソース電極86およびドレイン電極87が形成される(図16の工程(n)参照)。そして、TFT80が完成する。
【0113】
上述したように、TFT80は、図2の工程(a)〜(f)からなる結晶半導体の製造方法を用いて製造される。
【0114】
したがって、この発明によれば、従来よりも低温でTFT80を製造できる。
【0115】
図17は、金属ドットを用いた半導体メモリの断面図である。図17を参照して、半導体メモリ100は、基板101と、c−Ge膜102と、ソース電極103と、ドレイン電極104と、ゲート電極105と、SiO2膜106と、サイドウォール107と、フローティングゲート110とを備える。
【0116】
基板101は、石英からなる。c−Ge膜102は、基板101の一主面上に形成される。SiO2膜106は、c−Ge膜102に接してc−Ge膜102上に形成される。
【0117】
ソース電極103は、Alからなり、基板101の面内方向におけるSiO2膜106の一方側において、c−Ge膜102に接してc−Ge膜102上に形成される。ドレイン電極104は、Alからなり、基板101の面内方向におけるSiO2膜106の他方側において、c−Ge膜102に接してc−Ge膜102上に形成される。
【0118】
フローティングゲート100は、SiO2膜106とゲート電極105とに接してSiO2膜106とゲート電極105との間に形成される。そして、フローティングゲート100は、金属ドット111と、高誘電率絶縁膜112とからなる。
【0119】
金属ドット111は、Ptドットからなり、SiO2膜106に接してSiO2膜106上に形成される。
【0120】
高誘電率絶縁膜112は、複数の金属ドット111を覆うように形成される。そして、高誘電率絶縁膜112は、タンタル酸化膜(Ta酸化膜)またはジルコニウム酸化膜(Zr酸化膜)からなる。
【0121】
なお、高誘電率絶縁膜112としてTa酸化膜またはZr酸化膜を用いるのは、次の理由による。データ通信に広く使われている赤外域の光で電子を励起し、量子ドットへ注入することが可能となり、高速通信ネットワークから半導体メモリ100を用いて作成した集積回路からのデータ出力が実現できるからである。
【0122】
ゲート電極105は、Alからなり、フローティングゲート110に接してフローティングゲート110上に形成される。
【0123】
サイドウォール107は、シリコン酸化膜を含む絶縁膜からなり、フローティングゲート110およびゲート電極105を両側から挟むようにSiO2膜106上に形成される。
【0124】
半導体メモリ100においては、フローティングゲート100は、電荷蓄積ノードとして機能し、情報を記憶する。
【0125】
図18から図21は、それぞれ、図17に示す半導体メモリ100の製造方法を示す第1から第4の工程図である。
【0126】
図18を参照して、半導体メモリ100の製造が開始されると、基板101の表面が洗浄され(図18の工程(a)参照)、基板101がプラズマ装置600の基板ホルダー63上に設置される。
【0127】
そして、図2の工程(b)における形成条件と同じ形成条件を用いてa−Ge膜120を基板101上に形成する(図18の工程(b)参照)。
【0128】
その後、図2の工程(c)における形成条件と同じ形成条件を用いてSiO2膜121をa−Ge膜120上に形成する(図18の工程(c)参照)。
【0129】
引き続いて、試料をプラズマ装置600から取り出し、その取り出した試料をスパッタ装置にセットする。そして、Pt薄膜122をスパッタリングによりSiO2膜121上に形成する(図18の工程(d)参照)。
【0130】
そして、図2の工程(e)における処理条件と同じ処理条件を用いてPt薄膜122を水素リモートプラズマによって処理する(図18の工程(e)参照)。
【0131】
これによって、c−Ge膜102がa−Ge膜120から形成され、Ptからなる金属ドット123がPt薄膜122から形成される(図19の工程(f)参照)。
【0132】
その後、Ta酸化膜)またはZr酸化膜からなる高誘電率絶縁膜124が金属ドット123を覆うように形成される(図19の工程(g)参照)。
【0133】
引き続いて、Al薄膜125がスパッタリングによって高誘電率絶縁膜124上に形成される(図19の工程(h)参照)。
【0134】
そして、レジストをスピンコートによってAl薄膜125の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン126を形成する(図19の工程(i)参照)。
【0135】
図20を参照して、工程(i)の後、レジストパターン126をマスクとしてAl薄膜125、高誘電率絶縁膜124、金属ドット123およびSiO2膜121をエッチングする(図20の工程(j)参照)。これによって、SiO2膜121は、SiO2膜106になり、高誘電率絶縁膜124は、高誘電率絶縁膜127になり、Al薄膜125は、Al薄膜128になる。
【0136】
その後、レジストをスピンコートによって塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン129を形成する(図20の工程(k)参照)。
【0137】
そして、レジストパターン129をマスクとしてAl薄膜128、高誘電率絶縁膜127および金属ドット123をエッチングする(図20の工程(l)参照)。
【0138】
これによって、ゲート電極105およびフローティングゲート110が形成される。
【0139】
図21を参照して、工程(l)の後、ゲート電極105およびフローティングゲート110を挟むようにサイドウォール107を形成し(図21の工程(m)参照)、その後、ソース電極103およびドレイン電極104をc−Ge膜102に接してc−Ge膜102上に形成する(図21の工程(n)参照)。
【0140】
これによって、半導体メモリ100が完成する。
【0141】
上述したように、半導体メモリ100は、図2の工程(a)〜(f)からなる結晶半導体の製造方法を用いて製造される。
【0142】
したがって、この発明によれば、従来よりも低温で半導体メモリ100を製造できる。
【0143】
また、半導体メモリ100においては、Si量子ドットに比べ電子系に対する深いポテンシャル井戸が実現できる金属ドットに電子を注入することにより、注入された電子は、金属ドット内に安定して蓄積可能となり、電子を放出しにくくなる。その結果、SiO2膜106の薄膜化による書き込み・消去時間の低減が改善できるため、多値記憶動作を安定かつ高速に実現可能となる。
【0144】
上述した図2に示す工程(a)〜(f)からなる結晶半導体の製造方法においては、a−Ge膜2上にSiO2膜3を形成してc−Ge膜5を製造すると説明したが、この発明の実施の形態においては、これに限らず、a−Ge膜2上にGeO2膜またはSi3N4膜を形成して工程(a)〜(f)に従ってc−Ge膜5を製造してもよい。
【0145】
a−Ge膜2上にGeO2膜を形成する場合、プラズマ装置600においては、GeH4ガスおよびO2ガスが配管650から石英管610内に供給される。
【0146】
また、a−Ge膜2上にSi3N4膜を形成する場合、プラズマ装置600においては、SiH4ガスおよびNH3ガスが配管650から石英管610内に供給される。
【0147】
また、上述した図2に示す工程(a)〜(f)からなる結晶半導体の製造方法においては、Pt薄膜4をSiO2膜3上に形成してc−Ge膜5を製造すると説明したが、この発明の実施の形態においては、これに限らず、SiO2膜3上にコバルト(Co)薄膜、ニッケル(Ni)薄膜、およびパラジウム(Pd)薄膜のいずれかを形成して工程(a)〜(f)に従ってc−Ge膜5を製造してもよい。
【0148】
Co薄膜、Ni薄膜およびPd薄膜の各々を水素リモートプラズマによって処理した場合も、Pt薄膜4を水素リモートプラズマによって処理した場合と同様に、Co薄膜、Ni薄膜およびPd薄膜の温度が520℃程度の温度(=Geの結晶化温度以上の温度)に上昇する。
【0149】
したがって、Co薄膜、Ni薄膜およびPd薄膜のいずれかをSiO2膜3上に形成してCo薄膜、Ni薄膜およびPd薄膜のいずれかを水素リモートプラズマによって処理することによりa−Ge膜2を結晶化してc−Ge膜5を製造できる。
【0150】
さらに、上述した図2に示す工程(a)〜(f)からなる結晶半導体の製造方法においては、a−Ge膜2を結晶化する場合について説明したが、この発明の実施の形態においては、これに限らず、工程(a)〜(f)に従ってa−Si膜およびa−SiGe膜を結晶化して結晶半導体を製造してもよい。この場合、プラズマ装置600における高周波電力、圧力およびアンテナ670と基板ホルダー630との距離を制御してPt薄膜、Co薄膜、Ni薄膜およびPd薄膜の温度が結晶化温度よりも高くなるようにする。たとえば、高周波電力を高くすることによってPt薄膜、Co薄膜、Ni薄膜およびPd薄膜の温度を結晶化温度よりも高くする。また、圧力を高くすることによってPt薄膜、Co薄膜、Ni薄膜およびPd薄膜の温度を結晶化温度よりも高くする。さらに、アンテナ670と基板ホルダー630との距離を短くすることによってPt薄膜、Co薄膜、Ni薄膜およびPd薄膜の温度を結晶化温度よりも高くする。
【0151】
さらに、上述した図2に示す工程(a)〜(f)からなる結晶半導体の製造方法においては、石英からなる基板1を用いると説明したが、この発明の実施の形態においては、これに限らず、有機材料からなる基板およびフレキシブルフィルムからなる基板等を用いてもよく、一般的には、半導体材料と異なる材料からなる異種基板を用いてもよい。
【0152】
図22は、この発明の実施の形態による結晶半導体の製造方法を示すフローチャートである。
【0153】
上述したように、図2に示す結晶半導体の製造方法においては、各種の変更が可能であるので、この発明の実施の形態による結晶半導体の製造方法は、一般的には、図22に示すフローチャートからなる。
【0154】
図22を参照して、結晶半導体の製造が開始されると、異種基板上に非晶質半導体を形成する(ステップS1)。
【0155】
そして、非晶質半導体上に絶縁膜(SiO2,GeO2,Si3N4等)を形成する(ステップS2)。
【0156】
その後、水素リモートプラズマに曝されると、非晶質半導体の結晶化温度よりも温度が上昇する金属材料(=Pt,Co,Ni,Pd)からなる金属薄膜を絶縁膜上に形成する(ステップS3)。
【0157】
そして、金属薄膜を水素リモートプラズマによって処理する(ステップS4)。これによって、結晶半導体を製造する動作が終了する。
【0158】
金属薄膜を水素リモートプラズマによって処理する場合、処理温度は、室温であるので、従来の結晶半導体の製造方法に比べ、低温で結晶半導体を製造できる。
【0159】
なお、結晶半導体を製造する場合に、GeO2膜またはSi3N4膜を用いた場合、上述したTFT30,60,80は、ゲート絶縁膜としてGeO2膜またはSi3N4膜を備え、半導体メモリ100は、金属ドット111の下地の絶縁膜としてGeO2膜またはSi3N4膜を備える。
【0160】
また、上述したTFT30,60,80においては、水素リモートプラズマ処理によって生成された複数の金属ドットが基板の面内方向において相互に連結されている場合、複数の金属ドットをゲート電極として用いてもよい。
【0161】
さらに、TFTをマトリックス状に作製するには、Pt薄膜4をマトリックス状に形成し、そのマトリックス状に形成したPt薄膜4を水素リモートプラズマによって処理すればよい。
【0162】
さらに、上記においては、a−Ge膜およびSiO2膜を形成するプラズマ装置と、水素リモートプラズマ処理を行なうプラズマ装置とは、同じプラズマ装置600であると説明したが、この発明の実施の形態においては、これに限らず、a−Ge膜およびSiO2膜をプラズマ装置600と異なるプラズマ装置によって形成してもよい。
【0163】
さらに、Pt薄膜4の代わりにNi薄膜を用いてa−Ge膜44,70,93,120を結晶化してTFT30,60,80または半導体メモリ100を作製する場合、Niからなる金属ドットは、塩酸系の薬液に溶融するので、Niからなる金属ドットだけを塩酸系の薬液で除去する。
【0164】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0165】
この発明は、低温で結晶半導体を形成可能な結晶半導体の製造方法に適用される。また、この発明は、低温で結晶半導体を形成可能な結晶半導体の製造方法を用いた半導体素子の製造方法に適用される。
【符号の説明】
【0166】
1 基板、2 a−Ge膜、3 SiO2膜、4 Pt薄膜。
【特許請求の範囲】
【請求項1】
半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第1の工程と、
前記非晶質半導体上に絶縁膜を形成する第2の工程と、
水素リモートプラズマに曝されると前記非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を前記絶縁膜上に形成する第3の工程と、
前記金属薄膜を室温で前記水素リモートプラズマによって処理する第4の工程とを備える結晶半導体の製造方法。
【請求項2】
前記第3の工程において形成された前記金属薄膜は、前記水素リモートプラズマによる処理によって前記異種基板の面内方向に繋がった複数の金属ドットが形成される膜厚を有する、請求項1に記載の結晶半導体の製造方法。
【請求項3】
前記第1の工程において、アモルファスゲルマニウムが前記異種基板上に形成され、
前記第2の工程において、酸化シリコン膜または酸化ゲルマニウム膜が形成され、
前記第3の工程において、白金、ニッケル、コバルトおよびパラジウムのいずれかからなる金属薄膜が形成される、請求項2に記載の結晶半導体の製造方法。
【請求項4】
前記第2の工程において、前記酸化シリコン膜が形成され、
前記第3の工程において、前記白金からなる金属薄膜が形成される、請求項3に記載の結晶半導体の製造方法。
【請求項5】
半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第1の工程と、
前記非晶質半導体上に第1の絶縁膜を形成する第2の工程と、
水素リモートプラズマに曝されると前記非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を前記第1の絶縁膜上に形成する第3の工程と、
前記金属薄膜を室温で前記水素リモートプラズマによって処理する第4の工程と、
前記水素リモートプラズマによる処理によって結晶化された結晶半導体に接して第1および第2の電極を形成する第5の工程とを備える半導体素子の製造方法。
【請求項6】
前記水素リモートプラズマによる処理によって形成された前記金属材料からなる金属ドットを除去する第6の工程と、
前記第1の絶縁膜上に第3の電極を形成する第7の工程とをさらに備え、
前記第5の工程は、前記第6の工程の後に実行される、請求項5に記載の半導体素子の製造方法。
【請求項7】
前記水素リモートプラズマによる処理によって形成された前記金属材料からなる金属ドットを覆うように第2の絶縁膜を形成する第6の工程と、
前記第2の絶縁膜上に第3の電極を形成する第7の工程とをさらに備える、請求項5に記載の半導体素子の製造方法。
【請求項1】
半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第1の工程と、
前記非晶質半導体上に絶縁膜を形成する第2の工程と、
水素リモートプラズマに曝されると前記非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を前記絶縁膜上に形成する第3の工程と、
前記金属薄膜を室温で前記水素リモートプラズマによって処理する第4の工程とを備える結晶半導体の製造方法。
【請求項2】
前記第3の工程において形成された前記金属薄膜は、前記水素リモートプラズマによる処理によって前記異種基板の面内方向に繋がった複数の金属ドットが形成される膜厚を有する、請求項1に記載の結晶半導体の製造方法。
【請求項3】
前記第1の工程において、アモルファスゲルマニウムが前記異種基板上に形成され、
前記第2の工程において、酸化シリコン膜または酸化ゲルマニウム膜が形成され、
前記第3の工程において、白金、ニッケル、コバルトおよびパラジウムのいずれかからなる金属薄膜が形成される、請求項2に記載の結晶半導体の製造方法。
【請求項4】
前記第2の工程において、前記酸化シリコン膜が形成され、
前記第3の工程において、前記白金からなる金属薄膜が形成される、請求項3に記載の結晶半導体の製造方法。
【請求項5】
半導体材料と異なる材料からなる異種基板上に非晶質半導体を形成する第1の工程と、
前記非晶質半導体上に第1の絶縁膜を形成する第2の工程と、
水素リモートプラズマに曝されると前記非晶質半導体の結晶化温度よりも温度が上昇する金属材料からなる金属薄膜を前記第1の絶縁膜上に形成する第3の工程と、
前記金属薄膜を室温で前記水素リモートプラズマによって処理する第4の工程と、
前記水素リモートプラズマによる処理によって結晶化された結晶半導体に接して第1および第2の電極を形成する第5の工程とを備える半導体素子の製造方法。
【請求項6】
前記水素リモートプラズマによる処理によって形成された前記金属材料からなる金属ドットを除去する第6の工程と、
前記第1の絶縁膜上に第3の電極を形成する第7の工程とをさらに備え、
前記第5の工程は、前記第6の工程の後に実行される、請求項5に記載の半導体素子の製造方法。
【請求項7】
前記水素リモートプラズマによる処理によって形成された前記金属材料からなる金属ドットを覆うように第2の絶縁膜を形成する第6の工程と、
前記第2の絶縁膜上に第3の電極を形成する第7の工程とをさらに備える、請求項5に記載の半導体素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2010−232401(P2010−232401A)
【公開日】平成22年10月14日(2010.10.14)
【国際特許分類】
【出願番号】特願2009−77922(P2009−77922)
【出願日】平成21年3月27日(2009.3.27)
【出願人】(504136568)国立大学法人広島大学 (924)
【Fターム(参考)】
【公開日】平成22年10月14日(2010.10.14)
【国際特許分類】
【出願日】平成21年3月27日(2009.3.27)
【出願人】(504136568)国立大学法人広島大学 (924)
【Fターム(参考)】
[ Back to top ]