炭化シリコン膜の製造方法
【課題】緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜１４を形成する工程と、シリコン膜１４を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、を有することを特徴とする。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜１４を形成する工程と、シリコン膜１４を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化シリコン膜の製造方法に関するものである。
【背景技術】
【０００２】
近年、整流素子やインバータ等の高耐圧パワーデバイスのワイドバンドギャップ半導体材料として、炭化シリコンが注目されている。炭化シリコンは、絶縁破壊電界が強く高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れるという特性を有している。このような特性を有する炭化シリコンは、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）の材料としても期待されている。
【０００３】
炭化シリコンの製造方法としては、炭化シリコン種結晶を用いた昇華再結晶法や、ＣＶＤ法がある。昇華再結晶法では、１７００℃近辺の超高温処理が必要であるので、低コストで効率よく炭化シリコン膜を製造することや大口径化に対応することが難しい。また、酸化シリコン膜上にＣＶＤ法で炭化シリコン膜を製造すると、変成された炭化シリコン膜が局所的に核成長を起こして粒塊となり、表面状態が荒れた疎な炭化シリコン膜となってしまう。疎な炭化シリコン膜であると、この膜を用いて構造体を形成することや、この膜上に多種材料の積層構造を形成することが困難であり、良好なＭＥＭＳを製造することが難しくなる。
【０００４】
このような問題点を解決するための技術が各種検討されており、例えば特許文献1及び２では、炭化シリコンを製造する方法として、ＳＯＩ基板を用いる方法が開示されている。この方法は、ＳＯＩ基板を収容した成膜室内に、水素ガスと炭化水素ガスの混合ガスを供給しつつ、ＳＯＩ基板を加熱処理することにより、ＳＯＩ基板表面の単結晶シリコン層を単結晶炭化シリコン膜に変成する方法である。また、特許文献３では、スマートカット法（登録商標）等の転写技術を用いて、表面に酸化シリコン膜を形成した支持基板上に、単結晶炭化シリコン膜を転写することでＳｉＣＯＩ基板を製造する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３６３７５１号公報
【特許文献２】特開２００３−２２４２４８号公報
【特許文献３】特開２００５−５３７６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１〜３の技術にあっては、炭化シリコン膜を効率よく製造することができると考えられるが、以下のように問題点もある。
特許文献１及び２では、単結晶シリコン層が緻密な結晶構造であるので、これを良好に炭化するためには単結晶シリコン層を数ｎｍの膜厚に薄膜化する必要がある。炭化されていない単結晶シリコンが残留していると、単結晶シリコン層と炭化シリコン膜の物性値（例えば格子定数や熱膨張係数）の違いにより炭化シリコン結晶中に欠陥が発生するからである。単結晶シリコン層を数ｎｍの膜厚に高精度に薄膜化することが難しいので、得られる炭化シリコン膜の膜厚制御が困難である。また、特許文献３では、炭化シリコン膜を転写する基板として単結晶炭化シリコン基板を用いるため、コストが高く、大口径化に対応することが困難である。
【０００７】
本発明はこのような事情に鑑みてなされたものであって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明の炭化シリコン膜の製造方法は、基板上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成する工程と、前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、を有することを特徴とする。
この製造方法によれば、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜の膜厚に応じた膜厚の炭化シリコン膜が得られる。シリコン膜を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜を容易に製造することができる。また、アモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてシリコン膜に炭素を均一に拡散させることができ、シリコン膜を均一かつ良好に炭化することができる。このため、シリコン膜の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がシリコン膜と炭化シリコン膜とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
【０００９】
本製造方法においては、前記炭化シリコン膜を形成する工程の前に、前記基板上に酸化シリコン膜を形成する工程を有していてもよい。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、酸化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、酸化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００１０】
本製造方法においては、前記炭化シリコン膜を形成する工程の前に、前記基板上に窒化シリコン膜を形成する工程を有していてもよい。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、窒化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、窒化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００１１】
本製造方法においては、前記基板がシリコンからなり、前記炭化シリコン膜を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炭化シリコン膜を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜の結晶性を良好にすることができる。
【００１２】
本製造方法においては、前記基板がシリコンもしくは石英からなり、前記炭化シリコン膜を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炉アニールにより多数の基板を一括して熱処理することができるので、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することができる。したがって、一括して炭化処理する基板の数を増やすほど基板一枚当たりの炭化シリコン膜の成膜時間を短くすることができ、製造効率を高めることができる。
【００１３】
本製造方法においては、前記シリコン膜をＣＶＤ法を用いて形成してもよい。
この製造方法によれば、シリコン膜を形成する工程における成膜温度を低く設定することにより、シリコン膜の結晶性を低下させることができ、容易にアモルファスシリコンとポリシリコンとの少なくとも一方を含んだシリコン膜を形成することができる。また、ＣＶＤ法によれば高精度な膜厚のシリコン膜を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜を製造することが可能となる。
【００１４】
本製造方法においては、前記シリコン膜の膜厚を１００ｎｍ以下にすることが望ましい。
本願発明者は、シリコン膜の膜厚を１００ｎｍ以下にすることで、炭化処理でシリコン膜をほとんど残留させずに炭化シリコン膜に変成できることを見出した。この製造方法によれば、炭化されずに残留したシリコン膜と炭化シリコン膜とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜の結晶欠陥が生じることがない。したがって、炭化シリコン膜の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜を製造することが可能となる。
【００１５】
本製造方法においては、前記炭化シリコン膜を形成した後に、前記炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて厚膜化する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質のシード層が形成されるので、このように炭化された膜をシード層として炭化シリコンをエピタキシャル成長させると、緻密で均一な膜質の炭化シリコン膜を製造することができる。したがって、緻密で均一な膜質であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。
【００１６】
本製造方法においては、前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態における半導体基板の構成を示す模式図である。
【図２】本発明の第１実施形態における半導体基板の製造工程を示す図である。
【図３】図２に続く半導体基板の製造工程を示す図である。
【図４】本発明の第２実施形態における半導体基板の構成を示す模式図である。
【図５】本発明の第２実施形態における半導体基板の製造工程を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態における炭化シリコン膜１３を有する半導体基板１０の構成を模式的に示す図である。図１に示すように、半導体基板１０は、シリコンからなる基板（シリコン基板）１１と、酸化シリコン膜１２と、炭化シリコン膜１３と、を備えて構成されている。
【００２０】
シリコン基板１１は、酸化シリコン膜１２及び炭化シリコン膜１３の下地となる基板である。このシリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）やＦＺ法（フローティングゾーン法）を用いて形成されたシリコンインゴットをスライス、研磨して形成される。
【００２１】
炭化シリコン膜１３は、図２に示すアモルファスシリコンを含むシリコン膜１４（以下、アモルファスシリコン膜という。）を炭化して形成されている。炭化シリコン膜１３は、エピタキシャル成長によって厚膜化されて形成されている。炭化シリコン膜１３は、バンドギャップ値が高く、絶縁破壊電界が強いので高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れている。このため、半導体基板１０を用いると、良好な高耐圧パワーデバイスや良好なＭＥＭＳを製造することが可能である。
【００２２】
酸化シリコン膜１２は、シリコン基板１１と炭化シリコン膜１３との間に形成されている。酸化シリコンの膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚である。酸化シリコン膜１２によって、シリコン基板１１と炭化シリコン膜１３とが当接しないようになっている。酸化シリコン膜１２は、シリコン基板１１と炭化シリコン膜１３との格子定数や熱膨張係数の違いを緩和する緩衝層として機能する。
【００２３】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜１３を有する半導体基板１０の製造方法を説明する。図２及び図３は、半導体基板１０の製造工程を順を追って示す工程図である。本実施形態では、シリコン基板１１上に、酸化シリコン膜１２を介して炭化シリコン膜１３を形成し、この炭化シリコン膜１３をエピタキシャル成長させて厚膜化する。半導体基板１０を製造する際は、先ず、図２（ａ）に示すように、従来と同様の手法により製造されたシリコン基板１１を用意する。次に、図２（ｂ）に示すように、シリコン基板１１の表層を熱酸化する。これにより、図２（ｃ）に示すように、シリコン基板１１の表層に酸化シリコン膜１２が形成される。酸化シリコン膜の膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚にする。
【００２４】
次に、図２（ｄ）に示すように、酸化シリコン膜１２上に、アモルファスシリコン膜１４をＣＶＤ法を用いて形成する。ＣＶＤ法において基板温度を低くするほど、得られる膜の結晶性が低くなり、アモルファスのシリコン膜が得られる。ＣＶＤ法によれば、高精度な膜厚のアモルファスシリコン膜１４を形成することができる。
【００２５】
本実施形態では、アモルファスシリコン膜の膜厚（シリコン膜の膜厚）Ｔ２を、３０ｎｍ程度にする。これにより、炭化されずに残留したアモルファスシリコン膜１４と炭化シリコン膜１３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜１３の結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でアモルファスシリコン膜１４をほとんど残留させずに炭化シリコン膜１３に変成できることを見出したことによる。
【００２６】
次に、図３（ａ）に示すように、アモルファスシリコン膜１４を炭化処理する。これにより、図３（ｂ）に示すように、酸化シリコン膜１２上に炭化シリコン膜１３のシード層１３ａが形成される。アモルファスシリコン膜１４の炭化処理は、赤外線加熱方式のランプアニール装置を用いて行う。炭化処理は、例えば、プロパンガス（Ｃ３Ｈ８）等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度８００〜１４００℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板裏面から基板温度をモニタリングを行い、基板温度１１６０℃、処理時間６０秒の条件で行う。ランプアニール装置により加熱すれば、シード層１３ａを形成する際の基板温度の昇温レートを高くすることができ、シリコン基板１１に比べてアモルファスシリコン膜１４を高温にすることができるので、シード層１３ａの結晶性を良好にすることができる。
【００２７】
また、アモルファスシリコン膜１４は非結晶であるので、アモルファスシリコン膜１４中に炭素を単結晶からなる膜よりも均一に拡散させることができる。また、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下（ここでは３０ｎｍ）にしているので、アモルファスシリコン膜１４中に炭素を行き渡らせることができ、アモルファスシリコン膜１４をほぼ完全に炭化することができる。以上のように、アモルファスシリコン膜１４が高精度な膜厚に形成されるので、所望の膜厚のシード層１３ａが得られる。また、アモルファスシリコン膜１４を良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質のシード層１３ａが得られる。
【００２８】
次に、図３（ｃ）に示すように、シード層１３ａ上に炭化シリコンをエピタキシャル成長させてエピタキシャル層１３ｂを形成する。エピタキシャル成長は、例えば、水素ガスと炭化ケイ素ガスとからなる混合ガスの雰囲気下、処理温度５００〜１５００℃の条件で行うとよい。これにより、シード層１３ａ上に前記混合ガス中の炭化シリコンを結晶化させることができ、シード層１３ａの結晶構造にならったエピタキシャル層１３ｂを形成することができる。これにより、シード層１３ａとエピタキシャル層１３ｂとを有する炭化シリコン膜１３が得られる。シード層１３ａが緻密で均一な膜質になっているので、これに基づいて炭化シリコンをエピタキシャル成長させたエピタキシャル層１３ｂも緻密で均一な膜質になっている。以上の工程により、本実施形態の炭化シリコン膜１３を有する半導体基板１０を製造することができる。
【００２９】
本実施形態の炭化シリコン膜１３の製造方法によれば、アモルファスシリコン膜の膜厚Ｔ２に応じた膜厚の炭化シリコン膜１３ａが得られる。アモルファスシリコン膜１４を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜１３ａを容易に製造することができる。また、アモルファスシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてアモルファスシリコン膜１４に炭素を均一に拡散させることができ、アモルファスシリコン膜１４を均一かつ良好に炭化することができる。このため、アモルファスシリコン膜１４の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がアモルファスシリコン膜１４と炭化シリコン膜１３とで異なることにより結晶欠陥を生じることが防止される。また、単結晶シリコン膜よりも膜厚が厚いアモルファスシリコン膜１４を採用することができ、膜厚誤差を相対的に小さくすることができる。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜１３を得ることができる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いるシリコン基板１１の口径まで大口径化に対応することが可能である。
【００３０】
また、本製造方法によれば、炭化シリコン膜１３を形成する工程の前に、シリコン基板１１上に酸化シリコン膜１２を形成する工程を有しているので、炭化シリコン膜１３がシリコン基板１１と当接しなくなり、酸化シリコン膜１２をシリコン基板１１と炭化シリコン膜１３との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜１３の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜１３を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜１３に素子を形成してデバイスを製造すると、酸化シリコン膜１２を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００３１】
また、本製造方法によれば、シリコン基板１１を下地基板に用いて、炭化シリコン膜１３ａを形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行っている。これにより、炭化シリコン膜１３ａを形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜１３ａの結晶性を良好にすることができる。
【００３２】
また、本製造方法によれば、アモルファスシリコン膜１４をＣＶＤ法を用いて形成しているので、アモルファスシリコン膜１４を形成する工程における成膜温度を低く設定することにより、アモルファスシリコン膜１４の結晶性を低下させることができ、容易にアモルファスシリコン膜１４を形成することができる。また、ＣＶＤ法によれば高精度な膜厚のアモルファスシリコン膜１４を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜１３ａを製造することが可能となる。
【００３３】
また、本製造方法によれば、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にしているので、炭化されずに残留したアモルファスシリコン膜１４と炭化シリコン膜１３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜１３の結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でアモルファスシリコン膜１４をほとんど残留させずに炭化シリコン膜１３に変成できることを見出したことによる。したがって、炭化シリコン膜１３の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜１３を製造することが可能となる。
【００３４】
また、本製造方法によれば、緻密で均一な膜質のシード層１３ａが形成されるので、このように炭化された膜をシード層１３ａとして炭化シリコンをエピタキシャル成長させると、緻密で均一な膜質の炭化シリコン膜１３を製造することができる。したがって、緻密で均一な膜質であり、しかも所望の膜厚の炭化シリコン膜１３を得ることができる。
【００３５】
なお、本実施形態に係る炭化シリコン膜１３を形成する工程は、ランプアニールによる熱処理を用いて行っているが、これに限らない。例えば、炭化シリコン膜１３を形成する工程は、レーザーアニールや炉アニールによる熱処理を用いて行ってもよい。
【００３６】
なお、本製造方法では、炭化シリコン膜を形成する工程の前に、酸化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成しているが、これに限らない。例えば、窒化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成してもよい。
【００３７】
（第２実施形態)
次に、本発明の第２実施形態に係る炭化シリコン膜２３を有する半導体基板２０の構成について、図４を用いて説明する。図４は、本発明の第２実施形態における炭化シリコン膜２３を有する半導体基板２０の構成を模式的に示す図である。図４に示すように、半導体基板２０は、石英からなる基板（石英基板）２１と、炭化シリコン膜２３と、を備えて構成されている。本実施形態の半導体基板２０は、基板２１が石英からなる点、緩衝層を有していない点、炭化シリコン膜２３が図５に示すポリシリコンを含むシリコン膜２４（以下、ポリシリコン膜という。）を炭化して形成されている点、で上述の第１実施形態で説明した半導体基板１０と異なっている。
【００３８】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜２３を有する半導体基板２０の製造方法について、図５を用いて説明する。本実施形態では、石英基板２１上に炭化シリコン膜２３を形成し、この炭化シリコン膜２３をエピタキシャル成長させて厚膜化する。半導体基板２０を製造するには、先ず、図５（ａ）に示すように、従来と同様の手法により製造された石英基板２１を用意する。
【００３９】
次に、図５（ｂ）に示すように、石英基板２１上に、アモルファスシリコン膜１４を熱アニールやレーザーアニールを用いて結晶化してポリシリコン膜２４を形成する。このように、ポリシリコンをシリコン膜２４として用いることにより、単結晶シリコンに比べて成膜しやすくなるので、膜厚制御が容易となる。また、ポリシリコンは、単結晶シリコンに比べて結晶構造が粗いので炭化しやすい。
【００４０】
本実施形態では、ポリシリコン膜の膜厚（シリコン膜の膜厚）Ｔ２を、３０ｎｍ程度にする。これにより、炭化されずに残留したポリシリコン膜２４と炭化シリコン膜２３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜２３の結晶欠陥が生じることがない。これは、本願発明者が、ポリシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でポリシリコン膜２４をほとんど残留させずに炭化シリコン膜２３に変成できることを見出したことによる。
【００４１】
次に、図５（ｃ）に示すように、ポリシリコン膜２４を炭化処理する。これにより、図５（ｄ）に示すように、石英基板２１上に炭化シリコン膜２３のシード層２３ａが形成される。ポリシリコン膜２４の炭化処理は、電気炉等を用いた炉アニールで行う。炭化処理は、例えば、Ｃ３Ｈ８等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度８００〜１４００℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板温度１２５０℃、処理時間１５分の条件で行う。炉アニールにより加熱すれば、多数の石英基板２１を一括して熱処理することができるので、多数の石英基板２１上に形成された多数のポリシリコン膜２４を一括して炭化処理することができる。
【００４２】
また、ポリシリコン膜の膜厚Ｔ２を１００ｎｍ以下（ここでは３０ｎｍ）にしているので、ポリシリコン膜２４中に炭素を行き渡らせることができ、ポリシリコン膜２４をほぼ完全に炭化することができる。以上のように、ポリシリコン膜２４が高精度な膜厚に形成されるので、所望の膜厚のシード層２３ａが得られる。また、ポリシリコン膜２４を良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質のシード層２３ａが得られる。
【００４３】
次に、図５（ｅ）に示すように、シード層２３ａ上に炭化シリコンをエピタキシャル成長させてエピタキシャル層２３ｂを形成する。以上の工程により、本実施形態の炭化シリコン膜２３を有する半導体基板２０を製造することができる。
【００４４】
本実施形態の炭化シリコン膜２３の製造方法によれば、ポリシリコン膜の膜厚Ｔ２に応じた膜厚の炭化シリコン膜２３ａが得られる。ポリシリコン膜２４を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜２３ａを容易に製造することができる。また、ポリシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてポリシリコン膜２４に炭素を均一に拡散させることができ、ポリシリコン膜２４を均一かつ良好に炭化することができる。このため、ポリシリコン膜２４の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がポリシリコン膜２４と炭化シリコン膜２３とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜２３を得ることができる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる石英基板２１の口径まで大口径化に対応することが可能である。
【００４５】
また、本製造方法によれば、石英基板２１を下地基板に用いて、炭化シリコン膜２３を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行っている。炉アニールにより多数の石英基板２１を一括して熱処理することができるので、多数の石英基板２１上に形成された多数のポリシリコン膜２４を一括して炭化処理することができる。したがって、一括して炭化処理する石英基板２１の数を増やすほど石英基板２１一枚当たりの炭化シリコン膜２３の成膜時間を短くすることができ、製造効率を高めることができる。
【００４６】
なお、本製造方法では、基板上にシリコン膜を形成する工程と、シリコン膜を炭化処理して炭化シリコン膜を形成する工程と、を経て半導体基板を形成しているが、これに限らない。例えば、炭化シリコン膜を形成する工程の後に、炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。化合物半導体膜の形成材料としては、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、窒化ホウ素（ＢＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）を用いることができる。
【００４７】
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
【００４８】
なお、本製造方法では、基板上に、アモルファスシリコンまたはポリシリコンを含むシリコン膜を形成しているが、これに限らない。例えば、アモルファスシリコン膜とポリシリコン膜との積層膜をシリコン膜として形成してもよい。すなわち、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成すればよい。
【００４９】
なお、本製造方法では、シリコン膜をＣＶＤ法を用いて形成しているが、これに限らない。例えば、シリコン膜をスパッタ法や塗布を用いて形成してもよい。
【００５０】
なお、本製造方法では、シリコン膜の膜厚は３０ｎｍ程度の膜厚にしているが、これに限らず、１００ｎｍ以下にすることができる。これは、本願発明者が、シリコン膜の膜厚を１００ｎｍ以下にすることで、炭化処理工程でシリコンが残留することなく、シリコン膜をすべて炭化シリコン膜に変成できることを見出したことによる。
【００５１】
なお、本製造方法では、炭化シリコン膜を形成した後に、炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させてエピタキシャル層を形成しているが、これに限らず、炭化シリコンをエピタキシャル成長させなくてもよい。
【００５２】
なお、本製造方法では、アモルファスシリコンまたはポリシリコンを含むシリコン膜を炭化処理するときに、処理温度８００〜１４００℃の条件で行っている。これにより、アモルファスシリコンまたはポリシリコンが、再結晶して結晶化が進む。その結果、炭化シリコン膜を、炭化処理前のシリコン膜より結晶性をよくすることができると本願発明者は推測している。
【符号の説明】
【００５３】
１１…シリコン基板（基板）、１２…酸化シリコン膜、１３，２３…炭化シリコン膜、１３ａ，２３ａ…シード層、１４…アモルファスシリコン膜（シリコン膜）、２１…石英基板（基板）、２４…ポリシリコン膜（シリコン膜）、Ｔ２…アモルファスシリコン膜の膜厚、ポリシリコン膜の膜厚（シリコン膜の膜厚）
【技術分野】
【０００１】
本発明は、炭化シリコン膜の製造方法に関するものである。
【背景技術】
【０００２】
近年、整流素子やインバータ等の高耐圧パワーデバイスのワイドバンドギャップ半導体材料として、炭化シリコンが注目されている。炭化シリコンは、絶縁破壊電界が強く高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れるという特性を有している。このような特性を有する炭化シリコンは、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）の材料としても期待されている。
【０００３】
炭化シリコンの製造方法としては、炭化シリコン種結晶を用いた昇華再結晶法や、ＣＶＤ法がある。昇華再結晶法では、１７００℃近辺の超高温処理が必要であるので、低コストで効率よく炭化シリコン膜を製造することや大口径化に対応することが難しい。また、酸化シリコン膜上にＣＶＤ法で炭化シリコン膜を製造すると、変成された炭化シリコン膜が局所的に核成長を起こして粒塊となり、表面状態が荒れた疎な炭化シリコン膜となってしまう。疎な炭化シリコン膜であると、この膜を用いて構造体を形成することや、この膜上に多種材料の積層構造を形成することが困難であり、良好なＭＥＭＳを製造することが難しくなる。
【０００４】
このような問題点を解決するための技術が各種検討されており、例えば特許文献1及び２では、炭化シリコンを製造する方法として、ＳＯＩ基板を用いる方法が開示されている。この方法は、ＳＯＩ基板を収容した成膜室内に、水素ガスと炭化水素ガスの混合ガスを供給しつつ、ＳＯＩ基板を加熱処理することにより、ＳＯＩ基板表面の単結晶シリコン層を単結晶炭化シリコン膜に変成する方法である。また、特許文献３では、スマートカット法（登録商標）等の転写技術を用いて、表面に酸化シリコン膜を形成した支持基板上に、単結晶炭化シリコン膜を転写することでＳｉＣＯＩ基板を製造する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３６３７５１号公報
【特許文献２】特開２００３−２２４２４８号公報
【特許文献３】特開２００５−５３７６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１〜３の技術にあっては、炭化シリコン膜を効率よく製造することができると考えられるが、以下のように問題点もある。
特許文献１及び２では、単結晶シリコン層が緻密な結晶構造であるので、これを良好に炭化するためには単結晶シリコン層を数ｎｍの膜厚に薄膜化する必要がある。炭化されていない単結晶シリコンが残留していると、単結晶シリコン層と炭化シリコン膜の物性値（例えば格子定数や熱膨張係数）の違いにより炭化シリコン結晶中に欠陥が発生するからである。単結晶シリコン層を数ｎｍの膜厚に高精度に薄膜化することが難しいので、得られる炭化シリコン膜の膜厚制御が困難である。また、特許文献３では、炭化シリコン膜を転写する基板として単結晶炭化シリコン基板を用いるため、コストが高く、大口径化に対応することが困難である。
【０００７】
本発明はこのような事情に鑑みてなされたものであって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明の炭化シリコン膜の製造方法は、基板上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成する工程と、前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、を有することを特徴とする。
この製造方法によれば、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜の膜厚に応じた膜厚の炭化シリコン膜が得られる。シリコン膜を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜を容易に製造することができる。また、アモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてシリコン膜に炭素を均一に拡散させることができ、シリコン膜を均一かつ良好に炭化することができる。このため、シリコン膜の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がシリコン膜と炭化シリコン膜とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる基板の口径まで大口径化に対応することが可能である。
【０００９】
本製造方法においては、前記炭化シリコン膜を形成する工程の前に、前記基板上に酸化シリコン膜を形成する工程を有していてもよい。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、酸化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、酸化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００１０】
本製造方法においては、前記炭化シリコン膜を形成する工程の前に、前記基板上に窒化シリコン膜を形成する工程を有していてもよい。
この製造方法によれば、炭化シリコン膜が基板と当接しなくなり、窒化シリコン膜を基板と炭化シリコン膜との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜に素子を形成してデバイスを製造すると、窒化シリコン膜を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００１１】
本製造方法においては、前記基板がシリコンからなり、前記炭化シリコン膜を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炭化シリコン膜を形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜の結晶性を良好にすることができる。
【００１２】
本製造方法においては、前記基板がシリコンもしくは石英からなり、前記炭化シリコン膜を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行ってもよい。
この製造方法によれば、炉アニールにより多数の基板を一括して熱処理することができるので、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することができる。したがって、一括して炭化処理する基板の数を増やすほど基板一枚当たりの炭化シリコン膜の成膜時間を短くすることができ、製造効率を高めることができる。
【００１３】
本製造方法においては、前記シリコン膜をＣＶＤ法を用いて形成してもよい。
この製造方法によれば、シリコン膜を形成する工程における成膜温度を低く設定することにより、シリコン膜の結晶性を低下させることができ、容易にアモルファスシリコンとポリシリコンとの少なくとも一方を含んだシリコン膜を形成することができる。また、ＣＶＤ法によれば高精度な膜厚のシリコン膜を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜を製造することが可能となる。
【００１４】
本製造方法においては、前記シリコン膜の膜厚を１００ｎｍ以下にすることが望ましい。
本願発明者は、シリコン膜の膜厚を１００ｎｍ以下にすることで、炭化処理でシリコン膜をほとんど残留させずに炭化シリコン膜に変成できることを見出した。この製造方法によれば、炭化されずに残留したシリコン膜と炭化シリコン膜とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜の結晶欠陥が生じることがない。したがって、炭化シリコン膜の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜を製造することが可能となる。
【００１５】
本製造方法においては、前記炭化シリコン膜を形成した後に、前記炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて厚膜化する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質のシード層が形成されるので、このように炭化された膜をシード層として炭化シリコンをエピタキシャル成長させると、緻密で均一な膜質の炭化シリコン膜を製造することができる。したがって、緻密で均一な膜質であり、しかも所望の膜厚の炭化シリコン膜を得ることができる。
【００１６】
本製造方法においては、前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態における半導体基板の構成を示す模式図である。
【図２】本発明の第１実施形態における半導体基板の製造工程を示す図である。
【図３】図２に続く半導体基板の製造工程を示す図である。
【図４】本発明の第２実施形態における半導体基板の構成を示す模式図である。
【図５】本発明の第２実施形態における半導体基板の製造工程を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態における炭化シリコン膜１３を有する半導体基板１０の構成を模式的に示す図である。図１に示すように、半導体基板１０は、シリコンからなる基板（シリコン基板）１１と、酸化シリコン膜１２と、炭化シリコン膜１３と、を備えて構成されている。
【００２０】
シリコン基板１１は、酸化シリコン膜１２及び炭化シリコン膜１３の下地となる基板である。このシリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）やＦＺ法（フローティングゾーン法）を用いて形成されたシリコンインゴットをスライス、研磨して形成される。
【００２１】
炭化シリコン膜１３は、図２に示すアモルファスシリコンを含むシリコン膜１４（以下、アモルファスシリコン膜という。）を炭化して形成されている。炭化シリコン膜１３は、エピタキシャル成長によって厚膜化されて形成されている。炭化シリコン膜１３は、バンドギャップ値が高く、絶縁破壊電界が強いので高耐圧とすることができ、さらに機械的強度、耐熱性、化学的安定性に優れている。このため、半導体基板１０を用いると、良好な高耐圧パワーデバイスや良好なＭＥＭＳを製造することが可能である。
【００２２】
酸化シリコン膜１２は、シリコン基板１１と炭化シリコン膜１３との間に形成されている。酸化シリコンの膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚である。酸化シリコン膜１２によって、シリコン基板１１と炭化シリコン膜１３とが当接しないようになっている。酸化シリコン膜１２は、シリコン基板１１と炭化シリコン膜１３との格子定数や熱膨張係数の違いを緩和する緩衝層として機能する。
【００２３】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜１３を有する半導体基板１０の製造方法を説明する。図２及び図３は、半導体基板１０の製造工程を順を追って示す工程図である。本実施形態では、シリコン基板１１上に、酸化シリコン膜１２を介して炭化シリコン膜１３を形成し、この炭化シリコン膜１３をエピタキシャル成長させて厚膜化する。半導体基板１０を製造する際は、先ず、図２（ａ）に示すように、従来と同様の手法により製造されたシリコン基板１１を用意する。次に、図２（ｂ）に示すように、シリコン基板１１の表層を熱酸化する。これにより、図２（ｃ）に示すように、シリコン基板１１の表層に酸化シリコン膜１２が形成される。酸化シリコン膜の膜厚Ｔ１は、例えば１００ｎｍ程度の膜厚にする。
【００２４】
次に、図２（ｄ）に示すように、酸化シリコン膜１２上に、アモルファスシリコン膜１４をＣＶＤ法を用いて形成する。ＣＶＤ法において基板温度を低くするほど、得られる膜の結晶性が低くなり、アモルファスのシリコン膜が得られる。ＣＶＤ法によれば、高精度な膜厚のアモルファスシリコン膜１４を形成することができる。
【００２５】
本実施形態では、アモルファスシリコン膜の膜厚（シリコン膜の膜厚）Ｔ２を、３０ｎｍ程度にする。これにより、炭化されずに残留したアモルファスシリコン膜１４と炭化シリコン膜１３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜１３の結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でアモルファスシリコン膜１４をほとんど残留させずに炭化シリコン膜１３に変成できることを見出したことによる。
【００２６】
次に、図３（ａ）に示すように、アモルファスシリコン膜１４を炭化処理する。これにより、図３（ｂ）に示すように、酸化シリコン膜１２上に炭化シリコン膜１３のシード層１３ａが形成される。アモルファスシリコン膜１４の炭化処理は、赤外線加熱方式のランプアニール装置を用いて行う。炭化処理は、例えば、プロパンガス（Ｃ３Ｈ８）等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度８００〜１４００℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板裏面から基板温度をモニタリングを行い、基板温度１１６０℃、処理時間６０秒の条件で行う。ランプアニール装置により加熱すれば、シード層１３ａを形成する際の基板温度の昇温レートを高くすることができ、シリコン基板１１に比べてアモルファスシリコン膜１４を高温にすることができるので、シード層１３ａの結晶性を良好にすることができる。
【００２７】
また、アモルファスシリコン膜１４は非結晶であるので、アモルファスシリコン膜１４中に炭素を単結晶からなる膜よりも均一に拡散させることができる。また、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下（ここでは３０ｎｍ）にしているので、アモルファスシリコン膜１４中に炭素を行き渡らせることができ、アモルファスシリコン膜１４をほぼ完全に炭化することができる。以上のように、アモルファスシリコン膜１４が高精度な膜厚に形成されるので、所望の膜厚のシード層１３ａが得られる。また、アモルファスシリコン膜１４を良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質のシード層１３ａが得られる。
【００２８】
次に、図３（ｃ）に示すように、シード層１３ａ上に炭化シリコンをエピタキシャル成長させてエピタキシャル層１３ｂを形成する。エピタキシャル成長は、例えば、水素ガスと炭化ケイ素ガスとからなる混合ガスの雰囲気下、処理温度５００〜１５００℃の条件で行うとよい。これにより、シード層１３ａ上に前記混合ガス中の炭化シリコンを結晶化させることができ、シード層１３ａの結晶構造にならったエピタキシャル層１３ｂを形成することができる。これにより、シード層１３ａとエピタキシャル層１３ｂとを有する炭化シリコン膜１３が得られる。シード層１３ａが緻密で均一な膜質になっているので、これに基づいて炭化シリコンをエピタキシャル成長させたエピタキシャル層１３ｂも緻密で均一な膜質になっている。以上の工程により、本実施形態の炭化シリコン膜１３を有する半導体基板１０を製造することができる。
【００２９】
本実施形態の炭化シリコン膜１３の製造方法によれば、アモルファスシリコン膜の膜厚Ｔ２に応じた膜厚の炭化シリコン膜１３ａが得られる。アモルファスシリコン膜１４を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜１３ａを容易に製造することができる。また、アモルファスシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてアモルファスシリコン膜１４に炭素を均一に拡散させることができ、アモルファスシリコン膜１４を均一かつ良好に炭化することができる。このため、アモルファスシリコン膜１４の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がアモルファスシリコン膜１４と炭化シリコン膜１３とで異なることにより結晶欠陥を生じることが防止される。また、単結晶シリコン膜よりも膜厚が厚いアモルファスシリコン膜１４を採用することができ、膜厚誤差を相対的に小さくすることができる。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜１３を得ることができる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いるシリコン基板１１の口径まで大口径化に対応することが可能である。
【００３０】
また、本製造方法によれば、炭化シリコン膜１３を形成する工程の前に、シリコン基板１１上に酸化シリコン膜１２を形成する工程を有しているので、炭化シリコン膜１３がシリコン基板１１と当接しなくなり、酸化シリコン膜１２をシリコン基板１１と炭化シリコン膜１３との格子定数や熱膨張係数の違いを緩和する緩衝層として機能させることができる。これにより、炭化シリコン膜１３の結晶欠陥を抑制することができ、緻密で均一な膜質の炭化シリコン膜１３を製造することが可能となる。また、本製造方法により得られた炭化シリコン膜１３に素子を形成してデバイスを製造すると、酸化シリコン膜１２を用いて完全に素子分割ができるので、低消費電力のデバイスが得られる。
【００３１】
また、本製造方法によれば、シリコン基板１１を下地基板に用いて、炭化シリコン膜１３ａを形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行っている。これにより、炭化シリコン膜１３ａを形成する工程の炭化処理において昇温レートを高くすることができ、炭化シリコン膜１３ａの結晶性を良好にすることができる。
【００３２】
また、本製造方法によれば、アモルファスシリコン膜１４をＣＶＤ法を用いて形成しているので、アモルファスシリコン膜１４を形成する工程における成膜温度を低く設定することにより、アモルファスシリコン膜１４の結晶性を低下させることができ、容易にアモルファスシリコン膜１４を形成することができる。また、ＣＶＤ法によれば高精度な膜厚のアモルファスシリコン膜１４を形成することができ、これを炭化処理することにより、高精度な膜厚の炭化シリコン膜１３ａを製造することが可能となる。
【００３３】
また、本製造方法によれば、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にしているので、炭化されずに残留したアモルファスシリコン膜１４と炭化シリコン膜１３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜１３の結晶欠陥が生じることがない。これは、本願発明者が、アモルファスシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でアモルファスシリコン膜１４をほとんど残留させずに炭化シリコン膜１３に変成できることを見出したことによる。したがって、炭化シリコン膜１３の結晶欠陥を抑制することができ、結晶性が良好な炭化シリコン膜１３を製造することが可能となる。
【００３４】
また、本製造方法によれば、緻密で均一な膜質のシード層１３ａが形成されるので、このように炭化された膜をシード層１３ａとして炭化シリコンをエピタキシャル成長させると、緻密で均一な膜質の炭化シリコン膜１３を製造することができる。したがって、緻密で均一な膜質であり、しかも所望の膜厚の炭化シリコン膜１３を得ることができる。
【００３５】
なお、本実施形態に係る炭化シリコン膜１３を形成する工程は、ランプアニールによる熱処理を用いて行っているが、これに限らない。例えば、炭化シリコン膜１３を形成する工程は、レーザーアニールや炉アニールによる熱処理を用いて行ってもよい。
【００３６】
なお、本製造方法では、炭化シリコン膜を形成する工程の前に、酸化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成しているが、これに限らない。例えば、窒化シリコン膜を、基板と炭化シリコン膜との間の緩衝層として形成してもよい。
【００３７】
（第２実施形態)
次に、本発明の第２実施形態に係る炭化シリコン膜２３を有する半導体基板２０の構成について、図４を用いて説明する。図４は、本発明の第２実施形態における炭化シリコン膜２３を有する半導体基板２０の構成を模式的に示す図である。図４に示すように、半導体基板２０は、石英からなる基板（石英基板）２１と、炭化シリコン膜２３と、を備えて構成されている。本実施形態の半導体基板２０は、基板２１が石英からなる点、緩衝層を有していない点、炭化シリコン膜２３が図５に示すポリシリコンを含むシリコン膜２４（以下、ポリシリコン膜という。）を炭化して形成されている点、で上述の第１実施形態で説明した半導体基板１０と異なっている。
【００３８】
（半導体基板の製造方法）
次に、本実施形態に係る炭化シリコン膜２３を有する半導体基板２０の製造方法について、図５を用いて説明する。本実施形態では、石英基板２１上に炭化シリコン膜２３を形成し、この炭化シリコン膜２３をエピタキシャル成長させて厚膜化する。半導体基板２０を製造するには、先ず、図５（ａ）に示すように、従来と同様の手法により製造された石英基板２１を用意する。
【００３９】
次に、図５（ｂ）に示すように、石英基板２１上に、アモルファスシリコン膜１４を熱アニールやレーザーアニールを用いて結晶化してポリシリコン膜２４を形成する。このように、ポリシリコンをシリコン膜２４として用いることにより、単結晶シリコンに比べて成膜しやすくなるので、膜厚制御が容易となる。また、ポリシリコンは、単結晶シリコンに比べて結晶構造が粗いので炭化しやすい。
【００４０】
本実施形態では、ポリシリコン膜の膜厚（シリコン膜の膜厚）Ｔ２を、３０ｎｍ程度にする。これにより、炭化されずに残留したポリシリコン膜２４と炭化シリコン膜２３とでの格子定数や熱膨張係数が異なることによる炭化シリコン膜２３の結晶欠陥が生じることがない。これは、本願発明者が、ポリシリコン膜の膜厚Ｔ２を１００ｎｍ以下にすることで、炭化処理でポリシリコン膜２４をほとんど残留させずに炭化シリコン膜２３に変成できることを見出したことによる。
【００４１】
次に、図５（ｃ）に示すように、ポリシリコン膜２４を炭化処理する。これにより、図５（ｄ）に示すように、石英基板２１上に炭化シリコン膜２３のシード層２３ａが形成される。ポリシリコン膜２４の炭化処理は、電気炉等を用いた炉アニールで行う。炭化処理は、例えば、Ｃ３Ｈ８等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気下、基板温度８００〜１４００℃の条件で行うとよい。なお、本実施形態の炭化処理は、基板温度１２５０℃、処理時間１５分の条件で行う。炉アニールにより加熱すれば、多数の石英基板２１を一括して熱処理することができるので、多数の石英基板２１上に形成された多数のポリシリコン膜２４を一括して炭化処理することができる。
【００４２】
また、ポリシリコン膜の膜厚Ｔ２を１００ｎｍ以下（ここでは３０ｎｍ）にしているので、ポリシリコン膜２４中に炭素を行き渡らせることができ、ポリシリコン膜２４をほぼ完全に炭化することができる。以上のように、ポリシリコン膜２４が高精度な膜厚に形成されるので、所望の膜厚のシード層２３ａが得られる。また、ポリシリコン膜２４を良好に炭化することができるので、結晶欠陥が少なく緻密で均一な膜質のシード層２３ａが得られる。
【００４３】
次に、図５（ｅ）に示すように、シード層２３ａ上に炭化シリコンをエピタキシャル成長させてエピタキシャル層２３ｂを形成する。以上の工程により、本実施形態の炭化シリコン膜２３を有する半導体基板２０を製造することができる。
【００４４】
本実施形態の炭化シリコン膜２３の製造方法によれば、ポリシリコン膜の膜厚Ｔ２に応じた膜厚の炭化シリコン膜２３ａが得られる。ポリシリコン膜２４を所定の膜厚に成膜することは、例えばＳＯＩ基板における単結晶シリコン層を所定の膜厚に薄膜化することよりも容易であるので、高精度な膜厚の炭化シリコン膜２３ａを容易に製造することができる。また、ポリシリコンは、単結晶シリコンに比べて結晶構造が粗い（緻密でない）ので、炭化処理においてポリシリコン膜２４に炭素を均一に拡散させることができ、ポリシリコン膜２４を均一かつ良好に炭化することができる。このため、ポリシリコン膜２４の一部が炭化されずに残留することが回避され、格子定数や熱膨張係数がポリシリコン膜２４と炭化シリコン膜２３とで異なることにより結晶欠陥を生じることが防止される。したがって、緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜２３を得ることができる。また、特許文献３のように単結晶炭化シリコン基板を用いないので、コストを低くし、下地に用いる石英基板２１の口径まで大口径化に対応することが可能である。
【００４５】
また、本製造方法によれば、石英基板２１を下地基板に用いて、炭化シリコン膜２３を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行っている。炉アニールにより多数の石英基板２１を一括して熱処理することができるので、多数の石英基板２１上に形成された多数のポリシリコン膜２４を一括して炭化処理することができる。したがって、一括して炭化処理する石英基板２１の数を増やすほど石英基板２１一枚当たりの炭化シリコン膜２３の成膜時間を短くすることができ、製造効率を高めることができる。
【００４６】
なお、本製造方法では、基板上にシリコン膜を形成する工程と、シリコン膜を炭化処理して炭化シリコン膜を形成する工程と、を経て半導体基板を形成しているが、これに限らない。例えば、炭化シリコン膜を形成する工程の後に、炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。化合物半導体膜の形成材料としては、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、窒化ホウ素（ＢＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）を用いることができる。
【００４７】
この製造方法によれば、緻密で均一な膜質の炭化シリコン膜が形成されるので、この炭化シリコン膜に格子整合させて化合物半導体膜を形成すると、結晶性が良好な化合物半導体膜を得ることができる。
【００４８】
なお、本製造方法では、基板上に、アモルファスシリコンまたはポリシリコンを含むシリコン膜を形成しているが、これに限らない。例えば、アモルファスシリコン膜とポリシリコン膜との積層膜をシリコン膜として形成してもよい。すなわち、アモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成すればよい。
【００４９】
なお、本製造方法では、シリコン膜をＣＶＤ法を用いて形成しているが、これに限らない。例えば、シリコン膜をスパッタ法や塗布を用いて形成してもよい。
【００５０】
なお、本製造方法では、シリコン膜の膜厚は３０ｎｍ程度の膜厚にしているが、これに限らず、１００ｎｍ以下にすることができる。これは、本願発明者が、シリコン膜の膜厚を１００ｎｍ以下にすることで、炭化処理工程でシリコンが残留することなく、シリコン膜をすべて炭化シリコン膜に変成できることを見出したことによる。
【００５１】
なお、本製造方法では、炭化シリコン膜を形成した後に、炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させてエピタキシャル層を形成しているが、これに限らず、炭化シリコンをエピタキシャル成長させなくてもよい。
【００５２】
なお、本製造方法では、アモルファスシリコンまたはポリシリコンを含むシリコン膜を炭化処理するときに、処理温度８００〜１４００℃の条件で行っている。これにより、アモルファスシリコンまたはポリシリコンが、再結晶して結晶化が進む。その結果、炭化シリコン膜を、炭化処理前のシリコン膜より結晶性をよくすることができると本願発明者は推測している。
【符号の説明】
【００５３】
１１…シリコン基板（基板）、１２…酸化シリコン膜、１３，２３…炭化シリコン膜、１３ａ，２３ａ…シード層、１４…アモルファスシリコン膜（シリコン膜）、２１…石英基板（基板）、２４…ポリシリコン膜（シリコン膜）、Ｔ２…アモルファスシリコン膜の膜厚、ポリシリコン膜の膜厚（シリコン膜の膜厚）
【特許請求の範囲】
【請求項１】
基板上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成する工程と、
前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、を有することを特徴とする炭化シリコン膜の製造方法。
【請求項２】
前記炭化シリコン膜を形成する工程の前に、前記基板上に酸化シリコン膜を形成する工程を有することを特徴とする請求項１に記載の炭化シリコン膜の製造方法。
【請求項３】
前記炭化シリコン膜を形成する工程の前に、前記基板上に窒化シリコン膜を形成する工程を有することを特徴とする請求項１に記載の炭化シリコン膜の製造方法。
【請求項４】
前記基板がシリコンからなり、前記炭化シリコン膜を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行うことを特徴とする請求項１〜３のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項５】
前記基板がシリコンもしくは石英からなり、前記炭化シリコン膜を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行うことを特徴とする請求項１〜３のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項６】
前記シリコン膜をＣＶＤ法を用いて形成することを特徴とする請求項１〜５のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項７】
前記シリコン膜の膜厚を１００ｎｍ以下にすることを特徴とする請求項１〜６のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項８】
前記炭化シリコン膜を形成した後に、前記炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて厚膜化する工程を有することを特徴とする請求項１〜７のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項９】
前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有することを特徴とする請求項１〜８のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項１】
基板上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜を形成する工程と、
前記シリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜を形成する工程と、を有することを特徴とする炭化シリコン膜の製造方法。
【請求項２】
前記炭化シリコン膜を形成する工程の前に、前記基板上に酸化シリコン膜を形成する工程を有することを特徴とする請求項１に記載の炭化シリコン膜の製造方法。
【請求項３】
前記炭化シリコン膜を形成する工程の前に、前記基板上に窒化シリコン膜を形成する工程を有することを特徴とする請求項１に記載の炭化シリコン膜の製造方法。
【請求項４】
前記基板がシリコンからなり、前記炭化シリコン膜を形成する工程の炭化処理は、ランプアニールによる熱処理を用いて行うことを特徴とする請求項１〜３のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項５】
前記基板がシリコンもしくは石英からなり、前記炭化シリコン膜を形成する工程の炭化処理は、炉アニールによる熱処理を用いて行うことを特徴とする請求項１〜３のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項６】
前記シリコン膜をＣＶＤ法を用いて形成することを特徴とする請求項１〜５のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項７】
前記シリコン膜の膜厚を１００ｎｍ以下にすることを特徴とする請求項１〜６のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項８】
前記炭化シリコン膜を形成した後に、前記炭化された膜をシード層として、炭化シリコンをエピタキシャル成長させて厚膜化する工程を有することを特徴とする請求項１〜７のいずれか１項に記載の炭化シリコン膜の製造方法。
【請求項９】
前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有することを特徴とする請求項１〜８のいずれか１項に記載の炭化シリコン膜の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２７８２０８（Ｐ２０１０−２７８２０８Ａ）
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願番号】特願２００９−１２９０１６（Ｐ２００９−１２９０１６）
【出願日】平成２１年５月２８日（２００９．５．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【出願人】（５０４１７４１３５）国立大学法人九州工業大学 (489)
【Ｆターム（参考）】
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願日】平成２１年５月２８日（２００９．５．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【出願人】（５０４１７４１３５）国立大学法人九州工業大学 (489)
【Ｆターム（参考）】
[ Back to top ]