【課題】基板を熱により損傷及び不純物により汚染させることなく、半導体膜の脱水素を容易に行うことを可能とする半導体膜の結晶化方法及び結晶化用被処理基板の製造装置を提供すること。
【解決手段】 基板上に非単結晶半導体膜を形成すること、前記非単結晶半導体膜表面に、フラッシュランプ光を照射すること及び加熱された不活性ガスを吹き付けることからなる群から選ばれた少なくとも一種の加熱処理により、前記非単結晶半導体膜を脱水素処理すること、前記非単結晶半導体膜上にキャップ膜を形成すること、及び前記キャップ膜を介して前記非単結晶半導体膜に最も小さい光強度の領域から周囲に向かって増加する光強度分布を有するレーザ光を照射し、前記非単結晶半導体膜の被照射領域を結晶化することを具備することを特徴とする。 （もっと読む）

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。 （もっと読む）

【課題】フラッシュランプによる光照射工程を実行しても、アライメントマークにより位置合わせして結晶化工程および回路形成工程を行うことができる結晶化方法、薄膜トランジスタ及び表示装置を提供すること。
【解決手段】表面が絶縁材料からなる基板１１、１２に半導体薄膜１３を形成し、半導体薄膜１３の上にキャッピング層１４を形成した被処理体１０に対して、第１のレーザ光Ｌ１の照射により所定のＴＦＴを形成する位置近傍にアライメントマーク１５を形成し、このアライメントマーク１５を検出し、予め定められた結晶化位置に第２のエキシマレーザ光Ｌ２を照射し、大粒径化された結晶化領域２２を形成し、アライメントマーク１５を含む周辺領域上のキャッピング層１４を除去したのちにフラッシュランプ光を照射して大粒径化された結晶領域に偏在する微結晶部分を再結晶化する。 （もっと読む）

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。 （もっと読む）

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。 （もっと読む）

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。 （もっと読む）

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。 （もっと読む）

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。 （もっと読む）

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。 （もっと読む）

【課題】より高い電子（又は正孔）の移動度を有するＴＦＴを製造することができる薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置を提供すること。
【解決手段】横方向に結晶成長された半導体薄膜４ａにソース領域Ｓ、チャネル領域Ｃ、およびドレイン領域Ｄを有し、前記チャネル領域Ｃ上部にゲート絶縁膜１１およびゲート電極１２を有する薄膜トランジスタ１であって、前記ドレイン領域Ｄの前記チャネル領域Ｃ側のドレイン端１０は前記結晶成長の終了位置８付近に位置するように形成する。 （もっと読む）

【課題】移動度の向上したＭＯＳトランジスタを提供する。
【解決手段】半導体装置に伸張性のチャネル領域を形成する工程を包含する。一形態において、製造の中間段階において半導体装置のアモルファス部分を覆う応力層を歪ませる工程を包含する。上記半導体装置はマスクされており、応力層の一部における歪みは緩和される。製造途中の半導体装置のアモルファス部分を再結晶化することによって、応力層からの歪みを基板に伝達する。歪みの少なくとも一部は、装置の製造工程の間、基板に残存する。その結果、完成した装置の性能を向上させることができる。他の形態において、伸張性の応力層は、上記装置の第１部分を覆うよう形成され、圧縮性の応力層は、上記装置の第２部分を覆うよう形成される。伸張性の応力層は、ＰＭＯＳ装置において圧縮性のチャネルを形成し、圧縮性の応力層は、ＮＭＯＳ装置において伸張性のチャネルを形成する。 （もっと読む）

【課題】動作性能および信頼性の高い回路を備えた半導体装置を提供することを課題とする。そして、半導装置の信頼性を向上させることにより、それを備える電子機器の信頼性を向上させることを課題とする。
【解決手段】連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射しながら一方向に走査して半導体膜を結晶化若しくは再結晶化させる工程と、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて形成するフォトリソグラフィー工程と、低電子温度で高電子密度のプラズマを利用した、半導体膜、絶縁膜若しくは導電膜表面の酸化処理、窒化処理若しくは表面改質処理を行う工程とを組み合わせることで上記課題を解決する。 （もっと読む）

【課題】ソース領域及びドレイン領域がメタルシリサイド化されたＴＦＴを有する基板において、Ｓｉの不純物領域の抵抗を測定することを課題とする。
【解決手段】ＴＦＴが形成されるものと同一の基板上に形成され、不純物領域を有する半導体膜と、半導体膜上に形成された絶縁膜と、絶縁膜上に形成され半導体膜上で第１の方向（チャネル幅方向）に間隔ａを空けて複数に分割された電極と、電極の側壁に接して形成された幅ｂの絶縁物及び複数に分割された電極間の領域に形成された絶縁物と、不純物領域の一部の表面に形成されたシリサイド層と、シリサイド層と接続する配線と、複数に分割された電極に接続する配線を有し、複数に分割された電極と電極の間の領域は、絶縁物で覆われシリサイド層を有しない半導体素子を含み、半導体素子の半導体膜の抵抗を測定することにより、ＴＦＴの特性を評価する。 （もっと読む）

【課題】照射面上にレーザの干渉縞を生じさせることがなく、強度分布を均一にしてレーザビームを照射する。
【解決手段】レーザ発振器から出射したレーザビームはを回折光学素子により、強度分布が均一にされる。回折光学素子を通過したビームをスリットを通過させて、ビームの長軸方向の強度の弱い端部を遮断する。ビームを、投影レンズ及び集光レンズを通し、スリットの像を照射面に投影する。投影レンズは、スリットと照射面とが共役の関係になるように配置される。スリットによる回折を防ぎ、強度が均一なレーザを照射面に照射することが可能になる。 （もっと読む）

【課題】実質的なチャネル長の長さを短くし、半導体装置を微細化することができる半導体装置及びその作製方法を提供する。また、実質的なチャネル長の長さを短くすることによってゲート容量を減少させることができ、半導体装置の高速動作及び高性能化を実現できる半導体装置及び、その作製方法を提供する。また、製造工程を簡略化することができる作製方法を提供することを課題とする。
【解決手段】絶縁表面を有する基板上に形成されたる島状半導体膜と、島状半導体膜上に形成されたゲート電極とを有する半導体装置であって、ゲート電極は高密度プラズマにより表面を酸化されることによって、スリミング化し、実質的なチャネル長を短くしている。 （もっと読む）

【課題】照射面においてエネルギー分布が均一なビームスポットを形成する光学素子および光照射装置の提供を課題とする。また、エネルギー分布が均一なビームスポットを用いた半導体装置の作製方法の提供を課題とする。
【解決手段】複数の反射体を側壁として、多角形状の入射口および射出口を有する光学素子を構築し、前記光学素子にビームを導入することで、照射面におけるビームスポットのエネルギー分布を均一にする。また、前記反射体同士を移動可能とすることで、所望のサイズまたは形状のビームスポットを得ることができる。さらに、前記光学素子を用いた光照射装置を用いることで、半導体装置の作製における不良も低減することが可能となる。 （もっと読む）

【課題】 混合結晶配向のチャネル及びソース／ドレイン領域をもつ電界効果トランジスタを提供すること。
【解決手段】 ハイブリッド配向基板は、ｎ型電界効果トランジスタ（ｎＦＥＴ）が電子移動度に最適な半導体の配向内に配置され、ｐ型電界効果トランジスタ（ｐＦＥＴ）が正孔移動度に最適な半導体の配向内に配置される、相補型金属酸化膜半導体（ＣＭＯＳ）回路の製造を可能にする。本発明は、最適な半導体の配向内に完全に形成されたＦＥＴの性能利点が、デバイスのチャネルを最適な配向をもつ半導体内に配置することを必要とするだけで実現できることを開示する。様々な新しいＦＥＴ構造体が説明され、その全ては、ＦＥＴのチャネルは、ＦＥＴのソース及び／又はドレインとは異なる配向を有するという特徴を備えている。これらの新しいＦＥＴを組み込むことができるハイブリッド基板は、その製造方法と共に説明される。 （もっと読む）

【課題】 単結晶半導体層の結晶品質を向上させつつ、単結晶半導体層を絶縁体上に安価に形成する。
【解決手段】 選択エピタキシャル成長を行うことにより、非晶質半導体層３と接触するように開口部５内に埋め込まれた単結晶半導体層６を形成した後、エッチングガスまたはエッチング液をシリコン酸化膜２、４に接触させることにより、シリコン酸化膜２、４をエッチング除去して、単結晶半導体基板１と非晶質半導体層３との間に空隙７を形成し、単結晶半導体層６を種として非晶質半導体層３の熱処理を行うことにより、非晶質半導体層３が単結晶化された単結晶化半導体層８を形成してから、単結晶半導体基板１と単結晶半導体層８との間の空隙７に埋め込み絶縁層９を形成する。 （もっと読む）

半導体デバイスは、第１フィン構造（８１０）、第２フィン構造（８１０）、および第３フィン構造（２１０）を含む。この第１フィン構造（８１０）と第２フィン構造（８１０）は、単結晶シリコン材料を含む。第３フィン構造（２１０）は、第１フィン構造（８１０）と第２フィン構造（８１０）の間に位置する。この第３フィン構造（２１０）は、第１フィン構造（８１０）および第２フィン構造（８１０）の単結晶シリコン材料に応力を誘起する。
（もっと読む）

【課題】 ２つの光変調素子の相対位置ずれなどに起因するモアレ現象の影響を実質的に受けることなく、所定の平面上に形成される光強度分布を１回の光照射および物性変化の評価に基づいて迅速に且つ正確に測定する。
【解決手段】 所定面（１２）に第１の光強度分布を形成するための第１光変調素子（１１）と、所定面に第２の光強度分布を形成するための第２光変調素子（１）とを有する。第１光変調素子を介した光により第２光変調素子の変調面に生成される光分布の振幅および位相がともに変調単位内で実質的に均一になるように、第１光変調素子と第２光変調素子とは所要の距離だけ間隔を隔てて配置されている。 （もっと読む）