【課題】出力電圧における温度補償をする際の抵抗のばらつきの影響を低減する。
【解決手段】基準電圧（Ｖｒｅｆ）を生成して出力端から出力するバンドギャップリファレンス回路（１）と、基準電圧の分割電圧（ノードＡの電圧）とダイオード（３６）の順方向電圧との差電圧に応じて差電圧を電流に変換する電圧電流変換回路（３に相当）と、を備え、電圧電流変換回路は、変換された電流（１９）を出力端にフィードバックする。 （もっと読む）

【課題】温度依存性が少ない低電圧（１．２５Ｖ以下）の定電圧を発生する、基準電圧回路を提供すること。
【解決手段】二つのＰＮ接合を有し、いずれかのＰＮ接合に基づいた電圧Ｖｋと、二つのＰＮ接合の電圧の差に基づいた電流Ｉｋと、を出力するバンドギャップ電圧発生回路と、電圧Ｖｋを分圧する分圧回路と、を備え、分圧回路は入力する電流Ｉｋにより分圧電圧を補正して、基準電圧として出力する、構成とした。 （もっと読む）

【課題】低電圧までの広い電圧範囲で動作可能で、バイアス電流の温度係数を設定可能なバイアス回路及び増幅回路を提供する。
【解決手段】電流生成回路と、電圧生成回路と、を備えたことを特徴とするバイアス回路が提供される。前記電流生成回路は、接合部の面積の異なる２つのＰＮ接合の順方向電圧の電圧差に基づいて第１の電流を生成し、前記２つのＰＮ接合のうちの接合部の面積の小さいＰＮ接合の順方向電圧に基づいて前記第１の電流の温度係数と異なる極性の温度係数を有する第２の電流を生成する。前記電圧生成回路は、前記第１の電流と前記第２の電流とを合成した電流から基準電圧を生成する。 （もっと読む）

【課題】ＢＧＲとレギュレータの温度特性を正しく補正する機能を持つ基準電圧発生回路を提供する。
【解決手段】分圧回路５０は、バンドギャップ基準電圧ＶＢＧＲを分圧した電圧ＶＴ１およびＶＴ２を出力する。レギュレータ６は、差動アンプＡＭＰ１と、差動アンプＡＭＰ１の出力とグランドとの間に直列接続された抵抗Ｒ４および抵抗Ｒ５とを含む。差動アンプＡＭＰ１の正の入力端子は、バンドギャップ基準電圧ＶＢＧＲを受け、負の入力端子は、抵抗Ｒ１とＲ２の接続ノードＮＤ６と接続する。ＢＧＲ回路４は、ＢＧＲ回路４内を流れる所定量の電流と所定の抵抗とによって定まる温度に応じて変化する電圧ＶＰＴＡＴを出力する。温度特性補正回路２は、電圧ＶＰＴＡＴと電圧ＶＴ１との差、および電圧ＶＰＴＡＴと電圧ＶＴ２との差に応じた大きさの補正電流ＩＣＯＲＲＥＣＴを接続ノードＮＤ６に流れるように制御する。 （もっと読む）

【課題】動作の信頼性の向上を図る。
【解決手段】定電流源回路は、複数のＰＭＯＳトランジスタを含む第１カレントミラー回路１１、複数のＮＭＯＳトランジスタを含む第２カレントミラー回路１２を備え、正の温度特性を有する第１電流を発生する第１電流発生回路１０と、前記複数のＮＭＯＳトランジスタの閾値電圧に依存し、負の温度特性を有する第１電圧が入力され、前記第１電圧と等しい第２電圧を出力するフィードバック回路２１を備え、前記第２電圧に基づいて負の温度特性を有する第２電流を発生する第２電流発生回路２０と、前記第１電流と前記第２電流とを加算することで、任意の温度特性を有する定電流を発生する電流合成回路３０と、を具備する。 （もっと読む）

【課題】半導体装置、及び、その製造方法を提供する。
【解決手段】ＰＮ接合を有する第１半導体素子と、ＰＮ接合を有する第２半導体素子と、第１半導体素子と第２半導体素子とを構成要素として含む回路と、を有し、回路から、第１半導体素子のＰＮ接合に生じる第１順方向電圧と、第２半導体素子のＰＮ接合に生じる第２順方向電圧とが加算された加算信号が出力される半導体装置であって、第１半導体素子と第２半導体素子とが直列接続されており、第１半導体素子及び第２半導体素子それぞれの実使用温度域において、回路が第２半導体素子を構成要素として含まない場合に、回路から出力される第１信号の温度特性と、回路が第１半導体素子を含まない場合に、回路から出力される第２信号の温度特性と、が反転している。 （もっと読む）

【課題】低電源電圧で動作するバンドギャップ基準電圧発生回路は、分流パスを設けるため消費電流が多くなってしまう。公知技術の消費電流は、従来の低電源電圧動作のバンドギャップ回路から電流を削減したとはいえ、未だ多い。本発明では、低電源電圧で動作し、かつ、消費電流のさらに少ないバンドギャップ基準電圧発生回路を提供する。
【解決手段】本発明の基準電圧発生回路では、低電源電圧動作の本質を維持したまま、さらに分流パスを共通化することで、消費電流を削減する。 （もっと読む）

【課題】出力インピーダンスが大きい信号源を接続した場合でも大きなバイパスコンデンサを必要とせず、かつ電源電圧変動除去特性の良い差動入力段回路を提供する。
【解決手段】差動入力段回路を、差動入力部を構成し、ソースが結合されたトランジスタＭ１，Ｍ２と、トランジスタＭ１，Ｍ２とグランドとの間に接続された定電流源Ｉｃと、カレントミラー段を構成し、ソースが電源に接続されたトランジスタＭ３，Ｍ４と、トランジスタＭ３のドレーンにドレーンが接続され、トランジスタのドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ１と同一の導電型のトランジスタＭ５と、トランジスタＭ４のドレーンにドレーンが接続され、トランジスタＭ２のドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ２と同一の導電型のトランジスタＭ６と、で構成する。 （もっと読む）

【課題】温度依存性を持たないバンドギャップリファレンス回路を提供する。
【解決手段】第１及び第２の入力端に供給される電位差に基づいて電流経路ＰＡ，ＰＢに流れる電流量を制御することによりリファレンス電圧を生成するオペアンプＯＰと、第１及び第２の入力端が電流経路ＰＡ，ＰＢに含まれる接続点Ａ，Ｂにそれぞれ接続されている場合に得られるリファレンス電圧ＶＲＥＦ１と、第１及び第２の入力端が接続点Ｂ，Ａにそれぞれ接続されている場合に得られるリファレンス電圧ＶＲＥＦ２との中間値を生成するローパスフィルタＬＰＦとを備える。これにより、オペアンプＯＰのオフセット電圧がキャンセルされることから、オフセット電圧がゼロである場合に得られる理想的なリファレンス電圧ＶＲＥＦを生成することが可能となる。 （もっと読む）

【課題】
電源起動時の消費電力を抑制したバンドギャップレファレンス回路を提供する。
【解決手段】
バンドギャップレファレンス回路は，第１，第２の特性で変化する第１，第２の電圧を生成する第１，第２のＰＮ接合素子回路と，第１及び第２の電圧を入力端子対に入力し第１及び第２の電圧との差電圧に応じて高電位電源から出力端子に供給される出力電流を増減するアンプとを有し，出力電圧が第１及び第２のＰＮ接合素子回路に供給される。さらに，出力電圧が閾値電圧より小さいに，アンプに差電圧にかかわらず出力電流を出力端子に供給させる出力電流調整部を有する。 （もっと読む）

【課題】大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路を提供する。
【解決手段】基準電圧出力回路１０は、基準電圧を出力する第１定電圧回路２１Ａ、第２定電圧回路２１Ｂ及び第３定電圧回路２１Ｃと、第１定電圧回路２１Ａと第２定電圧回路２１Ｂとの出力電圧を比較し、第２定電圧回路２１Ｂと第３定電圧回路２１Ｃとの出力電圧を比較し、第３定電圧回路２１Ｃと第１定電圧回路２１Ａとの出力電圧を比較する各セレクタ回路２２・２３及びコンパレータ２４と、比較結果の組から各定電圧回路２１Ａ〜２１Ｃのうち中央値を有する定電圧回路を選択する制御部１３とを備える。 （もっと読む）

【課題】オフセット電圧に影響されずに一定電圧を発生する定電圧発生回路を小さな占有面積で実現する。
【解決手段】第１電位と第２電位とを出力する基準電位発生部Q1,Q2,R1-R3と、第１および第２電位を２個の入力とし、第１動作期間に出力が出力線に接続される第１アンプ部と、第１および第２電位を２個の入力とし、第２動作期間に出力が出力線に接続される第２アンプ部と、ローパスフィルタ11と、を備え、第１と第２動作期間を交互に行い、第１アンプ部は、第２動作期間においてオフセット電圧を記憶し、第１動作期間において記憶したオフセット電圧分を相殺して第１電位と第２電位を等しくする出力を行い、第２アンプ部は、第１動作期間においてオフセット電圧を記憶し、第２動作期間において記憶したオフセット電圧分を相殺して第１電位と第２電位を等しくする出力を行う。 （もっと読む）

【課題】広範囲のデューティ比に対応して過電流検出できるようにする。
【解決手段】過電流保護回路１２が、コイルＬ１、コンデンサＣ１、微分回路８、過電流判定回路１１を主とした回路によって形成されている。微分回路８は、コンデンサＣ１の時間変動に基づくノードＮ４の電圧Ｖｋの変動を検出して出力電圧Ｖ０とする。過電流判定回路１１はこの出力電圧Ｖ０の出力結果に基づいてＮＭＯＳトランジスタ４に通ずる電流が過電流であるか否かを判定する。 （もっと読む）

【課題】温度特性を有する出力電流が得られる定電流源回路を提供する。
【解決手段】本発明の定電流源回路は、正の温度特性を有する電流Ｉ３を出力する第１の定電流源回路１１と、負の温度特性を有する電流Ｉ５を出力する第２の定電流源回路１２と、第１の定電流源回路１１の電流出力ラインＬ１と、第２の定電流源回路１２の電流出力ラインＬ２との間に接続されたカレントミラー回路１３ａとを備えている。 （もっと読む）

【課題】オフセットが少なく、低ノイズの差動増幅回路及び電源回路を提供する。
【解決手段】本発明にかかる差動増幅回路は、反転入力端子ＩＮ−及び非反転入力端子ＩＮ＋から入力される差動電圧を第１及び第２の電流Ｉ１、Ｉ２に変換する入力変換回路１０１と、第１の電流Ｉ１に対応する第３の電流Ｉ３と第２の電流Ｉ２との間で演算を行い、第４の電流Ｉ４を得る出力演算回路１０３と、反転入力端子ＩＮ−及び非反転入力端子ＩＮ＋を同電位とするスイッチＳＷ１と、反転入力端子ＩＮ−及び非反転入力端子ＩＮ＋が同電位となった場合に出力演算回路１０３が第２及び第３の電流Ｉ２、Ｉ３間で演算を行ったときの電位を保持する容量Ｃｏｆｆと、出力演算回路１０３から入力される第４の電流Ｉ４を外部に出力する出力バッファ回路１０４と、出力演算回路１０３から入力される第４の電流Ｉ４を記憶する容量Ｃｂとを備える。 （もっと読む）

【課題】 電源電圧が低くても電源電圧変動除去比が大きい基準電圧回路を提供する。
【解決手段】 電源端子１０の電源電圧が低くなり、ＮＭＯＳ７１が非飽和動作し、ＮＭＯＳ７１の出力抵抗ｒｏ７１が低くなっても、差動増幅回路６０の増幅度Ａｏが大きければ、電源電圧変動除去比ＰＳＲＲ_LFも大きくなる。よって、基準電圧回路の最低動作電圧が低くても、電源電圧変動除去比ＰＳＲＲ_LFは大きくなることができる。つまり、差動増幅回路６０の増幅度Ａｏが電源電圧変動除去比ＰＳＲＲ_LFに寄与するので、差動増幅回路６０の増幅度Ａｏが大きければ、その分、電源電圧変動除去比ＰＳＲＲ_LFも大きくなる。 （もっと読む）

【課題】基準電圧と基準電流を同時に得ることのできる定電流・定電圧回路を提供する。
【解決手段】基準電圧生成回路１００の出力Vrefはオペアンプ１０２の−側入力端子に入力され、トリミングを行っても総抵抗値が変わらない基準電圧トリミング回路１０３の出力電圧Voutがオペアンプ１０２の＋側入力端子に入力され、両方の電圧値が比較される。そしてオペアンプ１０２の出力が出力トランジスタ１０４のゲートを制御することでオペアンプ１０２の２つの入力が仮想短絡され、出力電圧Vref1を所望の値にする。出力電圧Vref1を調整する必要がある場合には抵抗R1，R2をトリミングする。トリミングを行っても総抵抗値が変わらないため安定して定電圧と定電流の両方を得ることができる。 （もっと読む）

【課題】本発明は、バイアス発生回路及び半導体装置に関し、回路全体の電流を一定に保ちたい場合、若しくは、バイアス電圧を受けるトランジスタの抵抗値を一定値に保ちたい場合であっても対応可能とすることを目的とする。
【解決手段】電源電圧と接地との間に直列接続された同じ抵抗値を有する第１及び第２の抵抗と、電源電圧と接地との間に直列接続された前記抵抗値を有する第３の抵抗とMOSトランジスタと、第１及び第２の抵抗を接続する第１のノードに反転入力端子及び非反転入力端子の一方が接続され、第３の抵抗とMOSトランジスタを接続する第２のノードに反転入力端子及び非反転入力端子の他方が接続され、出力端子がMOSトランジスタのゲートに接続された差動増幅回路とを備え、MOSトランジスタのゲートと差動増幅回路の出力端子を接続する第３のノードから、MOSトランジスタの特性を決定するパラメータに依存することなく前記抵抗値により一定に制御されたバイアス電流を出力するように構成する。 （もっと読む）

【課題】従来の回路では出力電圧に重畳されるノイズを低減することが困難であった。
【解決手段】本発明のバンドギャップ回路は、第１の電源ラインにＮ型半導体領域が接続される第１のダイオード素子Ｑ２と、第１のダイオード素子Ｑ２のＰ型半導体領域に一端が接続される第１の抵抗Ｒ２と、第１の電源ラインにＮ型半導体領域が接続され、第１のダイオード素子Ｑ２とは異なるサイズの第２のダイオード素子Ｑ１と、第１の抵抗Ｒ２の他端に発生する第１の電位と第２のダイオード素子Ｑ１のＰ型半導体領域に発生する第２の電位に基づき制御電圧を生成する制御電圧生成部１０と、第２の電源ラインと出力端子ｏｕｔの間に接続され、制御電圧に応じた出力電流を出力する出力トランジスタＭ３と、制御電圧生成部１０と出力トランジスタＭ３の制御端子の間に接続されるフィルタ１１と、出力端子ｏｕｔと第１の電源ラインの間に接続される負荷回路１２とを有する。 （もっと読む）