【課題】ＢＧＲとレギュレータの温度特性を正しく補正する機能を持つ基準電圧発生回路を提供する。
【解決手段】分圧回路５０は、バンドギャップ基準電圧ＶＢＧＲを分圧した電圧ＶＴ１およびＶＴ２を出力する。レギュレータ６は、差動アンプＡＭＰ１と、差動アンプＡＭＰ１の出力とグランドとの間に直列接続された抵抗Ｒ４および抵抗Ｒ５とを含む。差動アンプＡＭＰ１の正の入力端子は、バンドギャップ基準電圧ＶＢＧＲを受け、負の入力端子は、抵抗Ｒ１とＲ２の接続ノードＮＤ６と接続する。ＢＧＲ回路４は、ＢＧＲ回路４内を流れる所定量の電流と所定の抵抗とによって定まる温度に応じて変化する電圧ＶＰＴＡＴを出力する。温度特性補正回路２は、電圧ＶＰＴＡＴと電圧ＶＴ１との差、および電圧ＶＰＴＡＴと電圧ＶＴ２との差に応じた大きさの補正電流ＩＣＯＲＲＥＣＴを接続ノードＮＤ６に流れるように制御する。 （もっと読む）

【課題】制御開始のタイムラグを低減したアンプ回路とそれを備える充電または放電制御回路とその制御方法とを提供することを目的とする。
【解決手段】誤差アンプと、誤差アンプの出力にベースが接続されたトランジスタと、トランジスタのコレクタとエミッタとの間に接続された負荷と、誤差アンプの出力と誤差アンプのマイナス側入力との間に接続された位相補償コンデンサと、を備えるアンプ回路において、位相補償コンデンサと直列に接続されたフォトモススイッチを備え、フォトモススイッチは、トランジスタのベース電流の有無に対応してオン・オフが制御されるアンプ回路とする。 （もっと読む）

【課題】負荷Ｌの大きさの相違に伴うシリーズレギュレータ回路の位相余裕の変化量を低減する。
【解決手段】定電圧回路１０は、入力電圧と負荷の間に接続されて負荷に出力電圧を供給する増幅素子Ｑ１と、出力電圧に応じた電圧信号を出力する電圧検出部４と、一対のトランジスタＱ２、Ｑ３で構成される差動対により基準電圧及び上記電圧信号との差に応じた差分電圧を出力する差動部１と、差分電圧を増幅して増幅素子Ｑ１の制御端子へ入力する増幅部３と、負荷の大きさを検出して負荷の大きさに応じた指示信号を出力する負荷検出部５を備える。差動部１は、指示信号に従って差動対のコンダクタンスの値を変更するコンダクタンス変更部６を備える。 （もっと読む）

【課題】定電圧の出力電圧を可変する機能を確実に発揮できる定電圧回路及びそれを用いた水晶発振回路を提供する。
【解決手段】定電圧回路２４が定電圧の出力電圧ＶＯＵＴを可変して高くする場合、基準電圧ＶＲＥＦが高く制御されることにより、ＰＭＯＳトランジスタ１６のゲート電圧及びドレイン電圧が高くなる。さらに、基準電圧ＶＲＥＦが高く制御され、ＮＭＯＳトランジスタ１８及びＰＭＯＳトランジスタ１６のドレイン電流が多くなることにより、ＰＭＯＳトランジスタ１６のソース・ドレイン間電圧が高くなる。よって、ＰＭＯＳトランジスタ１６のソース電圧である定電圧の出力電圧ＶＯＵＴが確実に高くなる。 （もっと読む）

【課題】電子機器の低消費電流化に伴う、比較的ゆっくりした電源電圧の立ち上がりにおいて発生するオーバーシュートを効率的に抑制することができない。
【解決手段】入力された電源電圧を安定した出力電圧に変換する定電圧回路であって、出力電圧Ｖｏに比例した帰還電圧Ｖｆと基準電圧Ｖｒｅｆとを比較する差動増幅回路ＥＡ１１と、差動増幅回路ＥＡ１１の比較結果である出力信号により出力制御されるドライバトランジスタＭ１１と、電源電圧Ｖｉと出力電圧Ｖｏとの差に応じて、差動増幅回路ＥＡ１１のゲインを段階的に変化させるゲイン制御回路（スイッチ回路ＳＷ１，トランジスタＭ２１）とを有し、電源電圧Ｖｉと出力電圧Ｖｏの差に応じて要求されるゲインで差動増幅回路ＥＡ１１を動作させることにより、オーバーシュートを小さくする。 （もっと読む）

【課題】同時に２つ以上の負荷回路への電圧供給を必要としない場合に、回路の小型化が可能で、電圧出力の高速な立ち上げが可能な電圧供給回路を提供する。
【解決手段】電圧供給回路において、基準電圧発生回路は、基準電圧を発生する。オペアンプ回路は、基準電圧に基づいて出力電圧を生成する。選択回路は、少なくとも２つの第１端子を有し、制御部からの制御信号に基づいて制御され、第１端子のうちいずれか１つを選択し、選択された第１端子を介して通過した出力電圧を表す通過出力電圧を生成する。第２端子は、通過出力電圧を受け、負荷回路へ出力可能である。検出回路は、通過出力電圧の大きさを検出し、検出電圧を生成する。選択回路は、制御信号に基づいて制御され、少なくとも２系統の検出電圧のうち、通過出力電圧に対応する電圧を選択し、選択された検出電圧を生成する。オペアンプ回路は、基準電圧と選択された検出電圧との差を小さくする。 （もっと読む）

【課題】負荷電流が小さいときに差動回路のゲイン（電圧利得）を下げ、負荷電流に依存しない安定した周波数特性が得られる差動増幅回路及びボルテージレギュレータ回路を提供する。
【解決手段】差動入力信号の電位差を増幅して出力する差動回路と、差動回路の出力信号を受けて負荷を駆動する出力回路と、出力回路の負荷電流に基づいて負荷電流が小さいときにゲインが小さくなるように差動回路のゲインを制御するゲイン制御回路と、を設ける。 （もっと読む）

【課題】出力トランジスタの特性に関わらず、ＰＳＲＲの低下を抑止するレギュレータ回路を提供する。
【解決手段】リニアレギュレータ回路１０は、出力トランジスタＴｒ１に流れるトランジスタ電流Ｉｔを検出して該出力トランジスタＴｒ１に流れるトランジスタ電流Ｉｔに相対した電流検出電圧Ｖｋを出力する電流検出部１１と、第１誤差増幅器ＥＲＲ１の出力端子と出力トランジスタＴｒ１のゲートとの間に、出力トランジスタＴｒ１に流れるトランジスタ電流Ｉｔに相対した電流検出電圧Ｖｋと誤差信号Ｓｇとの電圧差に基づく駆動信号Ｓｄを出力トランジスタＴｒ１のゲートに出力して、出力トランジスタＴｒ１に流れるトランジスタ電流Ｉｔを誤差信号Ｓｇに相対した電流値にするように動作する第２誤差増幅器ＥＲＲ２を介在させる。 （もっと読む）

【課題】起動時や過負荷時に内部の消費電流を制限し、起動時においてオーバシュートの発生を抑制する。
【解決手段】定電圧電源回路は、誤差増幅部５０と、出力用ＰＭＯＳ８１を有する出力部８０と、ＰＭＯＳ８１に流れる負荷電流をモニタし、負荷電流に応じて誤差増幅部５０のバイアス電流を増加させる負荷電流モニタ部６０と、電流制限用の抵抗６２を有し、負荷電流をモニタしてこの負荷電流に応じて誤差増幅部５０のゲインを低下させるゲイン調整部７０とを備えている。そのため、起動時や過負荷時にゲイン調整部７０をリミッタ回路として動作するようになるため、起動時や過負荷時に内部の消費電流を制限できる。しかも、起動時においては、このリミッタ動作により、起動時の応答を遅くすることとなるため、オーバシュートの発生を抑制できる。 （もっと読む）

【課題】チップ形状についての制約が大きく内部電源配線抵抗を低抵抗化する視点から最適なレイアウトができない場合でも、ＲＡＭ回路ブロックの性能が悪化しないこと。
【解決手段】本発明の半導体集積回路装置は、複数のＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路ブロック（ＲＡＭ１〜ＲＡＭｎ）に分割されたＲＡＭ回路と、内部電源回路（１０）と、を具備している。内部電源回路（１０）は、複数のＲＡＭ回路ブロック（ＲＡＭ１〜ＲＡＭｎ）のうちの選択ＲＡＭ回路ブロックが選択されたとき、選択ＲＡＭ回路ブロックの配置場所に応じた電圧を出力電圧（ＶＩＮＴ１’）として選択ＲＡＭ回路ブロックに供給する。 （もっと読む）

【課題】起動時や負荷急変時等に発生する出力オーバーシュートを抑制できる充電回路を提供する。
【解決手段】シリーズレギュレータ構成の充電回路において、駆動トランジスタ１２が、誤差アンプ４からの誤差電圧Ｖｅに基づいて、出力電圧Ｖｏｕｔを分圧した電圧Ｖｓが基準電圧Ｖｒｅｆと等しくなるように出力トランジスタ６を駆動し、コンパレータ９が、誤差アンプ４からの誤差電圧Ｖｅを比較電圧Ｖ１０と比較して、その比較結果に応じて、電源端子１と出力トランジスタ６のゲート間に設けられた抵抗１３に並列に接続するスイッチトランジスタ１１をＯＮ／ＯＦＦする構成とした。この構成により、誤差電圧Ｖｅのレベル変化に応じて出力トランジスタ６のゲート−ソース間の抵抗値が切り替わって、出力トランジスタ６の応答性が切り替わり、起動時や負荷急変時等に発生する出力オーバーシュートが抑制される。 （もっと読む）

【課題】 アナログ基準電圧（例えば、アナロググランド）に関して、極めて高精度の温度補償を実現すること。
【解決手段】 ２つのバンドギャップ回路（ＢＧＲ１，ＢＧＲ２）と、反転１倍アンプ（ＡＭＰ１）と、差動アンプ（ＡＭＰ２）と、可変利得アンプ（ＡＭＰ３）と、電圧加算器（ＶＤＯ）と、を用いて温度補償回路（２２０）を形成する。２つのバンドギャップ回路（ＢＧＲ１，ＢＧＲ２）は同一の回路構成をもつ。差動アンプ（ＡＭＰ２）は、アナログ基準電圧ＡＧＮＤを基準として動作し、かつ、２つの入力電圧（Ｖ（ＢＧＲ１），ＶＧ）の差電圧を、−（Ｒ５０／Ｒ３０）倍する反転増幅回路となる。 （もっと読む）

【課題】抵抗とヒューズを並列に接続した状態で、ＭＯＳトランジスタの段数を少なくして回路面積の増加を低減させることができるトリミング回路を得る。
【解決手段】抵抗Ｒ１〜Ｒ４に対応するヒューズＦ１〜Ｆ４を並列に接続すると共に、ヒューズＦ１〜Ｆ４の各一端と接地電圧との間に対応するＮＭＯＳトランジスタＮ１〜Ｎ４を接続し、溶断電流供給端子ＴＲＩＭに入力された溶断電流をヒューズＦ１〜Ｆ４の各他端に供給するダイオードＤ１〜Ｄ３を備えると共に、ヒューズＦ１〜Ｆ４の少なくとも一端に電流制限用の抵抗Ｒ５，Ｒ６を接続するようにした。 （もっと読む）

【課題】電圧変換回路の入力と出力電圧の差が大きい場合にも、利得上昇を抑制し、位相余裕の減少を防ぎ、高速応答特性を得ることができる電源回路を提供する。
【解決手段】基準電圧源（１２）の基準電圧信号と電圧変換回路（１１）の出力電圧との誤差を誤差増幅器（１９）で増幅する帰還制御系に、ローパスフィルタ（２０、２１）を備え、基準電圧源（１２）の基準電圧信号や電圧変換回路（１１）の出力電圧に応じて、遮断周波数を可変させる。電圧変換回路（１１）の入力と出力電圧の差が大きい場合に、帰還制御系の利得を下げ、各種変動や過渡状態にあっても、安定した出力電圧を得ることを可能としている。 （もっと読む）

【課題】電流レンジの切り替え時に発生するグリッジを抑制することのできる電流発生器を実現すること。
【解決手段】複数のシャント抵抗ＲＳ１〜ＲＳ３のうちいずれか一のシャント抵抗ＲＳ２から選択的に切り替えられたシャント抵抗ＲＳ１の端子電圧を検出する検出回路１３と、この検出回路１３により検出された端子電圧を帰還する帰還回路１４と、この帰還回路１４を通じて帰還された端子電圧に基づいて、シャント抵抗ＲＳ１に対応するシャント抵抗切り替えスイッチＳＷ０３の動作領域を能動領域に遷移させ、シャント抵抗ＲＳ１に流れる出力電流Ｉｏをシャント抵抗ＲＳ２に流れた出力電流Ｉｏに制御する制御電圧をシャント抵抗切り替えスイッチＳＷ０３の制御端子に出力する演算増幅器Ａ２と、を備える。 （もっと読む）

【課題】演算増幅回路の精度面の性能を損ねることなく、応答速度を速くすることができる定電流回路を得る。
【解決手段】演算増幅回路４のＰＭＯＳトランジスタＱ１３にゲートとドレインを共通接続したＰＭＯＳトランジスタＱ２を設け、ＰＭＯＳトランジスタＱ２のソースに電源電圧ＶＤＤから所定の電圧ΔＶ３だけ低下させた電圧ＶＮＡを入力して、演算増幅回路４の応答が遅れている期間のみＰＭＯＳトランジスタＱ２から電流を供給するようにした。 （もっと読む）

【課題】入力電圧が低下した状態において、出力電流能力が低下する。
【解決手段】レギュレータ１０は、一端に入力電圧Ｖｉｎが印加された出力トランジスタＭ１を含み、当該出力トランジスタＭ１のオンの程度を調節し、出力トランジスタＭ１の他端から、安定化された出力電圧Ｖｏｕｔを出力する。検出電圧生成部３０は、レギュレータ１０の出力トランジスタＭ１に流れる出力電流Ｉｏｕｔに応じた検出電流Ｉｄ１を、検出電圧Ｖｄに変換する。コンパレータ２２は、検出電圧生成部３０により生成された検出電圧Ｖｄを、しきい値電圧Ｖｔｈと比較し、検出電圧Ｖｄの方が高いとき、レギュレータ１０の出力トランジスタＭ１をオフさせる。検出電圧生成部３０は、検出電圧Ｖｄを入力電圧Ｖｉｎに応じて変化させる。 （もっと読む）

【課題】位相補償用容量を付加する必要が無く、出力する電源電圧や電流に応じて増幅器の位相余裕を確保する可変レギュレータを提供することを目的とする。
【解決手段】出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で検出し、この検出電圧が入力信号電圧Ｖｉｎに追従するように、増幅器２０２がドライバトランジスタ２０１の出力電圧を安定化する可変レギュレータにおいて、レベル検出回路２１１によって検出された入力信号電圧Ｖｉｎのレベルに応じて、電流源切換回路２１２が増幅器２０２の出力電流を調整する。この構成により、位相補償用コンデンサを付加することなくレギュレータの位相補償が可能となる。 （もっと読む）

【課題】 ボルテージレギュレータが安定動作するようにする。
【解決手段】 負荷２５の条件に拘らずにセンストランジスタ３４のドレイン電圧（位相補償用の信号）は出力トランジスタ１４のドレイン電圧（出力電圧Ｖｏｕｔ）に追従するので、負荷２５の条件の変化に伴った出力電圧Ｖｏｕｔに追従した位相補償用の信号がアンプ７０の非反転入力端子に帰還され、その位相補償用の信号のＤＣゲインは出力電圧Ｖｏｕｔに基づいて決定されることになる。よって、負荷２５の条件が変化しても、その変化に対応して位相補償用の信号及び出力電圧ＶｏｕｔによるＤＣゲインが正確に決定される。 （もっと読む）

【課題】低消費電流化を図りながら、異なる消費電流量のモードに切り換えて使用できるとともに、出力電圧の変動を抑えることができるシリーズレギュレータ回路を提供する。
【解決手段】入力電圧ＶＩＮラインに接続された定電流源２０は、抵抗素子２１及びトランジスタＢ１を介して接地電圧ＧＮＤラインに接続される。定電流源２０とトランジスタＢ１との間には、トランジスタＭ２，Ｍ４のゲート端子が接続される。トランジスタＭ２は、高電流モードにオンとなるトランジスタＭ１を介して入力電圧ＶＩＮラインに接続される。トランジスタＭ２，Ｍ４のソース端子がシリーズレギュレータ回路１０の出力端子になる。この出力端子は、抵抗素子２３及び高電流モードにオンとなるトランジスタＭ３を介して、又は抵抗素子２４，２５を介して、接地電圧ＧＮＤラインに接続される。この抵抗素子２４，２５の接続ノードは、トランジスタＢ１のベース電圧に接続される。 （もっと読む）